CN110942980A - 形成二维材料层的方法、场效晶体管及其制造方法 - Google Patents

形成二维材料层的方法、场效晶体管及其制造方法 Download PDF

Info

Publication number
CN110942980A
CN110942980A CN201910909281.5A CN201910909281A CN110942980A CN 110942980 A CN110942980 A CN 110942980A CN 201910909281 A CN201910909281 A CN 201910909281A CN 110942980 A CN110942980 A CN 110942980A
Authority
CN
China
Prior art keywords
layer
transition metal
substrate
metal dichalcogenide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910909281.5A
Other languages
English (en)
Other versions
CN110942980B (zh
Inventor
李明洋
李连忠
褚志彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110942980A publication Critical patent/CN110942980A/zh
Application granted granted Critical
Publication of CN110942980B publication Critical patent/CN110942980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1077—Magnetic diluted [DMS]
    • H01L2924/10772—Indium manganese arsenide [InMnAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种形成二维材料层的方法、场效晶体管及其制造方法。在形成二维材料层的方法中，形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。

Description

形成二维材料层的方法、场效晶体管及其制造方法
技术领域
本揭露的实施例关于场效晶体管，特别关于形成二维材料层的方法、制造场效晶体管的方法、及场效晶体管。
背景技术
作为二维(two-dimensional，2-D)的石墨烯已显现为次10纳米技术节点的晶体管应用的可能材料。然而，由于石墨烯的零能隙性质，石墨烯晶体管的低开关比(ON/OFFratio)已限制其实际应用。其他具有能隙的二维材料，例如过渡金属二硫属化物(transition metal dichalcogenide，TMD)，已吸引晶体管应用的目光。
发明内容
依据本揭露的一方面，一种形成二维材料层的方法包含形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。
依据本揭露的一方面，一种制造场效晶体管的方法包含形成成核图案于基板之上；形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向生长；在形成过渡金属二硫属化物层之后，去除成核图案；形成源极与漏极电极于过渡金属二硫属化物层上；形成栅极介电层；以及形成栅电极于栅极介电层之上。
依据本揭露的一方面，一种场效晶体管包含二维过渡金属二硫属化物层、源极/漏极电极、栅极介电层以及栅电极。二维过渡金属二硫属化物层作为通道。二维过渡金属二硫属化物层为不具晶界的单晶。
附图说明
本揭露的实施例由以下参照所附附图的详细说明可得最佳理解。需强调的是，依据业界的标准实务，多个特征未按比例绘制并仅用于说明目的。事实上，可任意增加或减少多个特征的尺寸以使讨论清楚。
图1A与图1B显示依据本揭露一实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段之一；
图2A与图2B显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段之一；图2C显示制造过渡金属二硫属化物层的循序制程的多个阶段之一；
图3A与图3B显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段之一；
图4A与图4B显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段之一；
图5显示依据本揭露的实施例的形成过渡金属二硫属化物层的制程与装置的示意图；
图6显示依据本揭露的实施例的过渡金属二硫属化物层的成核；
图7A与图7B显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段之一；
图8A、图8B与图8C显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段之一；
图9A与图9B显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段之一；
图10A与图10B显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段之一；
图11A与图11B显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段之一；
图12A、图12B、图12C、图12D、与图12E显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程的多个阶段；
图13A、图13B与图13C显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段；
图14A、图14B与图14C显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层制造场效晶体管的循序制程的多个阶段；
图15显示在硅(110)基板上的二硫化钼单层的二定向(0°与180°)。
【符号说明】
10：基板
11、13：基板
12：介电材料层/介电层
15：成核图案/线图案/图案
16：线缺陷
20：单晶层/单晶膜/过渡金属二硫属化物层
20T：三角形层/三角形片
25、26、27：源极/漏极电极
30、31、32：栅极介电层
35、36、37：栅电极
40：加盖层
45：第二基板
具体实施方式
将了解的是，以下揭露提供许多不同的实施例或例子，以实施本揭露的实施例的不同特征。部件及配置的特定实施例或例子描述如下以简明本揭露的实施例。当然，这些仅是例子而非作为限制。举例来说，元件的尺寸不限于所揭露的范围或数值，而是可取决于制程条件及/或所需的元件性质。另外，在叙述中，第一特征形成于第二特征上或之上可包含第一特征与第二特征以直接接触形成的实施例，亦可包含额外特征形成于第一及第二特征之间的实施例，使得第一特征与第二特征可非直接接触。可以不同比例任意绘示多个特征以达简明目的。
此外，可在此使用空间关系的用语，例如“在…之下(beneath)”、“在…下面(below)”、“较低(lower)”、“在…上面(above)”、“较高(upper)”、或的类的用语，来简明描述以描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系。空间关系的用语，除了附图所描绘的定向之外，意欲包含元件在使用或操作中的不同的定向。元件/装置可另外定向(旋转90度或其他定向)，并且在此使用的空间关系叙述可同样地照此解释。此外，用语“由…制成(made of)”可指“包含”或“由…组成”。在本揭露的实施例中，除非另有叙述，否则“A、B及C的其中一者”的用语意指“A、B及/或C”(A；B；C；A与B；A与C；B与C；或A、B与C)，且非指来自A的一元件、来自B的一元件以及来自C的一元件。
以MX2表示的单层过渡金属二硫属化物已知为可用来作为主动晶体管通道的二维半导体层，其中M为钼、钨、钯、铂及或铪，X为硫、硒及/或碲。于此，在一些实施例中，二维层一般指具有范围约0.1-5纳米的厚度的原子阵列或网络的一或一些层。
可利用化学气相沉积(chemical vapor deposition，CVD)或气相成长来形成单层过渡金属二硫属化物于基板之上。然而，如此生长的过渡金属二硫属化物层会产生多晶(polycrystalline)膜，其中每一区域的定向为随机配置，并且晶界形成于相邻错向区域的边界。这样的晶界缺陷可能造成能隙内捕抓(in-gap trapping)状态，这不利于高性能晶体管的应用。在本揭露的实施例中，揭露得到较大面积的单晶过渡金属二硫属化物单层的制造方法。
在本揭露一些实施例中，使用控制生长的过渡金属二硫属化物单层的结晶度的成核图案[成核点(nucleation site)]。举例来说，在生长基板上制造金属或金属氧化物薄层的线状图案、或是线状缺陷[例如刮痕(scratch)、沟槽(groove)或凹陷(recess)]。这些图案的边缘可作为成核点，成核点启始过渡金属二硫属化物单层的生长。
此外，在本揭露一些实施例中，选择过渡金属二硫属化物单层形成于其上的基板的表面的合适定向，以控制在基板与过渡金属二硫属化物单层的晶格结构之间的对称性。选择对的基板可达到实质完美对准的晶粒的生长，这产生没有晶界的单晶层。
图1A到图4B显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程。需了解的是，在图1A至图4B所显示的制程之前、期间及之后可提供额外的操作，并且对于本方法的附加实施例，可取代或省略以下所述的一些操作。操作/制程的顺序是可交换的。在图1A至图4B中，图号有“B”的图为剖面图，而图号有“A”的图为平面图(上视图)。
如图1A及图1B所示，形成成核图案15于基板10之上。在一些实施例中，形成金属层或金属氧化层于基板10上，并且利用一或多个微影及蚀刻操作而形成线图案15。在一些实施例中，金属为钼且金属氧化物为三氧化钼。在其他实施例中，使用钨、钯、铂或铪、或其氧化物作为线图案15的金属层或金属氧化层。在某些实施例中，使用金属M或金属M的氧化物来生长MX2。可使用其他材料。
可通过化学气相沉积、物理气相沉积(physical vapor deposition，PVD)、或任何其他合适的膜形成方法来形成金属层或金属氧化层。在一些实施例中，金属层或金属氧化层的厚度的范围从约20nm到约200nm，且在其他实施例中其范围从约50nm到约100nm。在一些实施例中，成核图案15的宽度的范围从约50nm到约500nm，且在其他实施例中其范围从约100nm到约200nm。在其他实施例中，成核图案15为长方形或正方形。成核图案的长度取决于过渡金属二硫属化物层的所需尺寸。在一些实施例中，成核图案15的长度的范围从约1微米到约100毫米，且在其他实施例中其范围从约100微米到约10毫米。
然后，提供来源材料，例如来源气体，于具有成核图案15的基板10之上。在一些实施例中，于形成二硫化钼层的化学气相沉积的例子中，使用六羰基钼(Mo(CO)6)气体、五氯化钼(MoCl5)气体及/或四氯氧化钼(MoOCl4)气体作为钼来源，并使用硫化氢(H2S)气体及/或二甲基硫(dimethyl sulfide)气体作为硫来源。在其他实施例中，如图5所示，可使用从固态三氧化钼升华的三氧化钼气体、或五氯化钼来源、及/或从固态硫来源升华的硫气体。如图5所示，将钼与硫的固态来源置放于反应腔内，且含有例如氩气、氮气及/或氦气的惰性气体的载气流入反应腔内。加热固态来源以通过升华来产生气态来源，且所产生的气态来源反应而形成二硫化钼分子。然后沉积二硫化钼分子于基板上。在一些实施例中，将基板适当加热。在其他实施例中，通过感应加热来加热整个反应腔。通过使用合适的来源气体的化学气相沉积亦可形成其他的过渡金属二硫属化物。举例来说，金属氧化物，例如三氧化钨、二氧化钯及二氧化铂，可分别作为钨、钯及铂的升华来源，且金属化合物，例如六羰基钼、六氟化钨、四氯氧化钨(WOCl4)、二氯化铂及二氯化钯亦可作为金属来源。
如图2A及图2B所示，由于在成核图案15的边缘的较低成核能量，过渡金属二硫属化物(MX2)晶体的三角形层20T在成核图案15的边缘开始成核。特别地，当基板10(例如硅)的主表面(上表面)具有(110)定向时，过渡金属二硫属化物的三角形层20T对准基板10的定向。相对的，当基板10例如为氧化硅(silicon oxide)时，过渡金属二硫属化物的三角形层20T为随机定向而形成多晶硅层，如图2C所示。
在一些实施例中，过渡金属二硫属化物单晶层20的厚度的范围从约0.6nm到约2nm。通过继续过渡金属二硫属化物层的形成，可得到如图3A及图3B所示的大面积的单晶层20。在一些实施例中，如图4A及图4B所示，在得到所需尺寸的过渡金属二硫属化物单晶层20之后，利用合适的蚀刻操作，例如湿蚀刻，去除成核图案15。在一些实施例中，过渡金属二硫属化物单晶层20的厚度的范围从约0.5nm到约2nm。
在本揭露一些实施例中，如上所述，选择合适基板以控制过渡金属二硫属化物层的生长。使用具不同晶格对称性的基板可限制过渡金属二硫属化物材料的生长定向。举例来说，C2对称群(C2 symmetry group)中的基板可以引导并限制C3对称群中的过渡金属二硫属化物层的定向。在一些实施例中，基板10为在其主表面具有C2对称的结晶基板。在某些实施例中，使用硅(110)、γ-三氧化二铝(110)、三氧化二镓(110)及氧化镁(110)之一作为基板10。为进一步说明此功效，图15显示在硅(110)基板上的二硫化钼单层的两种可能的定向(0°与180°)。基于密度泛函理论(density functional theory)的模拟结果显示当二硫化钼层为独立式(free-standing)或在非晶基板上时，这两种定向不具有能量差。在二硫化钼单层生长于硅(110)基板上之后，对于0°与180°相分离的单位面积的能量障壁(energybarrier)为约
Figure BDA0002214244310000061
[具有局域密度近似(local-density approximation，LDA)交换泛函(exchange functional)]，这数值已够高而能导致生长期间的较佳单一定向(0°)。
在其他实施例中，六方氮化硼层(hexagonal boron nitride，h-BN)或石墨烯层形成于基板10之上。MX2晶体具有六角晶格结构，对横向生长而言，六角晶格结构良好地晶格匹配于六方氮化硼或石墨烯。当使用六方氮化硼或石墨烯的中间层时，由于六方氮化硼或石墨烯的原子薄层非常薄，使得MX2二维材料仍可受到下方的基板10影响。
在一些实施例中，复合基板，例如沉积于C3对称基板上的六方氮化硼层或石墨烯基板层，C3对称基板例如为碳化硅(0001)或锗(111)、或硅(111)、铜(111)或铂(111)。由于六方氮化硼或石墨烯与下方的基板强烈地互相作用而形成莫列图案(Moiré pattern)，其中复合基板的整体对称性下降，复合基板例如为六方氮化硼/碳化硅(0001)或六方氮化硼/硅(111)、石墨烯/碳化硅(0001)、石墨烯/锗(111)等等。在此例子中，复合基板可引导二维层的定向朝向单一定向。
图6显示过渡金属二硫属化物(MX2)层的成核。如图6所示，基板(例如硅)的主表面(上表面)具有(110)定向。成核图案15沿对应硅基板10的(100)面的方向延伸。如图6所示，MX2单层的小三角形从成核图案15的边缘开始生长。硅(110)基板的表面晶格结构可控制MX2三角形片20T(小结晶单层片)，以定向于给出最低系统能量的相同方向，如图3A及图3B所示。这些良好对准的片最终融合成无晶界的大面积单晶膜20，如图3A及图3B所示。在一些实施例中，可得到大于1mm*1mm的面积(至多达例如10mm*10mm)。
假如基板10上无成核图案，三角形层会在不同地方随机产生。同时，成核图案的边缘更有助于引导晶向。然而，在没有合适基板，例如二氧化硅基板，的情况中，虽然成核开始于成核图案的边缘，但三角形片的定向是随机的，因而无法得到单晶层，如图2C所示。
图7A及图7B显示形成于基板10的表面上的线缺陷16。在一些实施例中，线缺陷16为沟槽。沟槽的形状可为V形或U形。可通过一或多个微影及蚀刻操作、利用钻石尖进行的机械刻画、或利用激光蚀刻形成线缺陷16。线缺陷的深度的范围从约20nm到约1000nm，在其他实施例中其范围从约100nm到约500nm。线缺陷16实质作为类似于图1A到图3B及图6所示的图案15的成核图案。
在图2A、图2B、图3A及图3B中，单晶过渡金属二硫属化物层20只形成于成核图案15的一侧。然而，在其他实施例中，单晶过渡金属二硫属化物层20形成于成核图案15的两侧，如图8A及图8B所示。在一些实施例中，过渡金属二硫属化物层亦形成于成核图案15之上。
此外，在一些实施例中，如图8C所示，多个(二或更多)成核图案15形成于基板10之上，且形成多个区域的单晶过渡金属二硫属化物层20。
图9A到图11B显示依据本揭露的实施例的利用单晶过渡金属二硫属化物层制造场效晶体管的循序制程。需了解的是，在图9A至图11B所显示的制程之前、期间及之后可提供额外的操作，并且对于本方法的其他实施例，可取代或省略以下所述的一些操作。操作/制程的顺序是可交换的。在图9A至图11B中，“B”附图为剖面图，而“A”附图为平面图(上视图)。可将与前述实施例相同或相似的材料、配置、结构、操作及/或制程应用于本实施例，而可省略详细的解释。在以下的实施例中，场效晶体管形成于半导体基板之上，半导体基板例如为(110)硅基板。
在形成如图4A及图4B所示的大面积过渡金属二硫属化物单晶层20之后，利用一或多个微影及蚀刻操作来修整(trim)过渡金属二硫属化物单晶层20，如图9A及图9B所示。
然后，如图10A及图10B所示，形成源极/漏极电极25于过渡金属二硫属化物层单晶层20的部分之上。源极/漏极电极25由一或多层金属材料制成。在一些实施例中，源极/漏极电极25由钛层与形成于钛层上的金层的堆叠金属层形成。在某些实施例中，金层的厚度的范围从约30nm到约70nm，且钛层的厚度的范围从约3nm到约10nm。可使用其他金属，例如银、铝或铜，来替代金。可通过物理气相沉积、化学气相沉积或原子层沉积(ALD)，以及一或多个微影及蚀刻操作来形成源极/漏极电极25的一或多个金属层。在其他实施例中，可使用其他导电材料，例如钨、钛、钴、镍、钽、氮化钛(TiN)、钛铝(TiAl)、氮化铝钛(TiAlN)、硅化镍(NiSi)或硅化钴(CoSi)以及其他导电材料作为源极/漏极电极25。在一些实施例中，源极/漏极电极25只形成于过渡金属二硫属化物层20之上而未接触基板10。
此外，如图11A及图11B所示，形成栅极介电层30于过渡金属二硫属化物单晶层20之上，以及形成栅电极35于栅极介电层30上。栅极介电层30例如由氧化硅、氧化铝、二氧化铪、二氧化锆、氮氧化硅(SiON)或氮化硅制成，并可利用化学气相沉积、原子层沉积或物理气相沉积形成。栅极介电层30的厚度的范围在一些实施例中从约5nm到约200nm，在其他实施例中其范围从约10nm到约50nm。栅电极35例如由多晶硅，或例如钛、钽、铜或铝的金属材料制成。利用化学气相沉积、原子层沉积或物理气相沉积，来沉积导电材料的毯覆层于栅极介电层30上，且进行图案化操作以得到所需的栅电极图案。随后，形成一或多个介电层于栅电极35与其余结构之上，且形成栅电极35与源极/漏极电极25的接触(contacts)(图未显示)。栅电极35在源极-漏极方向的宽度的范围在一些实施例中从约5nm到约50nm，在其他实施例中其范围从约10nm到约30nm。
当使用如图8C所示的多个区域的过渡金属二硫属化物层20时，在此多个区域中分别形成多个场效晶体管。
图12A到图12E显示依据本揭露的实施例的制造单晶过渡金属二硫属化物层的循序制程。需了解的是，在图12A至图12E所显示的制程之前、期间及之后可提供额外的操作，且对于本方法的其他实施例，可取代或省略以下所述的一些操作。操作/制程的顺序是可交换的。可将与前述实施例相同或相似的材料、配置、结构、操作及/或制程应用于本实施例，而可省略详细的解释。
在以下的实施例中，形成单晶过渡金属二硫属化物层于虚置(第一)基板之上，然后转移至元件基板以制造场效晶体管。依据关于图1A至图4B所解释的操作，形成单晶过渡金属二硫属化物层20于第一基板10之上，如图12A所示。在一些实施例中，第一基板为γ-三氧化二铝(110)、三氧化二镓(110)及氧化镁(110)之一。在其他实施例中，使用(110)硅基板。
然后，如图12B所示，形成代替聚二甲基硅氧烷(polydimethylsiloxane，PDMS)的加盖层(stamp layer)于过渡金属二硫属化物层20与第一基板10之上。在一些实施例中，加盖层40由聚二甲基硅氧烷制成。聚二甲基硅氧烷层压设于过渡金属二硫属化物层20上，然后如图12C所示剥离聚二甲基硅氧烷加盖层40。由于过渡金属二硫属化物层20与聚二甲基硅氧烷加盖层40之间的强粘着力，过渡金属二硫属化物层20亦与聚二甲基硅氧烷加盖层40一起从第一基板10剥离。在一些实施例中，将图12B的结构浸没于去离子水中，并将第一基板10分离。可对水施加超音波振动。
在其他实施例中，将含有聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)的聚合物溶液旋转涂布于过渡金属二硫属化物层20与第一基板10之上，如图12B所示。然后，在一些实施例中，干燥并固化聚甲基丙烯酸甲酯加盖层40。固化制程包含热固化、紫外光固化、电子束固化或其组合。在一些实施例中，聚甲基丙烯酸甲酯加盖层40与过渡金属二硫属化物层20一起从第一基板10机械剥离。在其他实施例中，湿蚀刻基板10，借以释放聚甲基丙烯酸甲酯加盖层40与过渡金属二硫属化物层20。当基板10为厚时，进行研磨操作以从基板10的后侧去除基板10的主要部分，然后再进行湿蚀刻操作以去除基板10的剩余层。在一些实施例中，形成例如为铜层的金属层于过渡金属二硫属化物层20与加盖层40之间。在这样的例子中，铜层的厚度的范围从约200nm到约400nm，且加盖层40的厚度的范围从约400nm到约600nm。
然后，如图12D所示，将由加盖层40所支撑的分离的过渡金属二硫属化物层20转移到第二基板45。此外，如图12E所示，去除加盖层40。在一些实施例中，使用湿蚀刻以去除加盖层40。举例来说，当加盖层40由例如聚甲基丙烯酸甲酯及聚二甲基硅氧烷的有机材料制成时，例如丙酮的有机溶剂可溶解有机材料，借以去除加盖层40。当使用铜层时，利用硝酸铁(Fe(NO3)3)溶液去除铜层。
接着，进行一或多个微影与蚀刻操作以将转移的过渡金属二硫属化物层20修整为所需尺寸及形状。
在将过渡金属二硫属化物层20转移到第二基板45与进行选择性的修整制程之后，利用关于图9A至图11A所解释的操作形成场效晶体管。
图13A至图13C显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层来制造场效晶体管的循序制程。需了解的是，在图13A至图13C所显示的制程之前、期间及之后可提供额外的操作，且对于本方法的其他实施例，可取代或省略以下所述的一些操作。操作/制程的顺序是可交换的。可将与前述实施例相同或相似的材料、配置、结构、操作及/或制程应用于本实施例，且可省略详细的解释。
如图13A所示，形成一或多个介电材料层12于基板11之上。在一些实施例中，基板11包含单晶半导体层至少位于其表面部分上。基板11可包含单晶半导体材料，例如但不限于硅、锗、硅锗(SiGe)、砷化镓、锑化铟、磷化镓、锑化镓、砷化铟铝(InAlAs)、砷化铟镓(InGaAs)、磷化镓锑(GaSbP)、锑砷化镓(GaAsSb)及磷化铟。在一实施例中，基板11由结晶硅制成。基板11可在其表面区域包含一或多个缓冲层(图未显示)。缓冲层可用来将晶格常数从基板的晶格常数逐渐改变到源极/漏极区域的晶格常数。缓冲层可由磊晶生长的单晶半导体材料形成，例如但不限于硅、锗、锗锡(GeSn)、硅锗、砷化镓、锑化铟、磷化镓、锑化镓、砷化铟铝、砷化铟镓、磷化镓锑、锑砷化镓、氮化镓、磷化镓及磷化铟。在特别的实施例中，基板11包含磊晶生长于硅基板11上的硅锗缓冲层。硅锗缓冲层的锗浓度可从最底部缓冲层的30原子百分比(atomic％)锗增加到最高缓冲层的70atomic％锗。基板11可包含已合适地以杂质(例如p型或n型导电性)掺杂的多个区域。
介电层12包含氧化硅、氮化硅、氮氧化硅、氮碳氧化硅(SiOCN)、氮碳化硅(SiCN)、掺氟的硅酸盐玻璃(fluorine-doped silicate glass，FSG)、或低介电常数(k)介电材料的一或多者，且由低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)、电浆化学气相沉积或流动式(flowable)化学气相沉积形成。在一些实施例中，进行平坦化操作，例如化学机械研磨(chemical mechanical polishing，CMP)方法及/或回蚀(etch-back)方法。
然后，形成源极/漏极电极26于介电层12之上。源极/漏极电极26包含一或多层导电材料，例如金、银、铝、铜、钨、钴、镍、钛、钽、氮化钛、钛铝(TiAl)、氮化铝钛(TiAlN)、氮化钽、硅化镍、硅化钴、或其他合适的导电材料。在一些实施例中，利用镶嵌(damascene)技术将源极/漏极电极26嵌入介电层12。形成沟槽于介电层12的表面中，并形成一或多个导电材料层于沟槽与介电层12的上表面中。然后，进行化学机械研磨制程以去除导电材料层的多余部分，借以留下导电材料层于沟槽内。
接着，如图13B所示，依据关于图12A至图12E所解释的转移操作，将过渡金属二硫属化物单晶层20转移至源极/漏极电极26与介电层12之上。在一些实施例中，在转移过渡金属二硫属化物层20之后，进行一或多个微影与蚀刻操作以将过渡金属二硫属化物层20图案化成所需形状。
然后，如图13C所示，形成栅极介电层31于过渡金属二硫属化物层20之上，且形成栅电极36于栅极介电层31之上。在一些实施例中，栅极介电层31包含氧化硅、氮化硅、氮氧化硅、或高K介电材料的一或多层。高K介电材料包含金属氧化物。用于高K介电材料的金属氧化物的例子包含锂、铍、镁、钙、锶、钪、钇、锆、铪、铝、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镏的氧化物、及/或其混合物。在一些实施例中，栅极介电层31的厚度的范围从约1nm到约20nm，且在其他实施例中其范围从2nm到约10nm。在一些实施例中，栅极介电层31包含单层或多层结构。可用合适制程，例如化学气相沉积、物理气相沉积、原子层沉积或其组合，来形成栅极介电层31的材料。
在一些实施例中，栅电极36包含具有均匀或不均匀的掺杂浓度的掺杂多晶硅。在其他实施例中，栅电极36包含金属，例如为铝、铜、钨、钛、钴、镍、钽、氮化钛、钛铝、氮化铝钛、氮化钽、硅化镍、硅化钴，及其他具有相容于基板材料的工作函数的导电材料，或其组合。可使用合适制程，例如化学气相沉积、物理气相沉积、原子层沉积、电镀、或其组合，来形成栅电极36的电极层，且使用一或多个微影及蚀刻操作来图案化栅电极36。
图14A至图14C显示依据本揭露的实施例的使用单晶过渡金属二硫属化物层来制造场效晶体管的循序制程。需了解的是，在图14A至图14C所显示的制程之前、期间及之后可提供额外的操作，且对于本方法的其他实施例，可取代或省略以下所述的一些操作。操作/制程的顺序是可交换的。可将与前述实施例相同或相似的材料、配置、结构、操作及/或制程应用于本实施例，且可省略详细的解释。在以下的实施例中，制造背栅极式(back gatetype)场效晶体管。
如图14A所示，形成栅电极37于基板13之上，且更形成栅极介电层32于栅电极37与基板13之上。在一些实施例中，基板13由绝缘材料制成，例如玻璃板。在其他实施例中，基板13为导电基板或半导体基板，其上形成有一或多层绝缘材料，且栅电极37形成于绝缘材料层上。
在一些实施例中，栅电极37包含具有均匀或不均匀的掺杂浓度的掺杂多晶硅。在其他实施例中，栅电极37包含金属，例如铝、铜、钨、钛、钴、镍、钽、氮化钛、钛铝、氮化铝钛、氮化钽、硅化镍、硅化钴，及其他具有相容于基板材料的工作函数的导电材料，或其组合。可使用合适制程，例如化学气相沉积、物理气相沉积、原子层沉积、电镀、或其组合，来形成栅电极37的电极层，且使用一或多个微影及蚀刻操作来图案化栅电极37。
在一些实施例中，栅极介电层32包含氧化硅、氮化硅、氮氧化硅、或高K介电材料的一或多层。高K介电材料包含金属氧化物。用于高K介电材料的金属氧化物的例子包含锂、铍、镁、钙、锶、钪、钇、锆、铪、铝、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镏的氧化物、及/或其混合物。在一些实施例中，栅极介电层32的厚度的范围从约1nm到约20nm，且在其他实施例中其范围从2nm到约10nm。在一些实施例中，栅极介电层32包含单层或多层结构。可用合适制程，例如化学气相沉积、物理气相沉积、原子层沉积或其组合，来形成栅极介电层32的材料。在一些实施例中，利用镶嵌技术将栅电极37嵌入绝缘基板13或下方的绝缘层。形成沟槽于绝缘基板13或下方绝缘层的表面内，且形成一或多个导电材料层于沟槽与绝缘基板或下方绝缘层的上表面中。然后，进行化学机械研磨制程以去除导电材料层的多余部分，借以留下导电材料层于沟槽内。
接着，如图14B所示，依据关于图12A至图12E所解释的转移操作，将过渡金属二硫属化物单晶层20转移至栅极介电层32之上。在一些实施例中，在转移过渡金属二硫属化物层20之后，进行一或多个微影与蚀刻操作以将过渡金属二硫属化物层20图案化成所需形状。
然后，如图14C所示，形成源极/漏极电极27于过渡金属二硫属化物层20之上。源极/漏极电极27包含一或多层导电材料，例如为金、银、铝、铜、钨、钴、镍、钛、钽、氮化钛、钛铝、氮化铝钛、氮化钽、硅化镍、硅化钴、或其他合适的导电材料。
在此所叙述的多个实施例或例子提供有别于既有技艺的一些优点。举例来说，在本揭露的实施例中，利用成核图案与C-2对称结晶基板，可得到大面积的过渡金属二硫属化物材料的单晶层。此外，由于成核图案控制成核的位置，因此可在所需位置选择性地生长过渡金属二硫属化物的单晶层。当基板为(110)硅时，可不使用膜转移操作而制造例如场效晶体管的电子元件，借以降低制造成本。
需了解的是，在此无需讨论所有的优点，所有的实施例或例子不需要特定优点，并且其他实施例或例子可提供不同的优点。
依据本揭露的一方面，在形成二维材料层的方法中，形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。在一或多个前述及以下实施例中，通过形成膜于基板之上、以及将膜图案化成线图案，来形成成核图案。在一或多个前述及以下实施例中，膜由金属或金属氧化物制成。在一或多个前述及以下实施例中，膜由钼或三氧化钼制成。在一或多个前述及以下实施例中，基板为单晶，且成核图案所形成于其上的基板的上表面非对称于过渡金属二硫属化物层。在一或多个前述及以下实施例中，基板为其上表面具有C2对称成核图案的硅、γ-三氧化二铝、三氧化二镓及氧化镁之一，或为包含一层六方氮化硼或石墨烯基板沉积于C3对称基板上的复合基板，其中C3对称基板包含碳化硅(0001)、锗(111)、硅(111)、铜(111)或铂(111)。在一或多个前述及以下实施例中，基板为(110)硅。在一或多个前述及以下实施例中，成核图案沿对应(001)的方向延伸。在一或多个前述及以下实施例中，成核图案为沟槽。在一或多个前述及以下实施例中，过渡金属二硫属化物层包含MX2，其中M为钼、钨、钯、铂及铪之一，X为硫、硒及碲之一。在一或多个前述及以下实施例中，过渡金属二硫属化物层包含二硫化钼。在一或多个前述及以下实施例中，通过化学气相沉积方法形成二硫化钼。在一或多个前述及以下实施例中，形成中间层于基板之上。在一或多个前述及以下实施例中，中间层为氮化硼层或石墨烯层。
依据本案的另一方面，在制造场效晶体管的方法中，形成成核图案于基板之上。形成过渡金属二硫属化物层使得过渡金属二硫属化物层从成核图案横向生长。在形成过渡金属二硫属化物层之后，去除成核图案。形成源极与漏极电极于过渡金属二硫属化物层上。形成栅极介电层。形成栅电极于栅极介电层之上。在一或多个前述及以下实施例中，过渡金属二硫属化物层为二硫化钼单晶层。在一或多个前述及以下实施例中，基板为(110)硅，且成核图案沿对应(001)的方向延伸。
依据本案的另一方面，在制造场效晶体管的方法中，形成多个成核图案于基板之上。分别从此些成核图案的边缘形成过渡金属二硫属化物层的多个区域。形成源极与漏极电极于过渡金属二硫属化物层的每一区域之上。形成栅极介电层于过渡金属二硫属化物层的此些区域之上。形成栅电极于在过渡金属二硫属化物层的每一区域之上的栅极介电层之上。在一或多个前述及以下实施例中，基板为(110)硅，且成核图案沿对应(001)的方向延伸。
依据本案的另一方面，在制造场效晶体管的方法中，形成成核图案于第一基板上。形成过渡金属二硫属化物层使得过渡金属二硫属化物层从成核图案横向生长。将过渡金属二硫属化物层从第一基板分离，且将所分离的过渡金属二硫属化物层附着于第二基板。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。在一或多个前述及以下实施例中，通过形成膜于第一基板之上、以及将膜图案化成线图案来形成成核图案。在一或多个前述及以下实施例中，基板为上表面为(110)或具有C2对称成核图案的γ-三氧化二铝、三氧化二镓及氧化镁之一。在一或多个前述及以下实施例中，形成源极/漏极电极于第二基板之上。在一或多个前述及以下实施例中，使源极/漏极电极嵌入形成于第二基板之上的绝缘层内。在一或多个前述及以下实施例中，在使所分离的过渡金属二硫属化物层附着于第二基板之后，形成栅极介电层于过渡金属二硫属化物层之上，且形成栅电极于栅极介电层之上。在一或多个前述及以下实施例中，形成由栅极介电层覆盖的栅电极于第二基板之上。在一或多个前述及以下实施例中，将栅电极嵌入绝缘材料内。在一或多个前述及以下实施例中，在使分离的过渡金属二硫属化物层附着于第二基板之后，形成栅极介电层于栅电极之上，且形成源极/漏极电极于栅极介电层之上。
依据本揭露的一方面，场效晶体管包含作为通道的二维过渡金属二硫属化物层、源极/漏极电极、栅极介电层以及栅电极。二维过渡金属二硫属化物层为不具晶界的单晶。在一些实施例中，过渡金属二硫属化物层包含二硫化钼。
前面概述一些实施例或例子的特征，以使熟悉此技艺者可更好地理解本揭露的实施例的各方面。熟悉此技艺者应理解他们可轻易地使用本揭露的实施例作为基准来设计或改良其他制程与结构，以实现在此所介绍的实施例或例子的相同目的及/或达到相同优点。熟悉此技艺者亦应理解这种均等的构造并未偏离本揭露的实施例的精神及范围，且他们可在不偏离本揭露的实施例的精神及范围而在此作出许多改变、替换及变化。

Claims (10)

1.一种形成二维材料层的方法，其特征在于，该方法包含：
形成一成核图案于一基板之上；以及
形成一过渡金属二硫属化物层，使得该过渡金属二硫属化物层从该成核图案横向地生长。
2.根据权利要求1所述的方法，其特征在于，该过渡金属二硫属化物层为单晶。
3.根据权利要求1所述的方法，其特征在于：
该基板为单晶，以及
该成核图案所形成于其上的该基板的一上表面非对称于该过渡金属二硫属化物层。
4.根据权利要求3所述的方法，其特征在于，该基板为其上表面具有一C2对称成核图案的硅、γ-三氧化二铝、三氧化二镓及氧化镁之一，或为包含一六方氮化硼层或一石墨烯基板层沉积于一C3对称基板上的一复合基板，其中该C3对称基板包含碳化硅(0001)、锗(111)、硅(111)、铜(111)或铂(111)。
5.根据权利要求1所述的方法，其特征在于，该成核图案为一沟槽。
6.根据权利要求1所述的方法，其特征在于，该过渡金属二硫属化物层包含MX2，其中M为钼、钨、钯、铂及铪之一，X为硫、硒及碲之一。
7.一种制造场效晶体管的方法，其特征在于，该方法包含：
形成一成核图案于一基板之上；
形成一过渡金属二硫属化物层，使得该过渡金属二硫属化物层从该成核图案横向生长；
在形成该过渡金属二硫属化物层之后，去除该成核图案；
形成源极与漏极电极于该过渡金属二硫属化物层上；
形成一栅极介电层；以及
形成一栅电极于该栅极介电层之上。
8.根据权利要求7所述的方法，其特征在于，该过渡金属二硫属化物层为一二硫化钼单晶层。
9.一种场效晶体管，其特征在于，该场效晶体管包含：
作为一通道的一二维过渡金属二硫属化物层；
源极/漏极电极；
一栅极介电层；以及
一栅电极，
其中该二维过渡金属二硫属化物层为不具晶界的单晶。
10.根据权利要求9所述的场效晶体管，其特征在于，该过渡金属二硫属化物层包含二硫化钼。
CN201910909281.5A 2018-09-25 2019-09-25 形成二维材料层的方法、场效晶体管及其制造方法 Active CN110942980B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736335P 2018-09-25 2018-09-25
US62/736,335 2018-09-25
US16/415,463 US11037783B2 (en) 2018-09-25 2019-05-17 Field effect transistor using transition metal dichalcogenide and a method for forming the same
US16/415,463 2019-05-17

Publications (2)

Publication Number Publication Date
CN110942980A true CN110942980A (zh) 2020-03-31
CN110942980B CN110942980B (zh) 2022-08-16

Family

ID=69725217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909281.5A Active CN110942980B (zh) 2018-09-25 2019-09-25 形成二维材料层的方法、场效晶体管及其制造方法

Country Status (5)

Country Link
US (2) US11037783B2 (zh)
KR (1) KR102282219B1 (zh)
CN (1) CN110942980B (zh)
DE (1) DE102019114131A1 (zh)
TW (1) TWI809188B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785466B (zh) * 2020-05-28 2022-12-01 台灣積體電路製造股份有限公司 形成半導體裝置的方法
US11688605B2 (en) 2020-05-28 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with two-dimensional materials

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348786B2 (en) * 2018-12-04 2022-05-31 The Regents Of The University Of Michigan Rubbing-induced site-selective growth of device patterns
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
TWI736389B (zh) * 2020-08-06 2021-08-11 國立臺灣大學 生成過渡金屬硫化物的方法
US20230335587A1 (en) * 2020-09-18 2023-10-19 King Abdullah University Of Science And Technology Ledge-directed epitaxy of continuously self-aligned single-crystalline nanoribbons of 2d layered materials and method
US20220102499A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US11955527B2 (en) 2020-10-29 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Nano transistors with source/drain having side contacts to 2-D material
US20220199812A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Transistors with monocrystalline metal chalcogenide channel materials
EP4053879A1 (en) * 2021-03-01 2022-09-07 Imec VZW Deposition of highly crystalline 2d materials
KR20220130448A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 박막 구조체 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104846434A (zh) * 2015-04-10 2015-08-19 武汉大学 一种二维过渡金属二硫族化合物单晶及其制备方法和应用
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法
CN106898542A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 一种在基材上形成目标材料特征件的方法
CN107546128A (zh) * 2016-06-29 2018-01-05 台湾积体电路制造股份有限公司 一种场效晶体管的制造方法
US20180105930A1 (en) * 2015-07-29 2018-04-19 Korea Research Institute Of Standards And Science Method for manufacturing two-dimensional transition metal dichalcogemide thin film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147840A1 (en) * 2009-12-23 2011-06-23 Cea Stephen M Wrap-around contacts for finfet and tri-gate devices
CN106328535B (zh) * 2015-07-02 2019-08-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
KR101770235B1 (ko) * 2015-07-29 2017-08-22 한국표준과학연구원 2 차원 전이금속 디칼코지나이드의 제조 방법
KR101881304B1 (ko) 2016-07-25 2018-08-27 한국표준과학연구원 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법
US9768313B2 (en) * 2015-10-05 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having transition metal dichalcogenide layers with different thicknesses and methods of manufacture
US10510903B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Impact ionization semiconductor device and manufacturing method thereof
US10199474B2 (en) * 2016-12-12 2019-02-05 Samsung Electronics Co., Ltd. Field effect transistor with decoupled channel and methods of manufacturing the same
US10147609B2 (en) * 2016-12-15 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor epitaxy bordering isolation structure
US10269803B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid scheme for improved performance for P-type and N-type FinFETs
KR102506444B1 (ko) * 2017-11-29 2023-03-06 삼성전자주식회사 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
KR102637107B1 (ko) * 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104846434A (zh) * 2015-04-10 2015-08-19 武汉大学 一种二维过渡金属二硫族化合物单晶及其制备方法和应用
US20180105930A1 (en) * 2015-07-29 2018-04-19 Korea Research Institute Of Standards And Science Method for manufacturing two-dimensional transition metal dichalcogemide thin film
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法
CN106898542A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 一种在基材上形成目标材料特征件的方法
CN107546128A (zh) * 2016-06-29 2018-01-05 台湾积体电路制造股份有限公司 一种场效晶体管的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785466B (zh) * 2020-05-28 2022-12-01 台灣積體電路製造股份有限公司 形成半導體裝置的方法
US11688605B2 (en) 2020-05-28 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with two-dimensional materials

Also Published As

Publication number Publication date
CN110942980B (zh) 2022-08-16
DE102019114131A1 (de) 2020-03-26
US11581185B2 (en) 2023-02-14
US11037783B2 (en) 2021-06-15
TWI809188B (zh) 2023-07-21
KR20200035338A (ko) 2020-04-03
US20210305046A1 (en) 2021-09-30
US20200098564A1 (en) 2020-03-26
TW202016985A (zh) 2020-05-01
KR102282219B1 (ko) 2021-07-28

Similar Documents

Publication Publication Date Title
CN110942980B (zh) 形成二维材料层的方法、场效晶体管及其制造方法
US9947775B2 (en) Replacement III-V or germanium nanowires by unilateral confined epitaxial growth
US10559654B2 (en) Nanosheet isolation for bulk CMOS non-planar devices
US8461028B2 (en) Synthesizing graphene from metal-carbon solutions using ion implantation
TWI310990B (en) Quantum well transistor using high dielectric constant dielectric layer
US10790199B2 (en) Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering
US20180047835A1 (en) Self-aligned inner-spacer replacement process using implantation
US20110233513A1 (en) Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
US10084066B2 (en) Semiconductor device and manufacturing method thereof
US9947675B1 (en) Mask-programmable ROM using a vertical FET integration process
US9954106B2 (en) III-V fin on insulator
KR102378230B1 (ko) 단결정질 육방정계 붕소 질화물층 및 그 형성 방법
US10541135B2 (en) Source and drain formation using self-aligned processes
US10043665B2 (en) Formation method of semiconductor device structure with semiconductor nanowire
WO2014164878A1 (en) Forming graphene devices using self-limited reactions
US20230066449A1 (en) Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
KR100969205B1 (ko) 나노선 형성방법과 나노선이 형성되어 있는 적층구조물 및이를 이용한 수직형 반도체 소자와 인터커넥트 적층구조물제조방법과 수직형 반도체 소자와 인터커넥트 적층구조물
CN117374119A (zh) 半导体结构及其形成方法
WO2006125826A1 (en) Electrically conducting nanowires
WO2014150586A1 (en) Graphene manufacture using foundation materials with favored structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant