CN110942915B - 电容器 - Google Patents
电容器 Download PDFInfo
- Publication number
- CN110942915B CN110942915B CN201910891605.7A CN201910891605A CN110942915B CN 110942915 B CN110942915 B CN 110942915B CN 201910891605 A CN201910891605 A CN 201910891605A CN 110942915 B CN110942915 B CN 110942915B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layers
- capacitor
- cavity
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本公开的实施例涉及电容器。一种垂直电容器,包括共形地覆盖第一材料的壁的层的堆叠。壁从由第二材料制成的基板延伸,第二材料与第一材料不同。
Description
相关申请的交叉引用
本申请要求于2018年9月21日提交的法国专利申请号18/58585的优先权,其内容在此通过引用整体以法律可允许的最大程度并入。
技术领域
本公开总体上涉及电子部件,更具体地,涉及电容器。
背景技术
电容器是存在于电子电路中的部件。电容器是电子部件,通常包括由绝缘层隔开的两个电极。
在电子部件小型化的背景下,目前希望增加针对给定基板表面区域所获得的电容。
发明内容
本公开的实施例提供了一种垂直电容器,其包括共形地覆盖第一材料的至少壁的层的堆叠,该壁从由第二材料制成的基板延伸,第二材料与第一材料不同。
根据实施例,层的堆叠进一步在壁之间在基板上延伸。
根据实施例,第一材料是氧化硅。
根据实施例,该堆叠包括绝缘层和导电层的交替,堆叠的下层和上层是导电层。
根据实施例,在俯视图中,每个壁形成几何形状的轮廓。
根据实施例,堆叠在几何形状的轮廓的内部和外部延伸。
根据实施例,轮廓内的基板覆盖有由第一材料制成的层。
根据实施例,堆叠在壁的至少一部分的两个相对侧上延伸。
根据实施例,每个壁的最小尺寸小于150nm。
根据实施例,第二材料是能够被氧化的材料。
另一实施例提供了一种电容器的制造方法,其包括形成壁的步骤,层的堆叠在侧壁和壁的上部表面以及在壁之间延伸,该壁由第一材料制成,该壁从由第二材料制成的基板延伸,第一材料与第二材料不同。
根据实施例,该方法包括在基板中形成空腔的步骤。
根据实施例,该方法包括形成壁的步骤,其中在每个腔的侧壁和底部上形成绝缘层。
根据实施例,通过在基板上氧化形成绝缘层。
根据实施例,该方法包括蚀刻位于空腔之间的基板部分的步骤。
在以下结合附图的特定实施例的非限制性描述中对前述和其他特征和优点进行详细讨论。
附图说明
图1A和图1B示意性地且部分地示出了根据本公开的实施例的两个电容器;
图2A至图2C以俯视图示出了图1A和图1B的结构的部分的示例;
图3A和图3B示意性地且部分地示出了由根据本公开的电容器制造方法的实施例的步骤产生的两个结构;
图4A和图4B部分地且示意性地示出了由电容器制造方法的实施例的其他步骤产生的两个结构;
图5示意性地且部分地示出了由电容器制造方法的实施例的步骤产生的结构;以及
图6示意性地且部分地示出了通过实施图3A、图3B、图4A、图4B和图5的方法获得的电容器的另一示例。
具体实施方式
在不同的附图中,相同的元件用相同的附图标记表示。具体地,不同实施例共有的结构和/或功能元件可以用相同的附图标记表示,并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见,仅示出了并且详细描述了对理解所描述的实施例有用的那些步骤和元件。
在整个本公开中,术语“连接”被用于表示电路元件之间的直接电连接,而没有除导体之外的中间元件,而术语“耦合”被用于表示电路元件之间的电连接,其可以是直接的,也可以是通过一个或多个中间元件。除非另有说明,否则当术语“耦合”被使用时,连接可以通过直接连接来实现。
在以下描述中,当参考限定绝对位置(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语或限定方向(诸如术语“水平”、“垂直”等)的术语时,除非另有说明,否则参考图的方位。
术语“大约”、“基本上”和“约”在本文中被用于表示所讨论的值的公差为正或负10%,优选地,正或负5%。
图1A和图1B包括示意性且部分地示出了例如位于基板104的空腔102中的电容器100a或100b的两个实施例的两个横截面视图。
电容器100a和100b是垂直电容器,也就是说,是包括至少部分地沿基本上垂直方向延伸的层的堆叠的电容器。基本上垂直方向意指与垂直方向形成小于45°的角度的方向。
图1A图示了电容器100a。壁106位于空腔102中并且从空腔102的底部延伸。壁106例如到达空腔102的开口。壁106形成几何形状的轮廓,其示例将结合图2A至图2C进行描述。由壁形成的轮廓优选地为闭合轮廓。位于每个壁106的轮廓内的空腔102的底部的区域优选地覆盖有壁106的材料的一部分110。因此,每个壁106和相应的部分110形成包括底壁和侧壁的隔室111。
位于隔室111之间的基板104的区域113优选地没有覆盖有绝缘层。
某些壁106的一部分可以与空腔102的壁接触。进一步地,例如由绝缘材料制成(例如,由与壁106相同的材料制成)的层的堆叠108位于空腔102周围的基板104的上部表面上。
优选地,壁106具有小于150nm的厚度,例如,小于100nm,例如,小于50nm。优选地,每个部分110的上部表面与由壁106形成的轮廓外部的空腔102的底部共面。
形成电容器100a的层的堆叠108(在下面的描述中可以称为堆叠108)被沉积在壁106的顶部上以及在壁106之间。更具体地,堆叠108包括层,该层在隔室111中连续地延伸,覆盖壁106的侧面和部分110以及在隔室111之间,覆盖壁106的上部表面和外侧以及位于隔室111之间的基板104的各部分。
形成电容器100a的堆叠108包括形成电极的两个导电层116和118之间的绝缘层114(图1中以阴影线表示)。导电层116是堆叠108的下层并且在壁106的顶部上和在壁106之间共形地延伸。绝缘层114在层116上共形地延伸。层118被铺设在绝缘层116上。层118的上部表面优选地基本上是平面的,并且位于空腔102上方。
堆叠可以进一步延伸出空腔102。更具体地,堆叠可以在层112的至少一部分上延伸出空腔102。与导电层116和118的接触(未示出)例如位于空腔102的外部。
图1B图示了电容器100b,其包括并联连接的多个电容器。图1B类似于图1A,除了层的堆叠108之外,该层的堆叠108用层的堆叠120代替。堆叠120包括导电层122和绝缘层124的交替(图1中用阴影线表示)。图1B中所示的堆叠120包括三个导电层122和两个绝缘层124。然而,堆叠120可以包括任何数目的绝缘层124,每个绝缘层位于两个导电层122之间。堆叠120的下层(也就是说,与隔室111之间的壁106和基板104接触的层)是导电层122。堆叠120的上层是导电层122。堆叠120的上层的上部表面优选地基本上是平面的。
与导电层122中的每个导电层122的接触(未示出)例如位于空腔102的外部。
图2A至图2C以俯视图示出了图1A和图1B的实施例的各部分的示例。更具体地,图2A至图2C以俯视图示出了可以在其上形成电容器100a和100b的结构的三个示例。因此,图2A至图2C的结构的视图对应于没有堆叠108或120的空腔102的视图。
由每个壁106形成的轮廓(优选地,闭合的)可以基本上是任何形状(例如,圆形(图2A)、矩形(图2B)、三脚架(图2C)、卵形等)的轮廓。
图3A和图3B示意性地且部分地示出了由根据本公开的电容器制造方法的实施例的步骤产生的两个结构。
图3A由在基板104上形成例如由绝缘材料(例如,由氧化硅)制成的层200的步骤产生。基板104优选地由可以被氧化的材料(例如,由硅)制成。
层200在期望形成空腔102的位置处(即,在期望形成电容器的位置处)包括开口。
然后,层202被形成在层200上以及在层200的开口中的基板104上。具体地,层202覆盖层200的侧壁,也就是说,开口的壁。层202覆盖有层204。层204优选地由绝缘材料制成,优选地,由与层200相同的材料制成,例如,由氧化硅制成。层202由可以选择性地被蚀刻在层204的材料上并且不能被氧化的材料(例如,氮化硅)制成。然后,在层202和204中,在由壁106形成的隔室的位置处,形成开口。更具体地,层202中的开口206的形状为几何形状,该几何形状的轮廓由壁106限定。
优选地,层202和204中的开口被形成,以将层202的各部分保持在层200的侧壁上。因此,层200由层202完全保护。
图3B由蚀刻步骤产生,在该蚀刻步骤期间,通过开口206蚀刻基板以形成空腔208。
例如,空腔的开口具有在约0.5μm至约1μm的范围内的临界尺寸,并且具有在35μm至45μm的范围内的深度。
图4A和图4B示意性地且部分地示出了由电容器制造方法的实施例的其他步骤产生的两个结构。
图4A由一步骤产生,在该步骤期间,层204被移除,并且在该步骤期间,绝缘层300被形成在每个空腔208的侧壁和底部上。层300例如通过氧化空腔208的侧壁和底部的水平处的基板104的材料而形成。每个层300包括第一部分,其位于空腔的底部;以及第二部分,其在空腔的底部和空腔的开口之间的空腔的侧壁上延伸。第二部分将形成壁106,而第一部分形成部分110。
层300的厚度以及因此壁106的厚度优选地小于150nm,例如,小于100nm,例如,小于50nm。
图4B在移除层202的步骤和蚀刻位于层300的第二部分之间的基板104的步骤之后获得。基板的蚀刻例如被维持,直到达到与空腔208的底部的上部表面相同的水平。
选择蚀刻基板104的方法以避免蚀刻层300和200的材料。因此,层200能够保护不期望被蚀刻的基板104的部分。
图5示意性地且部分地示出了由根据本公开的实施例的电容器制造方法的另一步骤产生的结构。
在该步骤期间,形成电容器的层的堆叠108或120被形成。图5中所示的堆叠是堆叠108,其包括两个导电层116和118之间的绝缘层114。
然后,与不同导电层的接触被形成。这些是例如绝缘通孔500和502,其包括通过绝缘护套包围的导电芯。绝缘通孔502允许与导电层118的电连接。绝缘通孔500穿过导电层118和绝缘层114并且允许与导电层116电连接。
所描述的实施例的优点在于:它们能够增加给定基板表面区域上的电容器的电容。
可以通过将空腔蚀刻到基板中并且通过在空腔中和在位于空腔之间的基板部分(未蚀刻)上形成层的堆叠来形成电容器,该层的堆叠形成电容器,然后,这样的基板部分具有与壁106的用途相似的用途。然而,目前的蚀刻方法(例如,光刻方法)不能形成由例如具有小于1μm的厚度的薄基板部分隔开的深而窄的空腔,也就是说,例如,该深而窄的空腔具有高于20μm的深度,例如,等于40μm,并且例如,该深而窄的空腔具有小于1μm的水平尺寸。
包括两个导电层之间的绝缘层的电容器的电容由以下等式定义:
其中d是绝缘层的厚度,A是绝缘层和导电层中的一个导电层的界面的面积,ε0是真空电容率,以及εr是绝缘层的材料的相对电容率。
因此,壁厚的减小使得能够增加给定基板表面区域的面积A,从而增加电容器的电容。
可以修改不同的准则以获得适合于各种可能应用的电容器。因此,例如,可以修改:
空腔102的深度,以及因此,空腔208的深度;
堆叠108或120中的层的数目,以及因此,并联的电容器的数目;
空腔208的数目;以及
空腔208的开口的尺寸。
例如,对于给定的基板表面区域,可以减小电容器深度,同时保持电容值与由基板104形成的壁隔开的空腔的情况基本上相同。
图6示意性地且部分地示出了通过实施图3至图5的方法获得的电容器的另一示例。
在该实施例中,每个壁106的侧面相对于垂直方向倾斜,例如小于45°的角度,使得接近部分110的侧面之间的距离小于壁的侧面的上部表面之间的距离。
壁的倾斜形状可以例如在制造方法期间意外获得。更具体地,这种形状可以是蚀刻空腔208的步骤的结果,其中所获得的空腔208的壁不是直的。
在空腔被基板区域隔开的结构中,这种倾斜壁形状会导致电容器的表面区域A减小,并且因此,与如果壁没有倾斜则已经获得的电容相比,导致电容减小。
在图6的实施例中,由空腔208的形状引起的表面区域的减小基本上由空腔208之间的区域补偿。这些区域具有与空腔208的形状互补的形状。因此,空腔208中的表面区域A的减小基本上通过空腔208之间的表面区域A的增加来补偿。
已经对各种实施例和变型进行了描述。本领域技术人员应当清楚,可以组合这些各种实施例和变型的某些特点,并且本领域技术人员会想到其他变型。
最后,基于上文所给出的功能指示,所描述的实施例和变型的实际实现方式在本领域技术人员的能力范围之内。
可以组合上述各种实施例以提供进一步的实施例。根据以上详细描述,可以对实施例进行这些和其他改变。一般而言,在以下权利要求中,所使用的术语不应被解释为将权利要求限制于说明书和权利要求中公开的特定实施例,而是应该被解释为包括所有可能的实施例以及这种权利要求有权的全部范围的等同物。因而,权利要求不受本公开的限制。
Claims (18)
1.一种垂直电容器,包括:
基板,所述基板限定空腔,所述基板由第二材料制成;
多个绝缘层,在所述基板的所述空腔内彼此间隔开,所述多个绝缘层由不同于所述第二材料的第一材料制成,每个所述绝缘层具有第一倾斜壁、第二倾斜壁和底表面,所述底表面在所述第一倾斜壁与所述第二倾斜壁之间,所述绝缘层的所述底表面位于所述基板在所述空腔中的表面的第一部分上;
层的堆叠,所述层的堆叠共形地覆盖所述多个绝缘层和所述多个绝缘层的所述第一倾斜壁和所述第二倾斜壁中的每个倾斜壁的第一表面和与所述第一表面相对第二表面,并且共形地覆盖所述基板在所述空腔中的所述表面的第二部分,所述层的堆叠包括至少一个绝缘层和两个导电层,
其中,所述基板在所述空腔中的所述表面处的两个相邻绝缘层之间的第一横向距离大于与所述基板在所述空腔中的所述表面相对的所述两个相邻绝缘层的上表面处的所述两个相邻绝缘层之间的第二横向距离。
2.根据权利要求1所述的电容器,其中所述层的堆叠进一步在所述壁之间的所述基板上延伸,并且覆盖所述基板。
3.根据权利要求1所述的电容器,其中所述第一材料是氧化硅。
4.根据权利要求1所述的电容器,其中所述堆叠包括绝缘层和导电层的交替,所述层的堆叠的下层和上层是导电层。
5.根据权利要求1所述的电容器,其中每个壁在俯视图中形成几何形状的轮廓。
6.根据权利要求5所述的电容器,其中所述层的堆叠在所述几何形状的所述轮廓的内部和外部延伸。
7.根据权利要求5所述的电容器,其中所述轮廓内的所述基板覆盖有由所述第一材料制成的层。
8.根据权利要求1所述的电容器,其中所述层的堆叠在所述壁的至少一部分的两个相对侧之上延伸。
9.根据权利要求1所述的电容器,其中每个壁的厚度小于150nm。
10.根据权利要求1所述的电容器,其中所述第二材料是能够被氧化的材料。
11.一种制造电容器的方法,包括:
在基板内形成空腔;
在所述基板的所述空腔内形成彼此间隔开的多个绝缘层,所述多个绝缘层中的每个绝缘层具有第一倾斜壁、第二倾斜壁和底表面,所述底表面在所述第一倾斜壁与所述第二倾斜壁之间,所述绝缘层的所述底表面在所述基板的、在所述空腔中的表面第一部分上;
形成在所述多个绝缘层和所述多个绝缘层的所述第一倾斜壁和所述第二倾斜壁的第一表面和第二表面之上延伸的层的堆叠,所述第二表面与所述第一表面相对;
在所述基板的在所述空腔中的所述表面的第二部分上形成所述层的堆叠,
其中所述第一倾斜壁和所述第二倾斜壁是第一材料而所述基板是第二材料,所述第一材料与所述第二材料不同,
其中两个相邻的倾斜侧壁之间的距离随着所述倾斜侧壁远离所述基板延伸而逐渐减小。
12.根据权利要求11所述的方法,还包括:在所述空腔中的每个空腔的侧壁和底部上形成绝缘层。
13.根据权利要求12所述的方法,其中形成所述绝缘层包括:所述基板的氧化。
14.根据权利要求11所述的方法,其中所述侧壁相对于垂直方向倾斜,所述垂直方向正交于所述基板的表面延伸。
15.一种制造电容器的方法,包括:
在基板的表面上形成绝缘层;
移除部分所述绝缘层,以在所述基板的所述表面上留下所述绝缘层的剩余部分,其中要形成空腔的所述基板的区域被限定在所述绝缘层的相邻的剩余部分之间;
在所述绝缘层的所述剩余部分上形成选择层,所述选择层是能够被选择性地蚀刻并且不能被氧化的材料;
在要形成空腔的所述区域中,在所述基板的部分所述表面上形成所述选择层,在所述基板的所述表面的要形成空腔的所述部分上,开口被限定在所述选择层之间;
在所述选择层之上形成第二绝缘层;
在所述基板的所述表面的要形成所述空腔的所述部分的所述开口处,在所述基板中形成空腔;
移除所述空腔之间的所述第二绝缘层和选择层;
移除所述空腔之间的所述基板的部分;以及
在所述空腔的壁上、以及在所述空腔之间的所述基板的被移除的部分的壁上共形地形成层的堆叠。
16.根据权利要求15所述的方法,其中所述层的堆叠包括两个导电层之间的单个绝缘层。
17.根据权利要求15所述的方法,其中所述选择层是氮化硅。
18.根据权利要求15所述的方法,还包括:氧化所述空腔的表面,以在所述空腔中的每个空腔中形成绝缘层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1858585 | 2018-09-21 | ||
FR1858585A FR3086454B1 (fr) | 2018-09-21 | 2018-09-21 | Condensateur |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110942915A CN110942915A (zh) | 2020-03-31 |
CN110942915B true CN110942915B (zh) | 2022-11-18 |
Family
ID=65685499
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921569163.6U Active CN210778270U (zh) | 2018-09-21 | 2019-09-20 | 电容器 |
CN201910891605.7A Active CN110942915B (zh) | 2018-09-21 | 2019-09-20 | 电容器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921569163.6U Active CN210778270U (zh) | 2018-09-21 | 2019-09-20 | 电容器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11380486B2 (zh) |
EP (2) | EP4220674A1 (zh) |
CN (2) | CN210778270U (zh) |
FR (1) | FR3086454B1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3086454B1 (fr) | 2018-09-21 | 2021-01-15 | St Microelectronics Tours Sas | Condensateur |
US20220084936A1 (en) * | 2020-09-17 | 2022-03-17 | Intel Corporation | Embedded three-dimensional electrode capacitor |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1307479C (zh) | 2003-07-10 | 2007-03-28 | 友达光电股份有限公司 | 电容器装置 |
KR100587686B1 (ko) * | 2004-07-15 | 2006-06-08 | 삼성전자주식회사 | 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법 |
KR100763506B1 (ko) * | 2005-06-27 | 2007-10-05 | 삼성전자주식회사 | 커패시터 제조 방법 |
KR100891647B1 (ko) * | 2007-02-01 | 2009-04-02 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
US7709878B2 (en) * | 2007-09-20 | 2010-05-04 | United Microelectronics Corp. | Capacitor structure having butting conductive layer |
US20110073990A1 (en) * | 2009-09-28 | 2011-03-31 | Rudolf Berger | Capacitor and Method for Making Same |
US9112060B2 (en) * | 2011-03-23 | 2015-08-18 | Freescale Semiconductor, Inc. | Low-leakage, high-capacitance capacitor structures and method of making |
FR2994019B1 (fr) * | 2012-07-25 | 2016-05-06 | Commissariat Energie Atomique | Procede pour la realisation d'une capacite |
US9159723B2 (en) | 2013-09-16 | 2015-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
KR102142937B1 (ko) * | 2013-09-25 | 2020-08-10 | 인텔 코포레이션 | 매립 수직 커패시터들을 형성하는 방법들 및 그에 의해 형성되는 구조들 |
CN107689362B (zh) * | 2017-09-30 | 2023-12-01 | 长鑫存储技术有限公司 | 半导体存储器及其电容轮廓形成方法 |
FR3086454B1 (fr) | 2018-09-21 | 2021-01-15 | St Microelectronics Tours Sas | Condensateur |
-
2018
- 2018-09-21 FR FR1858585A patent/FR3086454B1/fr active Active
-
2019
- 2019-09-16 US US16/571,738 patent/US11380486B2/en active Active
- 2019-09-18 EP EP23167146.2A patent/EP4220674A1/fr active Pending
- 2019-09-18 EP EP19197934.3A patent/EP3627526B1/fr active Active
- 2019-09-20 CN CN201921569163.6U patent/CN210778270U/zh active Active
- 2019-09-20 CN CN201910891605.7A patent/CN110942915B/zh active Active
-
2022
- 2022-06-13 US US17/839,189 patent/US11881358B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN110942915A (zh) | 2020-03-31 |
US11881358B2 (en) | 2024-01-23 |
US20220310326A1 (en) | 2022-09-29 |
EP4220674A1 (fr) | 2023-08-02 |
EP3627526B1 (fr) | 2023-07-26 |
EP3627526A1 (fr) | 2020-03-25 |
FR3086454B1 (fr) | 2021-01-15 |
US11380486B2 (en) | 2022-07-05 |
CN210778270U (zh) | 2020-06-16 |
FR3086454A1 (fr) | 2020-03-27 |
US20200098524A1 (en) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109075164B (zh) | 3维电容器结构 | |
JP3790469B2 (ja) | 半導体装置 | |
US11881358B2 (en) | Capacitor | |
KR20190122821A (ko) | 3차원 메모리 소자를 위한 트렌치 구조 | |
CN109166836B (zh) | 半导体器件和制造方法 | |
CN109473486B (zh) | 一种电容器结构及其制作方法 | |
TWI701834B (zh) | 半導體裝置及其製造方法 | |
CN112563285A (zh) | 垂直半导体器件 | |
KR101045473B1 (ko) | 다중 두께 반도체 상호 접속 및 그 제조 방법 | |
US8679937B2 (en) | Method for fabricating a capacitor and capacitor structure thereof | |
US9837305B1 (en) | Forming deep airgaps without flop over | |
US10529707B2 (en) | Intra-metal capacitor and method of forming the same | |
CN115425006A (zh) | 深沟槽电容器及其制造方法 | |
US20230352519A1 (en) | Semiconductor structures and fabrication methods of semiconductor structures | |
US20230290813A1 (en) | Capacitor including lateral plates and method for forming a capacitor | |
US10832839B1 (en) | Metal resistors with a non-planar configuration | |
KR102262273B1 (ko) | 건식 식각에 의한 커패시터 및 이의 제조 방법 | |
KR20090069543A (ko) | Mim 커패시터 및 mim 커패시터 제조 방법 | |
CN114722765A (zh) | 半导体线路的布局方法及制备方法 | |
CN108242386B (zh) | 多层结构与其制造方法及对应其的接触结构 | |
US7745300B2 (en) | Method for forming a capacitor in a semiconductor and a capacitor using the same | |
KR100385803B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3204449B2 (ja) | 半導体装置 | |
CN113921712A (zh) | 版图结构、半导体器件结构及其制造方法 | |
CN114334988A (zh) | 三维存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |