CN110942797A - 行判定电路、动态随机存取存储器及存储器阵列刷新方法 - Google Patents

行判定电路、动态随机存取存储器及存储器阵列刷新方法 Download PDF

Info

Publication number
CN110942797A
CN110942797A CN201910142762.8A CN201910142762A CN110942797A CN 110942797 A CN110942797 A CN 110942797A CN 201910142762 A CN201910142762 A CN 201910142762A CN 110942797 A CN110942797 A CN 110942797A
Authority
CN
China
Prior art keywords
row
column
target
records
latches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910142762.8A
Other languages
English (en)
Other versions
CN110942797B (zh
Inventor
颜农
刘裕祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110942797A publication Critical patent/CN110942797A/zh
Application granted granted Critical
Publication of CN110942797B publication Critical patent/CN110942797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Abstract

本公开提供一种行判定电路、动态随机存取存储器及存储器阵列的刷新方法。该行判定电路包含多个行闩锁器以及一连接至该多个行闩锁器的目标行产生器。该目标行产生器经配置以产生多个目标行记录，并将该多个目标行记录个别传送至该多个行闩锁器，其中该多个目标行记录对应于多个库(bank)。该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。

Description

行判定电路、动态随机存取存储器及存储器阵列刷新方法
技术领域
本公开主张2018年9月21日申请的美国正式申请案第16/138,020号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种电路、动态随机存取存储器(DRAM)和一种存储器阵列的刷新方法，特别涉及一种行判定电路、DRAM和存储器阵列的刷新方法。
背景技术
DRAM倾向于具有高单元密度，这导致了行锤击(row hammer)问题的发生。当DRAM中的行被重复启动时，该行中的电荷可能会漏出并与邻近的行相互作用，导致原本不该被启动的该邻近的行产生位元反转的现象。一般来说，遭受行捶击问题的行又被称为受压行。
解决行锤击问题的一种方法是刷新受压行。然而，多数刷新受压行的传统方法的刷新效率较低。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开实施例提供一种行判定电路。该行判定电路包含多个行闩锁器以及一连接至该多个行闩锁器的目标行产生器。该目标行产生器经配置以产生多个目标行记录，其中该多个目标行记录对应于多个库(bank)。在一些实施例中，该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器，且该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
本公开另一实施例提供一种动态随机存取存储器(DRAM)。该动态随机存取存储器包括一存储器阵列以及一行判定电路。该存储器阵列包含多个库。该行判定电路连接至该多个库。在一些实施例中，该行判定电路包含多个行闩锁器以及一目标行产生器。该目标行产生器连接至该多个行闩锁器，其中该目标行产生器经配置以产生多个目标行记录，其中该多个目标行记录对应于多个库。在一些实施例中，该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器，且该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
本公开另一实施例提供一种存储器阵列的刷新方法。该刷新方法包括以下步骤：产生多个目标行记录，该多个目标行记录对应于多个库；基于该多个目标行记录产生多个行位址记录；以及基于该多个行位址记录进行行锤击刷新(row-hammer-refreshing)程序。
有了上述行判定电路的配置，可进行行锤击刷新程序以刷新在多个库中的不同行，以解决行锤击问题。并且，行锤击刷新程序的效率可因此提升。如此一来，可减轻行锤击刷新程序的缺点。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号指相同的元件。
图1是本公开一些实施例的DRAM方框图；
图2A是一示意图，例示本公开一些实施例的DRAM的半导体阵列；
图2B是一示意图，例示本公开一些实施例的存储器阵列的库；
图2C是一示意图，例示本公开一些实施例的多个库和多个行解码器之间的关系，以及多个库和多个列解码器之间的关系；
图3是一方框图，例示本公开一些实施例的DRAM的行判定电路；
图4是一方框图，例示本公开一些实施例的行判定电路的目标行产生器；
图5是一方框图，例示本公开一些实施例的行判定电路的目标行产生器的计数单元；
图6是一流程图，例示本公开一些实施例的半导体阵列的刷新方法；
图7是一示意图，例示本公开一些实施例的行判定电路中多个行闩锁器和目标行产生器之间的关系；
图8A是一示意图，例示本公开一些实施例的多个库的每一者的多个行；
图8B是一示意图，例示本公开一些实施例中刷新多个库以解决行锤击问题；
图9是一方框图，例示一比较行判定电路；
图10是一方框图，例示比较行判定电路的目标行产生器；
图11是一方框图，例示比较行判定电路的目标行产生器的计数单元；以及
图12是一示意图，例示刷新存储器阵列的多个库以解决DRAM(包含图9的比较行判定电路)的行锤击问题。
附图标记说明：
2 行判定电路
2' 比较行判定电路
3 刷新方法
9 动态随机存取存储器
21 行闩锁器
22 目标行产生器
22' 目标行产生器
23 行位址多工器
24 自动刷新计数器
31 步骤
32 步骤
33 步骤
91 存储器阵列
92 行解码器
93 控制模块
94 指令解码器
95 位址存储模块
96 列闩锁器
97 列解码器
98 I/O闸控
99 感测放大器
221 处理单元
221' 处理单元
222 计数单元
222' 计数单元
911 库
2221 计数区块
2221' 计数区块
9111 行
9111A 受压行
9111B 目标行
9112 列
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1是一方框图，例示本公开一些实施例的DRAM。参考图1，在一些实施例中，DRAM9包含存储器阵列91、多个行解码器92、控制模块93、指令解码器94、位址存储模块95、多个列闩锁器96、多个列解码器97、I/O闸控98、多个感测放大器99以及行判定电路2。
图2A是一示意图，例示本公开一些实施例的DRAM 9的存储器阵列91，而图2B是一示意图，例示本公开一些实施例的存储器阵列91的库911。参考图2A，在一些实施例中，存储器阵列91包含多个库911。参考图2B，在一些实施例中，多个库911中的每一者各包含多个行9111和多个列9112。
图2C是一示意图，例示本公开一些实施例的多个库911和多个行解码器92之间的关系，以及多个库911和多个列解码器97之间的关系。参考图2C，在一些实施例中，多个行解码器92个别连接至多个库911，而多个行解码器92的每一者经配置以启动多个库911的对应一者的一行9111(参见图2B)。在一些实施例中，感测放大器99个别连接至多个库911。在一些实施例中，多个列解码器97个别连接至多个感测放大器99，且多个列解码器97的每一者经配置以启动多个库911的对应一者的一列9112(参见图2B)。
参考回图1，在一些实施例中，行判定电路2连接于位址存储模块95和多个行解码器92之间，且行判定电路2经配置以判定多个库911的对应一者(参见图2A)的哪一行9111(参见图2B)会被刷新。
参考图1，在一些实施例中，控制模块93连接至多个行解码器92和多个列解码器97，且控制模块93经配置以控制该多个行解码器92和多个列解码器97的操作。指令解码器94连接至控制模块93并经配置以产生刷新指令(Cr)。位址存储模块95连接至行判定电路2、控制模块93以及多个列闩锁器96，且位址存储模块95经配置以产生多个位址记录(Ra)。在一些实施例中，多个列闩锁器96个别连接至多个列解码器97，且该多个列闩锁器96的每一者经配置以产生列位址记录(Rca)。在一些实施例中，I/O闸控98连接至多个感测放大器，并经配置以输入或输出数据。
参考图1，在一些实施例中，位址存储模块95和列闩锁器96经配置为暂存器，然而位址存储模块95和列闩锁器96的配置在其他实施例中可能有所不同。
参考图2A，在一些实施例中，多个库911中库的数量定义为M。参考图2B，在一些实施例中，多个库911的每一者中所包含的多个行9111中行的数量定义为N。在其他实施例中，多个库911中库的数量和多个库911的每一者中所包含的多个行9111中行的数量可能有所不同。
图3是一方框图，例示本公开一些实施例的行判定电路2。参考图3，在一些实施例中，行判定电路2包含多个行闩锁器21、目标行产生器22、行位址多工器23以及自动刷新计数器24。多个行闩锁器21个别连接至多个行解码器92，且该多个行闩锁器21中的每一者经配置以产生行位址记录(Rra)。目标行产生器连接至多个行闩锁器并经配置以产生多个目标行记录(Rtr)。行位址多工器23连接至多个行闩锁器21并经配置以产生自动刷新行位址(Aa)。自动刷新计数器24连接至行位址多工器23并经配置以产生计数信号(Sc)以更新自动刷新行位址(Aa)。
参考图3，在一些实施例中，多个目标行记录(Rtr)是同时产生的，不过这样的设置在其他实施例中可能有所不同。在一些实施例中，多个行闩锁器21经配置为暂存器，不过在其他实施例中，该多个行闩锁器21的配置可能有所不同。
图4是一方框图，例示本公开一些实施例的行判定电路2的目标行产生器22。参考图4，目标行产生器22包含处理单元221和计数单元222。处理单元221连接至多个行闩锁器21并经配置以产生多个目标行记录(Rtr)。计数单元222连接至处理单元221并经配置以判定目标行(Tr)。
图5是一方框图，例示本公开一些实施例的行判定电路2的目标行产生器22的计数单元222。参考图5，在一些实施例中，计数单元222包含连接至该计数单元的多个计数区块2221，且该多个计数区块2221的每一者经配置以判定多个库911(参见图2A)的对应一者的目标行(Tr)。在一些实施例中，多个计数区块2221的每一者包含多个计数器以及一处理器，且在多个计数区块2221的每一者中所包含的多个计数器中的计数器数量等同于在多个库911的每一者中所包含的多个行9111(参见图2B)中行的数量。在其他实施例中，在多个计数区块2221的每一者中所包含的多个计数器中的计数器数量可能有所不同。
参考图5，在一些实施例中，行9111遭受行锤击问题的次数定义为受压次数。在一些实施例中，多个计数区块2221的每一者的多个计数器经配置以计数多个行9111的每一者的受压次数。在其他实施例中，计数单元222的配置可能有所不同。
参考图5，在一些实施例中，计数区块2221的数量等同于多个库911(参见图2A)中的库的数量。不过，在其他实施例中，这样的配置可能有所不同。
图6是一流程图，例示本公开一些实施例的半导体阵列91的刷新方法3以解决行锤击问题。参考图6，刷新方法3包含步骤31，在该步骤中产生多个目标行记录(Rr)，且该多个目标行记录(Rr)是对应于多个库而产生的。刷新方法3还包含步骤32，在该步骤中基于该多个目标行记录(Rtr)产生多个行位址记录(Rra)。刷新方法3还包含步骤33，在该步骤中基于该多个行位址记录(Rra)的对应一者进行行锤击刷新程序。
在一些实施例中，存储器阵列刷新程序包含两个子程序：自动刷新程序和行锤击刷新程序。在一些实施例中，在存储器阵列刷新程序期间，DRAM 9使用其大部分的操作时间进行自动刷新程序，并使用剩余的时间进行行锤击刷新程序。在其他实施例中，这样的配置可能有所不同。
参考图3，在一些实施例中，在自动刷新程序期间，自动刷新计数器24先产生计数信号(Sc)，且该计数信号(Sc)被传送至行位址多工器23以更新自动刷新行位址(Aa)。接下来，行位址多工器23产生更新的自动刷新行位址(Aa)，且该更新的自动刷新行位址(Aa)经由多个行闩锁器21被传送到多个行解码器92。接着，基于该更新的自动刷新行位址(Aa)刷新多个库911(参见图2A)的每一者。举例来说，当计数信号(Sc)指出数字1时，刷新多个库911的每一者的第一行，而当计数信号(Sc)更新而指出数字2时，则刷新多个库911的每一者的第二行。
图7是一示意图，例示本公开一些实施例的行判定电路2中多个行闩锁器21和目标行产生器22之间的关系。参考图7，在行锤击刷新程序期间，目标行产生器22先产生对应于多个库的多个目标行记录(Rtr)。接下来，多个目标行记录(Rtr)个别被传送至多个行闩锁器21，且多个行闩锁器产生多个行位址记录(Rra)(参见图3)。接下来，多个行位址记录(Rra)被传送至多个行解码器92，且该多个行解码器92基于多个行位址记录(Rra)(参见图3)启动个别的行9111。接着，基于多个行位址记录(Rra)(参见图2A)个别刷新多个库911。在一些实施例中，多个目标行记录(Rtr)的每一者被传送至多个行闩锁器21的对应一者，使得将被刷新的行9111(参见图2B)包括多个库91中的不同行。
参考回图5，在一些实施例中，在目标行判定程序期间，对于多个计数区块2221的每一者，假如多个计数器的一者的受压次数值达到一阈值，处理器则判定目标行(Tr)为行9111(参见图2A)，其中行9111对应于多个计数器的一者。在一些实施例中，在判定目标行(Tr)之后，目标行记录(Rtr)被传送至处理单元221，且处理单元221产生多个目标行记录(Rtr)。
参考图4，在一些实施例中，当目标行产生器22的处理单元221准备好产生多个目标行记录(Rtr)时，假如多个计数器的受压次数值都没有达到阈值，则多个计数区块2221的一者的目标行记录(Rtr)与先前的目标行记录(Rtr)相同。
图8A是一示意图，例示本公开一些实施例的多个库911的每一者的多个行9111。图8B是一示意图，例示本公开一些实施例中刷新多个库911以解决行锤击问题。参考图8A，在一些实施例中，当行9111的一者显出行锤击问题时，行9111的一者被视为受压行9111A。在一些实施例中，在行锤击刷新程序期间，受压行9111A(其将被刷新以解决行锤击问题)被视为目标行9111B。
参考图8B，在一些实施例中，由于已产生多个目标行记录(Rtr)以用于多个库911的对应一者，受压行9111A和库911的每一者的目标行9111B为相同行。因此，多个库911的所有受压行9111A都可被刷新。如此一来，可增加行锤击刷新程序的效率。
图9是一方框图，例示一比较行判定电路2'。参考图9，比较行判定电路2'除了目标行产生器22'之外本质上与图3中的行判定电路类似。比较行判定电路2'的目标行产生器22'连接至行位址多工器23并经配置以产生目标行记录(Rtr)。
图10是一方框图，例示比较行判定电路2'的目标行产生器22'。参考图10，目标行产生器22'包含处理单元221'和计数单元222'。处理单元221'连接至行位址多工器23并经配置以产生目标行记录(Rtr)。计数单元222'连接至处理单元221'并经配置以产生多个目标行(Tr)。
图11是一方框图，例示比较行判定电路2'的目标行产生器22'的计数单元222'。参考图11，计数单元222'包含连接至处理单元221'的多个计数区块2221'，且多个计数区块2221'的每一者经配置以判定一目标行(Tr)。多个计数区块2221'的每一者包含多个计数器和一处理器，且多个计数区块2221'的每一者中所包含的多个计数器中的计数器数量等同于多个行9111(参见图2B)中行的数量。计数区块2221'的每一者的多个计数器经配置以个别记录多个行9111的受压次数。多个计数区块2221'中计数区块的数量等同于多个库911中库的数量。
参考图9，在行锤击刷新程序期间，比较目标行产生器22'先产生目标行记录(Rtr)，接着目标行记录(Rtr)被传送至行位址多工器23。接下来，行位址多工器23产生目标行位址(Atr)，且目标行位址(Atr)被传送至多个行闩锁器21。接下来，多个行闩锁器21产生多个行位址记录(Rra)，且多个行位址记录(Rra)被传送至多个行解码器92。接下来，多个启动行9111(参见图2B)。接着，多个库911(参见图2A)的每一者依据多个行位址记录(Rra)而刷新，且将被刷新的行9111包括多个库911中相同的行。
参考图11，在比较目标行产生器22'(参见图10)的目标行判定程序期间，对于多个计数区块2221'的每一者来说，假如多个计数器的一者的受压次数值达到一阈值，目标行(Tr)则被判定为行9111(参见图2B)，该行9111对应该多个计数器的一者。在多个计数区块2221'的每一者判定目标行(Tr)之后，目标行(Tr)被传送至处理单元(221')。接着，处理单元221'产生目标行记录(Rtr)。由于处理单元221'对于多个库911(参见图2A)的全部只传送一个目标行记录(Rtr)，处理单元221'基于时间的优先顺序从多个计数区块2221'选择目标行(Tr)。举例来说，当第三计数区块2221'判定并传送目标行(Tr)至处理单元221'的时间比其他计数区块2221'判定并传送目标行(Tr)至处理单元221'的时间还要早时，处理单元221'就会基于由第三计数区块2221'所判定的目标行产生用于多个库911全部的目标行记录(Rtr)。
图12是另一示意图，例示刷新多个库911以解决当DRAM 9(包含图9的比较行判定电路2')的行锤击问题。参考图12，由于多个库911全部都在同样的目标行(Tr)刷新，在多个库911的一些部分中，多个库911的每一者的受压行9111A和目标行9111B是相同的。而在多个库911的剩余部分中，多个库911的每一者的受压行9111A和目标行9111B是不同的。因此，在多个库911的剩余部分中的受压行9111A没有被刷新。如此一来，行锤击刷新程序的效率低。
在比较行判定电路2'中，目标行产生器22'只产生一个目标行记录(Rtr)。因此，将被刷新的行9111包括多个库911中的相同行。作为对比，本公开的目标行产生器22产生多个目标行记录(Rtr)。因此，将被刷新的行9111包括多个库911中的不同行。如此一来，可改善行锤击刷新程序的效率。
总结来说，在本公开的一些实施例中，通过行判定电路2的配置，可进行行锤击刷新以刷新多个库911中的不同行9111以解决行锤击问题。如此一来，可增加行锤击刷新程序的效率。
在一些实施例中，本公开提供一种行判定电路。该行判定电路包含多个行闩锁器以及一连接至该多个行闩锁器的目标行产生器。该目标行产生器经配置以产生多个目标行记录，该多个目标行记录对应于多个库(bank)。在一些实施例中，该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器，且该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
在一些实施例中，本公开提供一种DRAM。该DRAM包括一存储器阵列以及一行判定电路。该存储器阵列包含多个库。该行判定电路连接至该多个库。在一些实施例中，该行判定电路包含多个行闩锁器以及一目标行产生器。在一些实施例中，该目标行产生器连接至该多个行闩锁器，其中该目标行产生器经配置以产生多个目标行记录，其中该多个目标行记录对应于多个库。在一些实施例中，该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器，且该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
在一些实施例中，本公开提供一种存储器阵列的刷新方法。该刷新方法包括以下步骤：产生多个目标行记录，该多个目标行记录对应于多个库；基于该多个目标行记录产生多个行位址记录；以及基于该多个行位址记录进行行锤击刷新程序。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求范围内。

Claims (20)

1.一种行判定电路，包括：
多个行闩锁器；以及
一目标行产生器，连接至该多个行闩锁器，
其中该目标行产生器经配置以产生多个目标行记录，该多个目标行记录对应于多个库，
其中该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器；
其中该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
2.如权利要求1所述的行判定电路，其中该目标行产生器包含一计数单元，该计数单元经配置以判定多个目标行，该多个目标行对应该多个库。
3.如权利要求2所述的行判定电路，其中该计数单元经配置以计数该多个目标行个别的受压次数。
4.如权利要求3所述的行判定电路，其中该目标行产生器还包含一处理单元，该处理单元连接于该计数单元和该多个行闩锁器之间，以及该处理单元经配置以产生该多个目标行记录。
5.如权利要求1所述的行判定电路，其中该多个行闩锁器的每一者经配置以基于该多个目标行记录的对应一者产生一行位址记录。
6.如权利要求5所述的行判定电路，还包括一行位址多工器，该行位址多工器连接至该多个行闩锁器并经配置以产生自动刷新行位址。
7.如权利要求6所述的行判定电路，还包括一自动刷新计数器，该自动刷新计数器连接至该行位址多工器并经配置以产生一计数信号以更新该自动刷新行位址。
8.一种动态随机存取存储器，包括：
一存储器阵列，包含多个库；以及
一行判定电路，连接至该多个库，
其中该行判定电路包含多个行闩锁器以及一目标行产生器，该目标行产生器连接至该多个行闩锁器，
其中该目标行产生器经配置以产生多个目标行记录，其中该多个目标行记录对应于多个库，
其中该目标行产生器经配置以将该多个目标行记录个别传送至该多个行闩锁器，以及
其中该多个行闩锁器经配置以基于该多个目标行记录产生多个行位址记录。
9.如权利要求8所述的动态随机存取存储器，其中该目标行产生器包含一计数单元，该计数单元经配置以判定多个目标行，该多个目标行对应该多个库。
10.如权利要求9所述的动态随机存取存储器，其中该计数单元经配置以计数该多个目标行个别的受压次数。
11.如权利要求9所述的动态随机存取存储器，其中该目标行产生器还包含一处理单元，该处理单元连接于该计数单元和该多个行闩锁器之间，以及该处理单元经配置以产生该多个目标行记录。
12.如权利要求8所述的动态随机存取存储器，其中该多个行闩锁器的每一者经配置以基于该多个目标行记录的对应一者产生一行位址记录。
13.如权利要求12所述的动态随机存取存储器，还包括多个行解码器，该行解码器个别连接至该多个行闩锁器，其中该多个行解码器经配置以基于多个行位址记录启动多个目标行。
14.如权利要求13所述的动态随机存取存储器，还包括一控制模块，连接至该多个行解码器，其中该控制模块经配置以控制该多个行解码器的操作。
15.如权利要求12所述的动态随机存取存储器，其中该行判定电路还包含一行位址多工器，该行位址多工器连接至该多个行闩锁器并经配置以产生自动刷新行位址。
16.如权利要求13所述的动态随机存取存储器，其中该行判定电路还包含自动刷新计数器，该自动刷新计数器连接至该行位址多工器，且该自动刷新计数器经配置以产生一计数信号以更新该自动刷新行位址。
17.一种存储器阵列的刷新方法，包括：
产生多个目标行记录，其中该多个目标行记录对应于多个库；
基于该多个目标行记录产生多个行位址记录；以及
基于该多个行位址记录进行行锤击刷新程序。
18.如权利要求17所述的刷新方法，其中产生该多个目标行记录包括计数该多个目标行个别的受压次数。
19.如权利要求17所述的刷新方法，其中该多个行位址记录指向该多个库中的不同行。
20.如权利要求17所述的刷新方法，其中该行锤击刷新程序包括在该多个库中基于该多个行位址记录启动多个目标行。
CN201910142762.8A 2018-09-21 2019-02-26 行判定电路、动态随机存取存储器及存储器阵列刷新方法 Active CN110942797B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/138,020 US10726903B2 (en) 2018-09-21 2018-09-21 Row-determining circuit, DRAM, and method for refreshing a memory array
US16/138,020 2018-09-21

Publications (2)

Publication Number Publication Date
CN110942797A true CN110942797A (zh) 2020-03-31
CN110942797B CN110942797B (zh) 2021-12-17

Family

ID=69883308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910142762.8A Active CN110942797B (zh) 2018-09-21 2019-02-26 行判定电路、动态随机存取存储器及存储器阵列刷新方法

Country Status (3)

Country Link
US (2) US10726903B2 (zh)
CN (1) CN110942797B (zh)
TW (1) TWI694441B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US20230125774A1 (en) * 2021-10-26 2023-04-27 Nanya Technology Corporation Dynamic random access memory and operation method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
US20160125931A1 (en) * 2014-11-03 2016-05-05 Samsung Electronics Co., Ltd. Semiconductor memory device that performs a refresh operation
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
CN107077882A (zh) * 2015-05-04 2017-08-18 华为技术有限公司 一种dram刷新方法、装置和系统
US20170263305A1 (en) * 2014-11-25 2017-09-14 Samg Yeun CHO Method of detecting most frequently accessed address of semiconductor memory based on probability information
US9818469B1 (en) * 2016-09-05 2017-11-14 SK Hynix Inc. Refresh control device and semiconductor device including the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9201821B2 (en) * 2012-09-27 2015-12-01 Apple Inc. Interrupt timestamping
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140177347A1 (en) * 2012-12-20 2014-06-26 Advanced Micro Devices, Inc. Inter-row data transfer in memory devices
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR20150132366A (ko) * 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
KR102086460B1 (ko) * 2013-06-28 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그의 리프레쉬 방법
US9047978B2 (en) * 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9589606B2 (en) * 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160125740A (ko) * 2015-04-22 2016-11-01 에스케이하이닉스 주식회사 반도체 메모리 장치
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR20170059616A (ko) * 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR102403341B1 (ko) * 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102433093B1 (ko) * 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
US9911484B2 (en) * 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180033670A (ko) * 2016-09-26 2018-04-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
KR102306380B1 (ko) * 2017-05-24 2021-09-30 에스케이하이닉스 주식회사 리프레시 대상 로우 선정 회로
KR20190033387A (ko) * 2017-09-21 2019-03-29 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) * 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10497426B1 (en) * 2018-09-21 2019-12-03 Nanya Technology Corporation Target row generator, DRAM, and method for determining a target row
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) * 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) * 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件
US20160125931A1 (en) * 2014-11-03 2016-05-05 Samsung Electronics Co., Ltd. Semiconductor memory device that performs a refresh operation
US20170263305A1 (en) * 2014-11-25 2017-09-14 Samg Yeun CHO Method of detecting most frequently accessed address of semiconductor memory based on probability information
CN107077882A (zh) * 2015-05-04 2017-08-18 华为技术有限公司 一种dram刷新方法、装置和系统
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9818469B1 (en) * 2016-09-05 2017-11-14 SK Hynix Inc. Refresh control device and semiconductor device including the same

Also Published As

Publication number Publication date
CN110942797B (zh) 2021-12-17
TWI694441B (zh) 2020-05-21
TW202013372A (zh) 2020-04-01
US11011219B2 (en) 2021-05-18
US20200321050A1 (en) 2020-10-08
US20200098419A1 (en) 2020-03-26
US10726903B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
US10790004B2 (en) Apparatuses and methods for multi-bank and multi-pump refresh operations
US10566044B2 (en) Method and apparatus for precharge and refresh control
US20190325944A1 (en) Memory device and refreshing method thereof
KR20180026958A (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US20060294443A1 (en) On-chip address generation
KR20160099111A (ko) 연산을 수행하기 위해 기억 셀을 이용하는 장치 및 방법
US8634260B2 (en) Semiconductor device and control method therefor
US8630141B2 (en) Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
KR102436992B1 (ko) 리프레시 제어 장치
CN110942797B (zh) 行判定电路、动态随机存取存储器及存储器阵列刷新方法
US20120155200A1 (en) Memory device, memory system including the same, and control method thereof
JPH01128298A (ja) 半導体記憶装置
JP2003007054A (ja) 半導体記憶装置
US20040013010A1 (en) Column address path circuit and method for memory devices having a burst access mode
US7298661B2 (en) Semiconductor memory device
IE51699B1 (en) Dynamic semiconductor memory
US6829195B2 (en) Semiconductor memory device and information processing system
US20110007593A1 (en) Semiconductor memory device and access method
TW201820318A (zh) 用於降低壅塞的靜態隨機存取記憶體序列化存取
CN110942790B (zh) 目标行产生器、动态随机存取存储器以及目标行的判定方法
US20080013385A1 (en) Asynchronous semiconductor memory
US11755235B2 (en) Increasing random access bandwidth of a DDR memory in a counter application
JP3569315B2 (ja) 同期型半導体記憶装置
US6704229B2 (en) Semiconductor test circuit for testing a semiconductor memory device having a write mask function
US20240038288A1 (en) Memory device refresh operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant