CN110931508A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN110931508A
CN110931508A CN201910883518.7A CN201910883518A CN110931508A CN 110931508 A CN110931508 A CN 110931508A CN 201910883518 A CN201910883518 A CN 201910883518A CN 110931508 A CN110931508 A CN 110931508A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
island
tft
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910883518.7A
Other languages
English (en)
Other versions
CN110931508B (zh
Inventor
森永润一
吉野光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110931508A publication Critical patent/CN110931508A/zh
Application granted granted Critical
Publication of CN110931508B publication Critical patent/CN110931508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

一种有源矩阵基板，具备构成周边电路的第1TFT和配置在各像素的第2TFT，第1TFT是顶栅或双栅TFT，第2TFT是底栅TFT，具有：岛状绝缘体层，其以在从基板的法线方向观看时与第2下部栅极电极的至少一部分重叠的方式配置在第2氧化物半导体层的一部分上；上部绝缘层，其配置在第2氧化物半导体层和岛状绝缘体层之上；以及源极电极，其配置在上部绝缘层上，第2氧化物半导体层中的与岛状绝缘体层不重叠的部分为电阻率比与岛状绝缘体层重叠的部分低的低电阻区域，在源极总线与栅极总线的交叉部中，下部绝缘层和上部绝缘层位于这些总线之间。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及使用氧化物半导体的有源矩阵基板及其制造方法。
背景技术
具备按每个像素设置有开关元件的有源矩阵基板的显示装置已得到广泛应用。具备薄膜晶体管(Thin Film Transistor：以下，称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，将与显示装置的像素对应的TFT基板的部分有时也称为像素。另外，将在有源矩阵基板的各像素中作为开关元件设置的TFT称为“像素TFT”。
近年来，已提出使用氧化物半导体来代替非晶硅、多晶硅作为TFT的活性层的材料(例如专利文献1)。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。另外，氧化物半导体膜由比多晶硅膜简单的工艺形成，因此也能应用于需要大面积的装置。
TFT基板还包含多个栅极总线和多个源极总线，像素TFT的栅极电极电连接到对应的1个栅极总线，源极电极电连接到对应的1个源极总线。往往是像素TFT的栅极电极与栅极总线由相同导电膜形成，源极及漏极电极与源极总线由相同导电膜形成。在本说明书中，将与栅极总线由相同导电膜形成的层称为“栅极金属层”，将与源极总线由相同导电膜形成的层称为“源极金属层”。
而且，有时驱动电路等周边电路单片(一体)地形成于TFT基板。在本说明书中，将构成单片地形成的周边电路的TFT称为“电路TFT”。
现有技术文献
专利文献
专利文献1：特开2012-204077号公报
发明内容
发明要解决的问题
从TFT基板的制造工艺的观点来说，优选像素TFT和电路TFT使用同一氧化物半导体膜形成并且具有相同或类似的TFT结构。
然而，像素TFT和电路TFT所要求的特性不同，不使制造工艺复杂化地分别制作具有与各自的用途相应的特性的氧化物半导体TFT是困难的。
而且，本申请的发明人研究的结果是，例如，在具有顶栅结构的TFT作为被要求高的电流供应性能的电路TFT的情况下，如果还使用顶栅结构的TFT作为像素TFT，则有时在栅极总线与源极总线的交叉部中电容Cgs会变大(详细后述)。当将这种TFT基板应用于显示装置时，有可能供应到各总线的信号波形的钝化变大，产生亮度不均、闪烁等而显示质量降低。另外，当电容Cgs变大时，功耗有可能增大。这些问题在总线个数多的高清晰的显示装置中特别显著。
本发明的一实施方式的目的在于提供在像素内和周边电路内具备具有适合于各自的用途的特性的氧化物半导体TFT且能抑制寄生电容的增大的有源矩阵基板。
用于解决问题的方案
本说明书公开了以下的项目记载的有源矩阵基板、有源矩阵基板的制造方法以及显示装置。
[项目1]一种有源矩阵基板，具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
在上述有源矩阵基板中，具备：
基板，其具有主面；
周边电路，其在上述非显示区域中支撑于上述基板的主面侧，包含至少1个第1TFT；
第2TFT，其在上述显示区域中配置于上述多个像素区域中的每一个像素区域；
源极金属层，其包含在第1方向上延伸的多个源极总线；以及
栅极金属层，其包含在与上述第1方向交叉的第2方向上延伸的多个栅极总线，
上述至少1个第1TFT是具有第1氧化物半导体层和隔着栅极绝缘层配置在上述第1氧化物半导体层的一部分上的上部栅极电极的顶栅结构TFT，或者是相比于上述顶栅结构TFT还具有配置在上述第1氧化物半导体层的上述基板侧的第1下部栅极电极的双栅结构TFT，
上述第2TFT是具有第2氧化物半导体层和隔着下部绝缘层配置在上述第2氧化物半导体层的上述基板侧的第2下部栅极电极并且在上述第2氧化物半导体层之上未设置有栅极电极的底栅结构TFT，
上述第2TFT具有：
岛状绝缘体层，其以在从上述基板的上述主面的法线方向观看时与上述第2下部栅极电极的至少一部分重叠的方式配置在上述第2氧化物半导体层的一部分上；
上部绝缘层，其配置在上述第2氧化物半导体层和上述岛状绝缘体层之上；以及
源极电极，其配置在上述上部绝缘层上，并且在形成于上述上部绝缘层的源极侧开口部内与上述第2氧化物半导体层的另一部分接触，
上述第2氧化物半导体层与上述至少1个第1TFT的上述第1氧化物半导体层由相同半导体膜形成，上述岛状绝缘体层与上述至少1个第1TFT的上述栅极绝缘层由相同绝缘膜形成，上述第2下部栅极电极形成在上述栅极金属层内，上述源极电极形成在上述源极金属层内，在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层中的与上述岛状绝缘体层不重叠的部分为电阻率比与上述岛状绝缘体层重叠的部分低的低电阻区域，
在上述多个源极总线中的1个源极总线与上述多个栅极总线中的1个栅极总线交叉的交叉部，上述下部绝缘层和上述上部绝缘层位于上述1个源极总线与上述1个栅极总线之间。
[项目2]根据项目1所述的有源矩阵基板，
还具备配置在上述岛状绝缘体层与上述上部绝缘层之间的岛状导电体层，
上述岛状导电体层与上述至少1个第1TFT的上述上部栅极电极由相同导电膜形成。
[项目3]根据项目2所述的有源矩阵基板，
上述岛状导电体层是与其它配线电分离的。
[项目4]根据项目2所述的有源矩阵基板，
上述岛状导电体层是电浮动的。
[项目5]根据项目2至4中的任意一个项目所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述岛状导电体层在上述第2TFT的沟道长度方向上位于上述第2下部栅极电极的内侧。
[项目6]根据项目2至5中的任意一个项目所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述岛状导电体层位于上述第2下部栅极电极的内部。
[项目7]根据项目2至6中的任意一个项目所述的有源矩阵基板，
上述岛状导电体层的侧面和上述岛状绝缘体层的侧面是对齐的，上述上部栅极电极的侧面和上述栅极绝缘层的侧面是对齐的。
[项目8]根据项目1所述的有源矩阵基板，
上述岛状绝缘体层的上表面整体与上述上部绝缘层直接接触。
[项目9]根据项目8所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层中的与上述岛状绝缘体层重叠的部分包含与上述第2下部栅极电极重叠的沟道区域以及与上述第2下部栅极电极不重叠的高电阻区域，上述高电阻区域位于上述沟道区域与上述低电阻区域之间。
[项目10]根据项目1至9中的任意一个项目所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层的上述低电阻区域包含分别位于上述岛状绝缘体层的两侧的第1区域和第2区域，
上述第1区域与上述源极电极电连接，
上述第2区域与设置于上述多个像素区域中的每一个像素区域的像素电极电连接。
[项目11]根据项目10所述的有源矩阵基板，
上述第2TFT还具备配置在上述上部绝缘层上且在形成于上述上部绝缘层的漏极侧开口部内与上述第2区域接触的漏极电极，上述第2区域经由上述漏极电极与上述像素电极电连接。
[项目12]根据项目1至9中的任意一个项目所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层的上述低电阻区域包含分别位于上述岛状绝缘体层的两侧的第1区域和第2区域，
上述第1区域与上述源极电极电连接，
上述第2区域包含作为上述多个像素区域中的每一个像素区域的像素电极发挥功能的部分。
[项目13]根据项目1至12中的任意一个项目所述的有源矩阵基板，
上述源极电极电连接到上述多个源极总线中的1个源极总线，
上述第2下部栅极电极电连接到上述多个栅极总线中的1个栅极总线。
[项目14]根据项目1至13中的任意一个项目所述的有源矩阵基板，
在上述交叉部中，还具备配置在上述下部绝缘层与上述上部绝缘层之间的其它岛状绝缘体层。
[项目15]根据项目14所述的有源矩阵基板，
在上述交叉部中，还具备配置在上述其它岛状绝缘体层与上述上部绝缘层之间的其它岛状导电体层，
上述其它岛状导电体层与上述至少1个第1TFT的上述上部栅极电极由相同导电膜形成。
[项目16]根据项目1至15中的任意一个项目所述的有源矩阵基板，
上述第1氧化物半导体层和上述第2氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目17]一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和设置在上述显示区域的周边的非显示区域，具备：周边电路，其配置在上述非显示区域，包含至少1个第1TFT；以及第2TFT，其配置于上述显示区域的上述多个像素区域中的每一个像素区域，
在上述有源矩阵基板的制造方法中，包含：
在基板的主面上形成包含上述第2TFT的栅极电极和多个栅极总线的栅极金属层的工序；
形成覆盖上述栅极金属层的下部绝缘层的工序；
在上述下部绝缘层上形成成为上述至少1个第1TFT的活性层的第1氧化物半导体层和成为上述第2TFT的活性层的第2氧化物半导体层的工序；
按顺序形成覆盖上述第1氧化物半导体层和上述第2氧化物半导体层的绝缘膜和导电膜，进行上述导电膜的图案化，然后将图案化后的上述导电膜用作掩模或使用在上述导电膜的图案化中所使用的掩模来将上述绝缘膜图案化，从而由上述绝缘膜在上述第1氧化物半导体层的一部分上形成栅极绝缘层且在上述第2氧化物半导体层的一部分上形成岛状绝缘体层，由上述导电膜在上述栅极绝缘层上形成上部栅极电极且在上述岛状绝缘体层上形成岛状导电体层的工序，其中，上述岛状导电体层是与上述第2TFT的上述栅极电极电分离的；
将上述上部栅极电极和上述岛状导电体层作为掩模，进行上述第1氧化物半导体层和上述第2氧化物半导体层的低电阻化处理的工序；
形成覆盖上述上部栅极电极、上述岛状导电体层、上述第1氧化物半导体层以及上述第2氧化物半导体层的上部绝缘层的工序；以及
在上述上部绝缘层上形成源极金属层的工序，上述源极金属层包含：上述至少1个第1TFT和上述第2TFT的源极电极；以及多个源极总线，其以隔着上述下部绝缘层及上述上部绝缘层与上述多个栅极总线中的每一个栅极总线交叉的方式延伸。
[项目18]根据项目17所述的有源矩阵基板的制造方法，
上述岛状导电体层是电浮动的。
[项目19]一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和设置在上述显示区域的周边的非显示区域，具备：周边电路，其配置在上述非显示区域，包含至少1个第1TFT；以及第2TFT，其配置于上述显示区域的上述多个像素区域中的每一个像素区域，
在上述有源矩阵基板的制造方法中，包含：
在基板的主面上形成包含上述第2TFT的栅极电极和多个栅极总线的栅极金属层的工序；
形成覆盖上述栅极金属层的下部绝缘层的工序；
在上述下部绝缘层上形成成为上述至少1个第1TFT的活性层的第1氧化物半导体层和成为上述第2TFT的活性层的第2氧化物半导体层的工序；
形成覆盖上述第1氧化物半导体层和上述第2氧化物半导体层的绝缘膜，进行上述绝缘膜的图案化，从而在上述第1氧化物半导体层的一部分上形成栅极绝缘层且在上述第2氧化物半导体层的一部分上形成岛状绝缘体层的工序；
将上述栅极绝缘层和上述岛状绝缘体层作为掩模，进行上述第1氧化物半导体层和上述第2氧化物半导体层的低电阻化处理的工序；
以覆盖进行了上述低电阻化处理后的上述第1氧化物半导体层和上述第2氧化物半导体层的方式形成导电膜，进行上述导电膜的图案化，从而在上述栅极绝缘层上形成上部栅极电极，并且将上述导电膜中的位于上述岛状绝缘体层和上述第2氧化物半导体层上的部分除去的工序；
形成覆盖上述上部栅极电极、上述岛状绝缘体层、上述第1氧化物半导体层以及上述第2氧化物半导体层的上部绝缘层的工序；以及
在上述上部绝缘层上形成源极金属层的工序，上述源极金属层包含：上述至少1个第1TFT和上述第2TFT的源极电极；以及多个源极总线，其以隔着上述下部绝缘层及上述上部绝缘层与上述多个栅极总线中的每一个栅极总线交叉的方式延伸。
[项目20]一种显示装置，
具备项目1至16中的任意一个项目所述的有源矩阵基板。
发明效果
根据本发明的一实施方式，提供在像素内和周边电路内具备具有适合于各自的用途的特性的氧化物半导体TFT且能抑制寄生电容的增大的有源矩阵基板。
附图说明
图1是示出第1实施方式的有源矩阵基板1001的平面结构的一例的示意图。
图2是示出构成有源矩阵基板1001的周边电路的第1TFT101的示意性截面图。
图3是例示有源矩阵基板1001的像素区域PIX的俯视图。
图4A是沿着图3所示的IVa-IVa’线的第2TFT201的示意性截面图。
图4B是沿着图3所示的IVb-IVb’线的第2TFT201和交叉部R的示意性截面图。
图5是示出第1实施方式的第2TFT201的另一例的沿着沟道长度方向LD的示意性截面图。
图6是示出第1实施方式的第2TFT201的另一例的示意性俯视图。
图7是示出有源矩阵基板1001的制造方法的一例的流程图。
图8是示出第1实施方式的另一有源矩阵基板中的像素区域PIX的俯视图。
图9是示出第1实施方式的又一有源矩阵基板中的像素区域PIX的俯视图。
图10是第2实施方式的有源矩阵基板1002的构成周边电路的第1TFT102的示意性截面图。
图11是例示第2实施方式的有源矩阵基板1002的像素区域PIX的俯视图。
图12是沿着图11所示的XII-XII’线的第2TFT202的示意性截面图。
图13是示出有源矩阵基板1002的制造方法的一例的流程图。
图14是第2实施方式的另一第2TFT203的示意性截面图。
图15A是示出第3实施方式的像素区域PIX的一部分的示意性俯视图。
图15B是沿着图15A所示的XVb-XVb’线的第2TFT和交叉部R1的示意性截面图。
图16是示出第3实施方式的另一像素区域PIX的一部分的示意性截面图。
图17A是示出参考例的有源矩阵基板中的像素区域PIX的一部分的俯视图。
图17B是示出沿着图17A所示的A-A’线的参考例的有源矩阵基板中的像素区域PIX的一部分的截面图。
图17C是用于说明参考例的有源矩阵基板中的光的多重反射的示意性截面图。
具体实施方式
在有源矩阵基板中，构成周边电路的电路TFT用于对比像素TFT大的电容(总线电容)进行充电。另外，为了降低电路面积，减小非显示区域的面积(窄边框化)，优选将电路TFT的尺寸抑制得较小。因此，电路TFT被要求高的电流供应能力。
因此，本申请的发明人研究了使用顶栅结构TFT(或双栅构成TFT)作为电路TFT的构成。此外，在本说明书中，将在作为活性层的氧化物半导体层的基板侧以及与基板相反的一侧分别配置有栅极电极的结构称为“双栅结构”，将仅在氧化物半导体层的基板侧配置有栅极电极的结构称为“底栅结构”，将仅在氧化物半导体层的与基板相反的一侧配置有栅极电极的结构称为“顶栅结构”。
基于以下的原因，顶栅结构TFT能实现比底栅结构TFT高的电流供应能力(高的导通电流)。在底栅结构TFT中，通常，栅极绝缘层以覆盖厚的栅极金属层的方式形成，而且还承担避免栅极总线与源极总线的短路的作用，因此需要具有规定的厚度。相对于此，在顶栅结构TFT中，栅极绝缘层只要覆盖活性层(氧化物半导体层)即可。因此，能将栅极绝缘层减薄，因此能提高导通电流。另外，通过在顶栅结构TFT的氧化物半导体层的基板侧进一步设置栅极电极(下部栅极电极)(双栅结构TFT)，能进一步提高电流供应能力，也能使截止状态的特性稳定化。
如上所述，从制造工艺的观点来说，优选像素TFT和电路TFT具有相同的TFT结构。然而，当使用顶栅结构TFT作为像素TFT时，存在源极总线与栅极总线之间的电容Cgs变大的问题。如参照图17后面详述的那样，这是因为，当将像素TFT(顶栅结构TFT)的栅极电极和栅极总线形成在相同导电层(栅极金属层)内，将源极电极与源极总线形成在相同导电层(源极金属层)内时，介于栅极总线与源极总线之间的绝缘层会变薄。
另外，当形成具有与电路TFT相同的结构的TFT作为像素TFT时，有可能得不到像素TFT所要求的特性。由于用于使像素电极充电的像素TFT具有小的像素电容，因此通常不要求其充电性能如电路TFT那么高。但是，由于在栅极截止(OFF)期间需要保持像素电位，因此要求其具有高的截止特性，即截止电流(选择了栅极低(low)电位时的电流)小。
这样，以往，使用同一氧化物半导体膜而不使制造工艺复杂化或不增大寄生电容地形成各自能根据用途具有所要求的特性的像素TFT和电路TFT是困难的。
本申请的发明人基于上述见解反复研究，结果发现了通过使电路TFT采用顶栅结构或双栅结构TFT且使像素TFT采用底栅结构TFT，而能兼顾对电路TFT和像素TFT各自所要求的特性并且降低源极总线与栅极总线之间的电容的有源矩阵基板的构成，想到了本申请发明。
(第1实施方式)
以下，参照附图说明第1实施方式的有源矩阵基板。以下，以单片地形成有栅极驱动器和源极切换(Source Shared driving：SSD；源极共享驱动)电路的有源矩阵基板为例进行说明。此外，本实施方式的有源矩阵基板只要具有单片地形成的包含至少1个电路TFT的周边电路即可。
图1是示出本实施方式的有源矩阵基板1001的平面结构的一例的示意图。
有源矩阵基板1001具有显示区域DR和显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR包括排列为矩阵状的像素区域PIX。像素区域PIX(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域FR是位于显示区域DR的周边且无助于显示的区域。
在显示区域DR形成有：在x方向(行方向，也称为第2方向)上延伸的多个栅极总线GL(1)～GL(j)(j为2以上的整数，以下，总称为“栅极总线GL”)；以及在y方向(列方向，也称为第1方向)上延伸的多个源极总线SL(1)～SL(k)(k为2以上的整数，以下，总称为“源极总线SL”)。各像素区域PIX例如由栅极总线GL和源极总线SL规定。
各像素区域PIX具有薄膜晶体管(像素TFT)201和像素电极PE。薄膜晶体管201具备上部栅极电极和下部栅极电极(未图示)。这些栅极电极电连接到对应的栅极总线GL。薄膜晶体管201的源极电极电连接到对应的源极总线SL，漏极电极电连接到像素电极PE。在将有源矩阵基板应用于FFS(Fringe Field Switching：边缘场开关)模式等横电场模式的显示装置的情况下，在有源矩阵基板中设置有多个像素共用的电极(共用电极)CE。在将有源矩阵基板应用于纵电场模式的显示装置的情况下，共用电极CE设置于与有源矩阵基板夹着液晶层相对配置的相对基板。
在非显示区域FR中，例如一体(单片)地设置有驱动栅极总线GL的栅极驱动器GD。栅极总线GL分别连接到栅极驱动器GD的各端子。在非显示区域FR中，还一体地设置有分时地驱动源极总线SL的SSD电路Sc。源极总线SL分别连接到SSD电路Sc的各端子。
在该例子中，在有源矩阵基板1001中安装有包含源极驱动器和定时控制器等的驱动器IC1100。信号从驱动器IC1100分别供应到栅极驱动器GD和SSD电路Sc。
SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极总线分配视频数据的电路。通过SSD电路的搭载，能进一步缩窄非显示区域FR中的配置端子部的区域(端子部形成区域)。另外，能减少来自源极驱动器的输出数，减小电路规模，因此能降低驱动器IC1100的成本。
这样，在有源矩阵基板1001的非显示区域FR中，形成有栅极驱动器GD和SSD电路Sc等包含多个TFT(电路TFT)的周边电路。多个电路TFT的一部分或全部是具有顶栅结构或双栅结构的氧化物半导体TFT(以下，称为“第1TFT”。)。另一方面，在显示区域DR的各像素区域PIX中配置有像素TFT。像素TFT是与第1TFT使用相同氧化物半导体膜形成的底栅结构的氧化物半导体TFT(以下，称为“第2TFT”。)。
以下，以应用于FFS模式的液晶显示装置的有源矩阵基板为例，具体地说明周边电路和像素区域PIX的结构。此外，在以下的说明中，具有实质上相同的功能的构成要素用共用的附图标记示出，有时省略说明。
＜周边电路和第1TFT＞
包含第1TFT的周边电路只要是单片地形成于有源矩阵基板1001的电路即可，可以是栅极驱动器GD或SSD电路Sc，也可以是其它电路。能使用公知的电路作为周边电路。
图2是构成周边电路的第1TFT101的示意性截面图。
包含第1TFT101的周边电路支撑于基板1的主面1S。第1TFT101具备：第1氧化物半导体层7A，其包含沟道区域70A；上部栅极电极10A，其隔着栅极绝缘层9A配置在第1氧化物半导体层7A的一部分上；以及第1源极电极8As和第1漏极电极8Ad。
也可以在第1氧化物半导体层7A的基板1侧还具备隔着下部绝缘层5配置的下部导电层3A。下部导电层3A以在从基板1的主面1S的法线方向观看时与沟道区域70A至少部分地重叠的方式配置，能作为遮挡从背光源侧去往沟道区域70A的光的遮光膜发挥功能。
第1TFT101可以是双栅结构TFT。在该情况下，下部导电层3A除了作为遮光膜发挥功能以外，还作为栅极电极(第1下部栅极电极)发挥功能，栅极信号输入到夹着第1氧化物半导体层7A配置的上部栅极电极10A和下部导电层(第1下部栅极电极)3A这两者。虽然未图示，但是也可以设置有将下部导电层3A和上部栅极电极10A电连接的接触部。
或者，第1TFT101也可以是顶栅结构TFT。在该情况下，栅极信号输入到上部栅极电极10A，但是栅极信号不输入到下部导电层3A。即，下部导电层3A不作为栅极电极发挥功能。下部导电层3A可以是电浮动的浮置层，也可以连接到固定电位。
此外，有源矩阵基板1001也可以具有多个第1TFT101。也可以多个第1TFT101中的一部分是顶栅结构TFT，另一部分是双栅结构TFT。
上部栅极电极10A和栅极绝缘层9A的侧面也可以是对齐的。即，也可以在从基板1的主面1S的法线方向观看时，上部栅极电极10A和栅极绝缘层9A的周缘是对齐的。这种构成例如能通过使用同一掩模将上部栅极电极10A和栅极绝缘层9A图案化而得到。
栅极绝缘层9A和上部栅极电极10A例如也可以是以在沟道宽度方向上横穿第1氧化物半导体层7A的一部分的方式延伸。在该情况下，栅极绝缘层9A的下表面也可以与第1氧化物半导体层7Aa和下部绝缘层5直接接触。
在从基板1的主面1S的法线方向观看时，第1氧化物半导体层7A中的与栅极绝缘层9A不重叠的部分(在该例子中，是与上部栅极电极10A和栅极绝缘层9A不重叠的部分)7b是电阻率比与栅极绝缘层9A(和上部栅极电极10A)重叠的部分7a小的低电阻区域。低电阻区域7b例如能通过将上部栅极电极10A和栅极绝缘层9A作为掩模进行第1氧化物半导体层7A的低电阻化处理而形成。将由上部栅极电极10A和栅极绝缘层9A遮掩而未被低电阻化的部分7a称为“第1半导体区域”。在第1TFT101中，第1半导体区域7a成为形成第1TFT101的沟道的沟道区域70A。低电阻区域7b包含分别位于沟道区域70A的两侧的第1区域71A和第2区域72A。
在第1氧化物半导体层7A、栅极绝缘层9A以及上部栅极电极10A之上配置有上部绝缘层11。第1源极电极8As配置在上部绝缘层11上和形成于上部绝缘层11的开口部(第1源极侧开口部)11As内，在源极侧开口部11As内与第1氧化物半导体层7A的一部分(在该例子中为第1区域71A的一部分)电连接。同样地，第1漏极电极8Ad配置在上部绝缘层11上和形成于上部绝缘层11的开口部(第1漏极侧开口部)11Ad内，在漏极侧开口部11Ad内与第1氧化物半导体层7A的另一部分(在该例子中为第2区域72A的一部分)电连接。第1源极电极8As、第1漏极电极8Ad也可以分别与第1氧化物半导体层7A直接接触。
第1TFT101也可以被层间绝缘层16覆盖。层间绝缘层16例如可以具有无机绝缘层12和配置在无机绝缘层12上的有机绝缘层13的层叠结构。也可以在层间绝缘层16上配置有电介质层17。虽然未图示，但是也可以在电介质层17上或在电介质层17与层间绝缘层16之间，设置有透明导电层作为屏蔽层。作为屏蔽层发挥功能的透明导电层也可以是与像素电极或共用电极由相同透明导电膜形成。
＜像素区域PIX和第2TFT＞
图3是例示本实施方式的有源矩阵基板1001的像素区域PIX的俯视图。图4A和图4B分别是沿着图3所示的IVa-IVa’线、IVb-IVb’线的示意性截面图。
像素区域PIX是由在y方向上延伸的源极总线SL和在与源极总线SL交叉的x方向上延伸的栅极总线GL包围的区域。
像素区域PIX具有基板1、支撑于基板1的主面1S的第2TFT(像素TFT)201、下部透明电极15以及上部透明电极19。上部透明电极19按每个像素具有狭缝或切口部。在该例子中，下部透明电极15是共用电极CE，上部透明电极19是像素电极PE。
第2TFT201是具有底栅结构的氧化物半导体TFT。第2TFT201具有：第2氧化物半导体层7B；下部栅极电极(也称为“第2下部栅极电极”。)3B，其隔着下部绝缘层5配置在第2氧化物半导体层7B的基板1侧；以及第2源极电极8Bs和第2漏极电极8Bd。下部栅极电极3B电连接到对应的栅极总线GL，源极电极8Bs电连接到对应的源极总线SL。漏极电极8Bd与像素电极PE电连接。
在第2氧化物半导体层7B的一部分上，隔着岛状绝缘体层(也称为第1岛状绝缘体层。)9B配置有岛状导电体层(也称为第1岛状导电体层。)10B。岛状绝缘体层9B和岛状导电体层10B以在从基板1的主面1S的法线方向观看时与下部栅极电极3B至少部分地重叠的方式配置。岛状导电体层10B是电浮动(即，未电连接到任何的配线)的浮置层。
第2TFT201也可以是与图2所示的第1TFT101使用共用的层(膜)形成。具体地说，第2氧化物半导体层7B与第1TFT101的第1氧化物半导体层7A(图2)是使用相同氧化物半导体膜形成的。多个源极总线SL、第2源极电极8Bs和第2漏极电极8Bd、以及第1TFT101中的第1源极电极8As和第1漏极电极8Ad(图2)是使用相同导电膜(即在源极金属层内)形成的。栅极总线GL、下部栅极电极3B、以及第1TFT101中的下部导电层3A(图2)由相同导电膜(即在栅极金属层内)形成。而且，岛状绝缘体层9B与第1TFT101中的栅极绝缘层9A(图2)由相同绝缘膜形成，岛状导电体层10B与第1TFT101中的上部栅极电极10A(图2)由相同导电膜形成。将与上部栅极电极10A由相同导电膜形成的层称为“上部金属层”。
岛状导电体层10B和岛状绝缘体层9B的侧面也可以是对齐的。这种构成例如能通过使用同一掩模将岛状导电体层10B和岛状绝缘体层9B图案化而得到。
岛状绝缘体层9B和岛状导电体层10B例如也可以是以在沟道宽度方向上横穿第2氧化物半导体层7B的一部分的方式延伸。在该情况下，岛状绝缘体层9B的下表面也可以与第2氧化物半导体层7B和下部绝缘层5直接接触。
在第2TFT201中，也与第1TFT101同样，在从基板1的主面1S的法线方向观看时，第2氧化物半导体层7B中的与岛状绝缘体层9B(和岛状导电体层10B)不重叠的部分7b为电阻率比与岛状绝缘体层9B(和岛状导电体层10B)重叠的部分(第1半导体区域)7a小的低电阻区域。低电阻区域7b包含分别位于第1半导体区域7a的两侧的第1区域71B和第2区域72B。第1半导体区域7a中的在从基板1的主面1S的法线方向观看时与下部栅极电极3B重叠的部分70B成为形成TFT201的沟道的“沟道区域”。在该例子中，第1半导体区域7a整体为沟道区域70B。此外，如后所述，也可以第1半导体区域7a不仅包含沟道区域70B，还包含与下部栅极电极3B不重叠的第3区域(偏移区域)。
在第2氧化物半导体层7B、岛状绝缘体层9B以及岛状导电体层10B之上配置有上部绝缘层11。第2源极电极8Bs配置在上部绝缘层11上和形成于上部绝缘层11的开口部(第2源极侧开口部)11Bs内，在源极侧开口部11Bs内与第2氧化物半导体层7B的一部分(在该例子中为第1区域71B的一部分)电连接。同样地，第2漏极电极8Bd配置在上部绝缘层11上和形成于上部绝缘层11的开口部(第2漏极侧开口部)11Bd内，在漏极侧开口部11Bd内与第2氧化物半导体层7B的另一部分(在该例子中为第2区域72B的一部分)电连接。第2源极电极8Bs、第2漏极电极8Bd也可以分别与第2氧化物半导体层7B直接接触。
第2TFT201的第2源极电极8Bs可以是对应的源极总线SL的一部分，也可以是从源极总线SL例如向x方向突出的突出部。下部栅极电极3B可以是对应的栅极总线GL的一部分，也可以是从栅极总线GL例如向y方向突出的突出部。
如图3所示，各源极总线SL在显示区域DR中以与多个栅极总线GL中的每一个栅极总线GL交叉的方式延伸。将1个源极总线与1个栅极总线交叉的部分R称为“交叉部”。如图4B所示，在交叉部R中，源极总线SL隔着下部绝缘层5及上部绝缘层11与栅极总线GL重叠。这样，至少2个绝缘层5、11位于源极总线SL与栅极总线GL之间，因此能降低栅极总线GL与源极总线SL的重叠电容。
与第1TFT101同样，TFT201也可以被层间绝缘层16覆盖。在层间绝缘层16上配置有下部透明电极15。在下部透明电极15上隔着电介质层17配置有上部透明电极19。下部透明电极15和上部透明电极19中的一方(在此为上部透明电极19)作为像素电极PE发挥功能，另一方(在此为下部透明电极15)作为共用电极CE发挥功能。像素电极PE是按每个像素分离的。共用电极CE可以不按每个像素分离。
像素电极PE与TFT201的漏极电极8Bd电连接。在该例子中，像素电极PE在形成于层间绝缘层16和电介质层17的像素接触孔内与第2漏极电极8Bd接触。像素接触孔例如可以包括：开口部13p，其形成于有机绝缘层13；以及开口部17p，其形成于电介质层17和无机绝缘层12。像素接触孔也可以与漏极侧开口部11Bd部分地或整体地重叠。
也可以共用电极CE在形成有TFT201的像素接触孔的区域上具有开口部15p，形成在除了该区域以外的像素区域PIX整体。
如图3所示，在有源矩阵基板1001中，TFT201也可以是以沟道长度方向成为y方向(源极总线SL延伸的方向)的方式配置(TFT纵置结构)。此外，如后所述，TFT201也可以是以沟道长度方向成为x方向的方式配置(TFT横置结构)。在本说明书中，沟道长度方向是指在与基板1的主面1S平行的面内电流流过沟道区域的方向，沟道宽度方向是指与沟道长度方向正交的方向。
在图3所示的例子中，在从基板1的主面1S的法线方向观看时，第2TFT201的第2氧化物半导体层7B从在y方向上相邻的另一像素区域PIX(2)横穿栅极总线GL延伸到该像素区域PIX(1)。在第2氧化物半导体层7B中的与栅极总线GL重叠的部分形成有沟道区域70B。即，栅极总线GL中的与第2氧化物半导体层7B重叠的部分作为下部栅极电极3B发挥功能。第2氧化物半导体层7B的第1区域71B在另一像素区域PIX(2)中与源极总线SL的一部分重叠，在配置于重叠的部分的源极侧开口部11Bs内连接到源极总线SL。即，源极总线SL中的与第2氧化物半导体层7B重叠的部分作为源极电极8Bs发挥功能。另一方面，第2区域72B在像素区域PIX(1)内连接到漏极电极8Bd。
虽然未图示，但是第2TFT201也可以在源极金属层内不具有漏极电极8Bd。在该情况下，也可以通过使像素电极PE在像素接触孔内与第2氧化物半导体层7B的第2区域72B直接接触而与第2氧化物半导体层7B电连接。或者，也能将作为第2氧化物半导体层7B的低电阻区域的第2区域72B用作像素电极PE。
＜效果＞
本实施方式的有源矩阵基板1001由于具有上述构成，因此起到如下效果。
通过使电路TFT和像素TFT的结构不同，能兼顾各自所要求的特性。具体地说，使用顶栅或双栅结构的第1TFT101作为电路TFT。在第1TFT101中，能将成为栅极绝缘层的栅极绝缘层9A减薄，因此得到高的电流供应性能。因此，能缩小电路面积，能降低非显示区域FR的面积(窄边框化)。另一方面，通过使用底栅结构的第2TFT201作为像素TFT，能实现高的截止特性。
另外，第1TFT101和第2TFT201是使用共用的层(膜)形成的，因此能不增加制造工序数地分别制作这些TFT101、201。
而且，当使用第2TFT201作为像素TFT时，相比于使用与第1TFT101同样的顶栅结构TFT的情况，能降低源极总线SL和栅极总线GL的电容Cgs。其结果是，能降低显示区域DR中的这些总线SL、GL的电容，因此能进一步缩小设置于非显示区域FR的周边电路和/或使设置于非显示区域FR的周边电路稳定化。
在此，参照附图说明能降低电容Cgs的原因。
图17A和图17B分别是示出参考例的有源矩阵基板中的像素区域PIX的一部分的俯视图和沿着A-A’线的截面图。在图17A和图17B中，对与图3、图4A以及图4B同样的构成要素标注相同附图标记。
在参考例中，使用与第1TFT101同样的顶栅结构TFT作为像素TFT900。像素TFT900具有：氧化物半导体层907；遮光层903，其隔着下部绝缘层905配置在氧化物半导体层907的基板1侧；栅极电极910，其隔着栅极绝缘层909配置在氧化物半导体层907上；以及源极电极908s和漏极电极908d。源极电极908s和漏极电极908d配置在覆盖栅极电极910的上部绝缘层911上。源极电极908s形成在源极金属层内，栅极电极910形成在栅极金属层内。在此，源极电极908s是源极总线SL的一部分，栅极电极910是栅极总线GL的一部分。
在参考例中，在栅极金属层与源极金属层之间仅存在1层的绝缘层(上部绝缘层911)。因此，在栅极总线GL与源极总线SL的交叉部R，仅上部绝缘层911位于这些总线之间。由于需要在上部绝缘层911设置用于将氧化物半导体层907与源极和漏极电极908s、908d连接的开口部，因此上部绝缘层911通常使用氮化硅膜或氧化硅膜等比较薄的无机绝缘膜。因此，降低栅极总线GL和源极总线SL的电容Cg是困难的。
对此，在本实施方式的有源矩阵基板1001中，使用具有底栅结构的第2TFT201作为像素TFT，第2TFT201的下部栅极电极3B和栅极总线GL形成在相同层(栅极金属层)内。即，栅极金属层隔着下部绝缘层5位于比第2氧化物半导体层7B靠基板1侧。因此，在交叉部R中，在栅极总线GL与源极总线SL之间存在下部绝缘层5和上部绝缘层11这2层。因此，与参考例相比，能增大位于栅极总线GL与源极总线SL之间的电介质的厚度(下部绝缘层5和上部绝缘层11的总计厚度)，因此与参考例相比能降低交叉部R的电容Cgs。例如，在下部绝缘层5与上部绝缘层11由相同材料形成并具有相同厚度的情况下，与参考例相比，电容Cgs降低为约1/2。
另外，根据本实施方式，还具有无需在像素TFT中另外形成遮光层的优点。
在使用氧化物半导体TFT作为像素TFT的情况下，当特定波长的光入射到氧化物半导体TFT的沟道区域时，有可能会由于光激发电流等的影响，导致截止(OFF)特性降低而难以保持像素电位。因此，在使用顶栅结构TFT作为像素TFT的情况下，需要另外设置用于遮挡来自有源矩阵基板的背面侧的背光源光中的去往沟道区域的光的遮光层，存在制造工序数增加的问题。另外，当将遮光层设为电浮动的层(浮岛状遮光层)时，浮岛状遮光层会间接地作为与栅极(顶栅)形成电容的中间电极发挥功能。因此，有可能导致源极-栅极间电容(栅极-浮岛状遮光层-源极间的间接电容)增大，或漏极-栅极间电容(栅极-浮岛状遮光层-漏极(像素电极)间的间接电容)增大，而可能会成为总线负荷增大、像素寄生电容增大等的主要原因。
对此，在本实施方式中，下部栅极电极3B也作为遮光层发挥功能，因此能抑制制造工序数的增加。另外，无需形成浮岛状遮光层，因此不会产生如上述这样的电容的增大。
而且，当使用顶栅结构TFT作为像素TFT时，即使设置遮光层，有时也不能充分抑制背光源光向沟道区域的入射。例如，在参考例的TFT900中，如图17C所示，在氧化物半导体层907的基板1侧，设置有具有比沟道宽度大的宽度的遮光层903。在该构成中，背光源光920的一部分有可能从遮光层903的周围入射到栅极总线GL，在栅极总线GL的下表面与遮光层903的上表面之间反复反射(多重反射)，而入射到氧化物半导体层907的沟道区域。因此，仅通过遮光层903，有可能无法充分抑制背光源光所引起的TFT特性的劣化。当为了进一步降低入射到沟道区域的光而增大遮光层903的尺寸时，可能会产生前述的间接电容增大或像素开口率降低等问题。
对此，在本实施方式中，在位于沟道区域70B的基板1侧的栅极金属层内形成栅极总线GL和下部栅极电极3B，在形成于沟道区域70B之上的上部金属层形成岛状导电体层10B。岛状导电体层10B在使第2氧化物半导体层7B的一部分低电阻化时被用作掩模，因此只要覆盖第2氧化物半导体层7B中的形成沟道的部分即可，因此可以比作为沟道遮光层发挥功能时所需要的尺寸(例如下部栅极电极3B的尺寸)小。通过使岛状导电体层10B的宽度比栅极金属层内的下部栅极电极3B和栅极总线GL的宽度小，从下部栅极电极3B的周围入射的背光源光不易入射到岛状导电体层10B。因此，能抑制背光源光在岛状导电体层10B与栅极金属层之间反复反射而入射到沟道区域70B，因此能使第2TFT201的特性更稳定化。以下，参照附图具体地说明。
图5是本实施方式的第2TFT201的沿着沟道长度方向LD(在TFT纵置结构中为y方向，在TFT横置结构中为x方向)的截面图。
如图5所示，在从基板1的主面1S的法线方向观看时，岛状导电体层10B也可以在第2TFT201的沟道长度方向LD上位于下部栅极电极3B的内侧。例如，岛状导电体层10B也可以位于距下部栅极电极3B的缘部为1μm左右以上或2μ左右以上的内侧的位置(Δw≥1μm，或Δw≥2μm)。由此，从下部栅极电极3B的周围入射的背光源光21不易直接入射到岛状导电体层10B，因此能抑制光通过多重反射而入射到第2氧化物半导体层7B的沟道区域70B。
也可以在从基板1的主面1S的法线方向观看时，岛状导电体层10B的整体与下部栅极电极3B重叠。优选地，在从基板1的主面1S的法线方向观看时，在任意的方向上，岛状导电体层10B位于下部栅极电极3B的内侧。由此，能更有效地抑制在下部栅极电极3B与岛状导电体层10B之间产生的多重反射。
图6是示出第2TFT201的又一例的俯视图。如图6所示，也可以在从基板1的主面1S的法线方向观看时，使栅极总线GL中的与岛状导电体层10B重叠的部分的宽度比栅极总线GL的其它部分的宽度大。由此，在从基板1的主面1S的法线方向观看时，能将岛状导电体层10B更可靠地配置在下部栅极电极3B的内侧。
有源矩阵基板1001例如能应用于FFS模式、IPS模式的显示装置。FFS模式是在其中一个基板设置一对电极并且在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例子中，产生由从像素电极PE出发并穿过液晶层(未图示)然后穿过像素电极PE的狭缝状的开口而穿出到共用电极CE的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子不会从基板立起，因此与纵向电场方式相比具有能实现宽视角的优点。
在共用电极CE上隔着电介质层17配置像素电极PE的电极结构例如记载在国际公开第2012/086513号中。此外，也可以在像素电极PE上隔着电介质层17配置有共用电极CE。即也可以是，形成在下部透明导电层的下部透明电极15是像素电极PE，形成在上部透明导电层的上部透明电极19是共用电极CE。这种电极结构例如记载在特开2008-032899号公报、特开2010-008758号公报中。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的全部公开内容援引到本说明书中。
此外，本实施方式的有源矩阵基板也可以不具有共用电极CE。这种有源矩阵基板能应用于TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)等显示装置。VA模式、TN模式是指利用夹着液晶层配置的一对电极对液晶分子施加电场的纵向电场方式的模式。
有源矩阵基板1001例如能应用于液晶显示装置等显示装置(显示面板)。显示面板具有：有源矩阵基板1001；相对基板，其以与有源矩阵基板1001相对的方式配置；以及显示介质层，其设置在有源矩阵基板1001与相对基板之间。有时在有源矩阵基板1001的背面侧(与观察者侧相反的一侧)设置背光源。显示介质层也可以是液晶层、有机EL层等。
＜有源矩阵基板1001的制造方法＞
本实施方式的第1TFT101和第2TFT201能通过共用的工艺来制造。通过利用第1TFT101的制造工序制造第2TFT201，能不追加制造工序、光掩模地分别制作第1TFT101和第2TFT201。
以下，参照图2～图4B和图7说明有源矩阵基板1001的制造方法的一例。图7是示出有源矩阵基板1001的制造方法的一例的流程图。
·STEP(步骤)1-1
首先，在基板1上形成包含栅极总线GL、第1TFT101的下部导电层3A以及第2TFT201的下部栅极电极3B的栅极金属层。
例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等作为基板1。
栅极金属层例如能通过以溅射法等形成下部栅极用导电膜(厚度：例如50nm以上500nm以下)并进行下部栅极用导电膜的图案化而得到。
作为下部栅极用导电膜，例如能使用包含从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)选择的元素的金属膜或以这些元素为成分的合金膜等。另外，也可以使用包含它们中的多个膜的层叠膜。例如，能使用具有钛膜-铝膜-钛膜的3层结构或者钼膜-铝膜-钼膜的3层结构的层叠膜。此外，下部栅极用导电膜不限于3层结构，也可以具有单层或2层结构或者4层以上的层叠结构。在此，作为下部栅极用导电膜，使用以Ti膜(厚度：15～70nm)为下层且以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-2
接着，形成覆盖栅极金属层的下部绝缘层5(厚度：例如200nm以上600nm以下)。
作为下部绝缘层5，能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层、氧化铝层或氧化钽层等。下部绝缘层5也可以具有层叠结构。在此，作为下部绝缘层5，例如，使用CVD法形成以氮化硅(SiNx)层(厚度：50～600nm)为下层且以氧化硅(SiO2)层(厚度：50～600nm)为上层的层叠膜。当使用氧化硅膜等氧化物膜作为下部绝缘层5(在下部绝缘层5具有层叠结构的情况下，作为其最上层)时，能利用氧化物膜降低在后来形成的氧化物半导体层的沟道区域产生的氧化缺损，因此能抑制沟道区域的低电阻化。
·STEP1-3
接着，在下部绝缘层5上，例如使用溅射法形成氧化物半导体膜(厚度：例如15nm以上200nm以下)，进行氧化物半导体膜的图案化，从而形成第1TFT101的第1氧化物半导体层7A和第2TFT201的第2氧化物半导体层7B。氧化物半导体膜没有特别限定，例如可以是In-Ga-Zn-O系半导体膜。
·STEP1-4
接下来，以覆盖第1氧化物半导体层7A和第2氧化物半导体层7B的方式，按顺序形成绝缘膜(厚度：例如80nm以上250nm以下)和上部栅极用导电膜(厚度：例如50nm以上500nm以下)。上部栅极用导电膜例如能使用溅射法形成，绝缘膜例如能通过CVD法形成。
能使用与下部绝缘层5同样的绝缘膜(作为下部绝缘层5例示的绝缘膜)作为绝缘膜。当使用氧化硅膜等氧化物膜作为绝缘膜时，能利用氧化物膜降低在氧化物半导体层7A、7B的沟道区域产生的氧化缺损，因此能抑制沟道区域的低电阻化。能使用与下部栅极用导电膜同样的导电膜作为上部栅极用导电膜。在此，例如使用氧化硅(SiO2)膜作为绝缘膜。作为上部栅极用导电膜，例如使用以Ti膜(厚度：15～70nm)为下层且以Cu膜(厚度：200～400nm)为上层的层叠膜。
接下来，使用未图示的第1抗蚀剂掩模，进行上部栅极用导电膜的图案化，形成第1TFT101的上部栅极电极10A和第2TFT201的岛状导电体层10B。能通过湿式蚀刻或干式蚀刻进行上部栅极用导电膜的图案化。
之后，使用上述第1抗蚀剂掩模进行绝缘膜的图案化。或者，也可以将上述第1抗蚀剂掩模除去后，将已图案化的上部栅极电极10A和岛状导电体层10B作为掩模进行绝缘膜的图案化。由此，得到第1TFT101的栅极绝缘层9A和第2TFT201的岛状绝缘体层9B。例如能通过干式蚀刻进行绝缘膜的图案化。
此外，在绝缘膜的图案化时，有时下部绝缘层5中的未被第1氧化物半导体层7A、第2氧化物半导体层7B覆盖的部分的表层部也被蚀刻(过蚀刻)。
在本工序中，由于使用同一掩模进行绝缘膜和上部栅极用导电膜的图案化，因此栅极绝缘层9A的侧面与上部栅极电极10A的侧面在厚度方向上对齐。同样地，岛状绝缘体层9B的侧面与岛状导电体层10B的侧面在厚度方向上对齐。即，在从基板1的主面1S的法线方向观看时，栅极绝缘层9A和岛状绝缘体层9B的周缘分别与上部栅极电极10A的周缘和岛状导电体层10B的周缘对齐。
·STEP1-5
接下来，进行第1氧化物半导体层7A和第2氧化物半导体层7B的低电阻化处理。例如可以进行等离子体处理作为低电阻化处理。由此，在从基板1的主面1S的法线方向观看时第1氧化物半导体层7A中的与上部栅极电极10A和栅极绝缘层9A不重叠的区域7b成为电阻率比与上部栅极电极10A和栅极绝缘层9A重叠的区域7a低的低电阻区域。同样地，第2氧化物半导体层7B中的与岛状导电体层10B和岛状绝缘体层9B不重叠的区域7b成为电阻率比与岛状导电体层10B和岛状绝缘体层9B重叠的区域7a低的低电阻区域。低电阻区域7b也可以是导电体区域(例如方块电阻：200Ω/□以下)。
也可以在低电阻化处理(等离子体处理)中，将氧化物半导体层7A、7B中的未被上部栅极电极10A或岛状导电体层10B覆盖的部分暴露于包含还原性等离子体或掺杂元素的等离子体(例如氩等离子体)。由此，在氧化物半导体层7A、7B中的露出的部分的表面附近电阻降低，成为低电阻区域7b。氧化物半导体层7A、7B中的被上部栅极电极10A或岛状导电体层10B遮掩的部分7a作为第1半导体区域而残留。此外，低电阻化处理的方法和条件等例如记载于特开2008-40343号公报。为了参考，将特开2008-40343号公报的公开内容全部援引到本说明书中。
·STEP1-6
接着，形成覆盖上部栅极电极10A、岛状导电体层10B、第1氧化物半导体层7A、第2氧化物半导体层7B的上部绝缘层11。作为上部绝缘层11，能将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层形成为单层或以层叠的方式形成。无机绝缘层的厚度可以为100nm以上500nm以下。当使用氮化硅膜等使氧化物半导体还原的绝缘膜形成上部绝缘层11时，能将氧化物半导体层7A、7B中的与上部绝缘层11接触的区域(在此为低电阻区域7b)的电阻率维持得较低，因此是优选的。在此，例如通过CVD法形成SiNx层(厚度：300nm)作为上部绝缘层11。
之后，例如通过干式蚀刻在上部绝缘层11形成到达第1氧化物半导体层7A和第2氧化物半导体层7B的开口部11As、11Ad、11Bs、11Bd。
·STEP1-7
接着，在上部绝缘层11上形成包含源极电极8As、8Bs、漏极电极8Ad、8Bd以及源极总线SL的源极金属层。在此，在上部绝缘层11上和开口部11As、11Ad、11Bs、11Bd内形成源极用导电膜(厚度：例如50nm以上500nm以下)，进行源极用导电膜的图案化，从而得到源极金属层。能通过干式蚀刻或湿式蚀刻进行图案化。这样，得到第1TFT101和第2TFT201。
作为源极用导电膜，例如能使用包含从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)选择的元素的金属膜或以这些元素为成分的合金等。例如，也可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，源极用导电膜不限于3层结构，也可以具有单层或2层结构或者4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层且以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-8
接下来，以覆盖第1TFT101、第2TFT201以及源极总线SL的方式形成层间绝缘层16。在此，按顺序形成无机绝缘层12(厚度：例如100nm以上400nm以下)和有机绝缘层13(厚度：例如1～3μm，优选为2～3μm)作为层间绝缘层16。无机绝缘层12的材料也可以与作为上部绝缘层11的材料例示的材料相同。在此，通过CVD法形成SiNx层(厚度：例如200nm)作为无机绝缘层12。有机绝缘层13例如也可以是包含感光性树脂材料的有机绝缘膜。之后，进行有机绝缘层13的图案化，形成开口部13p。
·STEP1-9
接下来，形成成为共用电极CE的下部透明电极15。
首先，在层间绝缘层16上和开口部13p内形成第1透明导电膜(厚度：20～300nm)。在此，例如，通过溅射法形成铟-锌氧化物膜作为第1透明导电膜。作为第1透明电极膜的材料，能使用铟-锡氧化物(ITO)、铟-锌氧化物、ZnO等金属氧化物。之后，例如通过湿式蚀刻进行第1透明导电膜的图案化。由此，得到下部透明电极15。在该例子中，下部透明电极15配置在显示区域的大致整体。但是，下部透明电极15在形成像素接触孔的区域具有开口部15p。在该例子中，第1透明导电膜中的位于开口部13p内的部分被除去。此外，也可以使用第1透明导电膜形成覆盖周边电路的一部分或整体的屏蔽层。
·STEP1-10
接着，在层间绝缘层16和下部透明电极15上以及开口部13p内，形成电介质层17(厚度：50～500nm)。电介质层17的材料也可以与作为无机绝缘层12的材料例示的材料相同。在此，例如通过CVD法形成SiN膜作为电介质层17。
之后，进行电介质层17和无机绝缘层12(无机绝缘层12中的位于开口部13p内的部分)的蚀刻，形成到达第2氧化物半导体层7B的第2区域72B的一部分的开口部17p。也可以在从基板1的主面1S的法线方向观看时，开口部17p以至少部分地与开口部13p重叠的方式配置。由此，得到包括有机绝缘层13的开口部13p和电介质层17的开口部17p的像素接触孔。
·STEP1-11
接着，在电介质层17上和像素接触孔内形成第2透明导电膜(厚度：20～300nm)。之后，进行第2透明导电膜的图案化，在电介质层17上形成作为像素电极PE发挥功能的上部透明电极19。在上部透明电极19按每个像素设置至少1个开口部(或切口部)。
第2透明导电膜的材料也可以与作为第1透明导电膜的材料例示的材料相同。第2透明导电膜可以是单层，也可以是层叠膜。在此，例如，通过溅射法形成铟-锌氧化物膜。也可以将上部透明电极19的一部分以隔着电介质层17与下部透明电极15重叠的方式配置，而构成辅助电容。这样，制造有源矩阵基板1001。
＜变形例＞
图8是分别例示本实施方式的另一有源矩阵基板中的像素区域PIX的俯视图。
如图8所示，作为像素TFT的第2TFT201a也可以在对应的像素区域PIX内以沟道长度方向成为x方向的方式配置(TFT横置结构)。在此，源极总线SL的一部分作为第2源极电极8Bs发挥功能。栅极总线GL在从基板1的主面1S的法线方向观看时具有在x方向上延伸的主部和从主部向y方向突出的突出部，突出部作为下部栅极电极3B发挥功能。第2氧化物半导体层7B也可以从源极总线SL上横穿栅极总线GL的突出部而延伸。
岛状导电体层10B以在从基板1的主面1S的法线方向观看时与下部栅极电极3B至少部分地重叠的方式配置。岛状导电体层10B也可以是以在从基板1的主面1S的法线方向观看时在y方向(沟道宽度方向)上横穿第2氧化物半导体层7B的一部分的方式延伸。在该例子中，岛状导电体层10B在从基板1的主面1S的法线方向观看时配置在栅极总线GL的突出部的内侧。由此，如前所述，从下部栅极电极3B的周围入射到面板内的背光源光不易被岛状导电体层10B反射/散射，因此能抑制由光入射到沟道区域所引起的特性劣化。
在第2TFT201a中，在从基板1的主面1S的法线方向观看时，第2氧化物半导体层7B中的与岛状导电体层10B和岛状绝缘体层9B不重叠的部分7b也是电阻率比与岛状导电体层10B和岛状绝缘体层9B重叠的部分(第1半导体区域)7a小的低电阻区域。第1半导体区域7a中的在从基板1的主面1S的法线方向观看时与下部栅极电极3B重叠的部分70B成为沟道区域。
此外，在图8所示的例子中，在从基板1的主面1S的法线方向观看时，岛状导电体层10B的整体是与下部栅极电极3B重叠的，但是也可以仅岛状导电体层10B的一部分与下部栅极电极3B重叠。例如也可以图9所示，岛状导电体层10B以在y方向上横穿第2氧化物半导体层7B的沟道区域70B和突出部的边缘(突出部的边缘中的位于在y方向上离栅极总线GL的主部最远的部分)的方式延伸。在该情况下，如果在从基板1的主面1S的法线方向观看时，岛状导电体层10B在第2TFT201的沟道长度方向(在该例子中为x方向)上位于下部栅极电极3B的内侧(例如1μm以上内侧)，则也能抑制经过多重反射后的光入射到沟道区域。由于岛状导电体层10B中的与下部栅极电极3B不重叠的部分是与沟道区域70B分离的，因此即使在栅极总线GL与岛状导电体层10B之间发生多重反射，该光也不易入射到沟道区域70B。
(第2实施方式)
以下，参照附图说明本发明的第2实施方式的有源矩阵基板。
在本实施方式中，具有底栅结构的第2TFT(像素TFT)不具有岛状导电体层10B，这一点与第1实施方式不同。
图10是作为电路TFT的第1TFT102的示意性截面图。图11是例示本实施方式的有源矩阵基板1002的像素区域PIX的俯视图。图12是作为像素TFT的第2TFT202的示意性截面图，示出沿着图11所示的XII-XII’线的截面结构。对与图2～图4B同样的构成要素标注相同附图标记。另外，对与前述的实施方式同样的构成适当省略说明。
第1TFT102是具有与图2所示的第1TFT101同样的构成的顶栅结构或双栅结构TFT。但是，在第1TFT102中，上部栅极电极10A与栅极绝缘层9A是分别使用单独的掩模被图案化的，它们的侧面是未对齐的。在第1TFT102的沿着沟道长度方向的截面中，上部栅极电极10A的宽度可以比栅极绝缘层9A的宽度小。在该情况下，第1氧化物半导体层7A的低电阻区域7b由栅极绝缘层9A的宽度规定。即，在从基板1的主面1S的法线方向观看时，第1氧化物半导体层7A中的与栅极绝缘层9A重叠的部分7a成为第1半导体区域，与栅极绝缘层9A不重叠的部分成为电阻率比第1半导体区域7a低的低电阻区域7b。
有源矩阵基板1002的各像素区域PIX具备第2TFT202作为像素TFT。
第2TFT202具有与图4A和图4B所示的第2TFT201同样的结构。但是，在岛状绝缘体层9B上不具有与第1TFT的上部栅极电极由相同导电膜形成(即形成在上部金属层内)的导电层(图4A和图4B所示的岛状导电体层10B)。在该例子中，在岛状绝缘体层9B上以与岛状绝缘体层9B的上表面和侧面接触的方式形成有上部绝缘层11。
在图10中，第2TFT202以沟道区域的沟道长度方向成为y方向的方式配置(TFT纵置结构)，但也可以是以沟道长度方向成为x方向的方式配置(TFT横置结构)。例如，第2TFT202也可以除了不具有岛状导电体层10B这一点以外，具有与图8、图9所示的TFT201 a同样的结构。
在本实施方式中，在交叉部R，下部绝缘层5和上部绝缘层11也是位于源极总线SL与栅极总线GL之间，因此能降低电容Cgs。
另外，在本实施方式中，在沟道区域70B的上方未配置形成在上部金属层内的导电层。因此，不会产生上部金属层(例如前述的实施方式的岛状导电体层10B)对背光源光的反射/散射，因此进一步抑制透射光的紊乱。因此，当将有源矩阵基板1002应用于显示装置时，能提高显示质量。另外，由于无需考虑到栅极金属层内的下部栅极电极3B、栅极总线GL和上部金属层对光的多重反射/散射而增大下部栅极电极3B、栅极总线GL的宽度，因此能减小下部栅极电极3B、栅极总线GL的宽度。其结果是，像素布局的自由度变高，能提高像素开口率。而且，不会产生将上部金属层作为中间电极的间接电容，因此能更有效地降低总线电容和像素寄生电容。
＜有源矩阵基板1002的制造方法＞
以下，参照图10～图13说明有源矩阵基板1002的制造方法的一例。图13是示出有源矩阵基板1001的制造方法的一例的流程图。
在本实施方式的制造方法中，将栅极绝缘层9A和岛状绝缘体层9B(或用于将栅极绝缘层9A和岛状绝缘体层9B图案化的抗蚀剂层)作为掩模，进行第1氧化物半导体层7A和第2氧化物半导体层7B的低电阻化处理后，形成上部栅极电极10A，这一点与前述的实施方式(图7)不同。
在以下的说明中，对于各层的形成方法、材料、厚度等，在与前述的实施方式(图7)同样的情况下适当省略说明。
·STEP2-1～2-3
在基板1上形成包含栅极总线GL、第1TFT101的下部导电层3A和第2TFT201的下部栅极电极3B的栅极金属层(STEP2-1)。接着，形成覆盖栅极金属层的下部绝缘层5(STEP2-2)，在下部绝缘层5上形成第1氧化物半导体层7A、第2氧化物半导体层7B(STEP2-3)。这些工序与图7的STEP1-1～1-3是同样的。
·STEP2-4
接下来，以覆盖第1氧化物半导体层7A和第2氧化物半导体层7B的方式形成绝缘膜。之后，在绝缘膜上形成第2抗蚀剂掩模，使用第2抗蚀剂掩模进行绝缘膜的图案化。由此，得到栅极绝缘层9A和岛状绝缘体层9B。
·STEP2-5
接下来，使用第2抗蚀剂掩模或者将栅极绝缘层9A和岛状绝缘体层9B用作掩模，进行第1氧化物半导体层7A和第2氧化物半导体层7B的低电阻化处理。由此，第1氧化物半导体层7A、第2氧化物半导体层7B中的从栅极绝缘层9A、岛状绝缘体层9B露出的部分成为电阻率比被它们覆盖的部分低的低电阻区域7b。低电阻化处理的方法也可以与前述的实施方式是同样的。
·STEP2-6
将第2抗蚀剂掩模除去后，以覆盖栅极绝缘层9A、岛状绝缘体层9B的方式形成上部栅极用导电膜。接着，在上部栅极用导电膜上形成第3抗蚀剂掩模，使用第3抗蚀剂掩模进行上部栅极用导电膜的图案化，从而在栅极绝缘层9A上形成上部栅极电极10A。上部栅极用导电膜中的位于岛状绝缘体层9B上的部分被除去。这样，在本实施方式中，分别使用单独的抗蚀剂掩模将第1和第2TFT的栅极绝缘层9A、岛状绝缘体层9B以及第1TFT的上部栅极电极10A图案化。
·STEP2-7～2-12
之后，以与前述的实施方式(STEP1-6～1-12)同样的方法，形成上部绝缘层11、源极金属层、下部透明电极15、电介质层17以及上部透明电极19。这样，制造有源矩阵基板1002。
此外，有源矩阵基板1002的制造方法不限于上述方法。例如，也可以不进行等离子体处理等低电阻化处理，而利用氮化物膜等使氧化物半导体还原的绝缘膜，仅使氧化物半导体层7A、7B的一部分低电阻化。具体地说，通过使用氧化物膜(例如氧化硅膜)作为栅极绝缘层9A、岛状绝缘体层9B，使用氮化物膜(例如氮化硅膜)等使氧化物半导体还原的绝缘膜作为上部绝缘层11，能使氧化物半导体层7A、7B中的与氮化物膜接触的区域比与氧化物膜接触的区域低电阻化。
＜变形例＞
图14是本实施方式的变形例的第2TFT203的示意性截面图。
在变形例的第2TFT203中，岛状绝缘体层9B的沟道长度方向的宽度比下部栅极电极3B的沟道长度方向的宽度大。岛状绝缘体层9B具有透光性，因此即使增大岛状绝缘体层9B的尺寸，也不会产生像素开口率降低、多重反射等问题。
第2TFT203中的第2氧化物半导体层7B具有：在从基板1的主面1S的法线方向观看时与岛状绝缘体层9B重叠的第1半导体区域7a；以及与岛状绝缘体层9B不重叠的低电阻区域7b。第1半导体区域7a包含：在从基板1的主面1S的法线方向观看时与下部栅极电极3B重叠的沟道区域70B；以及与下部栅极电极3B不重叠的第3区域73B。第3区域73B位于沟道区域70B与低电阻区域7b(第1区域71B或第2区域72B)之间。这种构成能通过将岛状绝缘体层9B作为掩模进行第2氧化物半导体层7B的低电阻化处理而容易地得到。
在本变形例中，通过控制岛状绝缘体层9B的尺寸，能在第2氧化物半导体层7B的沟道区域70B与第1区域71B或第2区域72B之间以规定的宽度配置电阻率比第1区域71B和第2区域72B高的第3区域(也称为高电阻区域或偏移区域。)73B。通过设置第3区域73B，能降低截止漏电流，能实现期望的截止特性。
(第3实施方式)
在本实施方式的有源矩阵基板中，在源极总线SL与栅极总线GL的交叉部配置有另外的绝缘层，这一点与前述的实施方式不同。
图15A和图15B分别是示出本实施方式的像素区域PIX的一部分的俯视图和沿着XVb-XVb’线的截面图。
在源极总线SL与栅极总线GL的交叉部R1，在下部绝缘层5与上部绝缘层11之间配置有其它岛状绝缘体层(也称为第2岛状绝缘体层。)9R和其它岛状导电体层(也称为第2岛状导电体层。)10R。第2岛状绝缘体层9R与栅极绝缘层9A、岛状绝缘体层9B使用相同绝缘膜形成。第2岛状导电体层10R与上部栅极电极10A、岛状导电体层10B由相同导电膜(即在上部金属层内)形成。其它结构与图8同样。
图16是例示本实施方式的另一交叉部R2的截面图。在源极总线SL与栅极总线GL的交叉部R2，在下部绝缘层5与上部绝缘层11之间配置有第2岛状绝缘体层9R，未配置第2岛状导电体层10R。其它结构是与图15A和图15B同样的。
根据本实施方式，通过在源极总线SL与栅极总线GL的交叉部R1、R2，在下部绝缘层5与上部绝缘层11之间进一步设置第2岛状绝缘体层9R、或第2岛状绝缘体层9R和第2岛状导电体层10R，能进一步降低交叉部R1、R2的电容。其结果是，源极总线SL和栅极总线GL的电容被降低，因此能实现周边电路的进一步缩小化。
本实施方式的交叉部R1、R2能应用于前述的TFT横置结构或TFT横置结构的各种有源矩阵基板。交叉部R1、R2也可以应用于像素TFT具有岛状绝缘体层9B和岛状导电体层10B的第1实施方式的有源矩阵基板(图3、图8等)，还可以应用于像素TFT具有岛状绝缘体层9B而不具有岛状导电体层10B的第2实施方式的有源矩阵基板(图11等)。
第2岛状绝缘体层9R能与栅极绝缘层9A和岛状绝缘体层9B同时形成，第2岛状导电体层10R能与上部栅极电极10A和岛状导电体层10B(在不形成岛状导电体层10B的情况下为上部栅极电极10A)同时形成。因此，能使用与第1实施方式或第2实施方式同样的工艺且不增加光掩模的个数地制造本实施方式的有源矩阵基板。例如，图16所示的交叉部R2优选应用于第2实施方式的有源矩阵基板。由此，能不增加制造工艺地形成电容小的交叉部R2。
(关于氧化物半导体)
第1和第2氧化物半导体层7A、7B所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。
氧化物半导体层7A、7B也可以具有2层以上的层叠结构。在氧化物半导体层7A、7B具有层叠结构的情况下，氧化物半导体层7A、7B可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层7A、7B具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙比下层所包含的氧化物半导体的能隙大。不过，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以比上层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报中。为了参考，将特开2014-007399号公报的公开内容全部援引到本说明书中。
氧化物半导体层7A、7B例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7A、7B例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层7A、7B能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大致垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层7A、7B也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层7A、7B也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
本发明的实施方式能广泛应用于具有氧化物半导体TFT的各种半导体装置。例如也能应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、MEMS显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。特别是，适合应用于高清晰的液晶显示装置。

Claims (20)

1.一种有源矩阵基板，具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
上述有源矩阵基板的特征在于，具备：
基板，其具有主面；
周边电路，其在上述非显示区域中支撑于上述基板的主面侧，包含至少1个第1TFT；
第2TFT，其在上述显示区域中配置于上述多个像素区域中的每一个像素区域；
源极金属层，其包含在第1方向上延伸的多个源极总线；以及
栅极金属层，其包含在与上述第1方向交叉的第2方向上延伸的多个栅极总线，
上述至少1个第1TFT是具有第1氧化物半导体层和隔着栅极绝缘层配置在上述第1氧化物半导体层的一部分上的上部栅极电极的顶栅结构TFT，或者是相比于上述顶栅结构TFT还具有配置在上述第1氧化物半导体层的上述基板侧的第1下部栅极电极的双栅结构TFT，
上述第2TFT是具有第2氧化物半导体层和隔着下部绝缘层配置在上述第2氧化物半导体层的上述基板侧的第2下部栅极电极并且在上述第2氧化物半导体层之上未设置有栅极电极的底栅结构TFT，
上述第2TFT具有：
岛状绝缘体层，其以在从上述基板的上述主面的法线方向观看时与上述第2下部栅极电极的至少一部分重叠的方式配置在上述第2氧化物半导体层的一部分上；
上部绝缘层，其配置在上述第2氧化物半导体层和上述岛状绝缘体层之上；以及
源极电极，其配置在上述上部绝缘层上，并且在形成于上述上部绝缘层的源极侧开口部内与上述第2氧化物半导体层的另一部分接触，
上述第2氧化物半导体层与上述至少1个第1TFT的上述第1氧化物半导体层由相同半导体膜形成，上述岛状绝缘体层与上述至少1个第1TFT的上述栅极绝缘层由相同绝缘膜形成，上述第2下部栅极电极形成在上述栅极金属层内，上述源极电极形成在上述源极金属层内，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层中的与上述岛状绝缘体层不重叠的部分为电阻率比与上述岛状绝缘体层重叠的部分低的低电阻区域，
在上述多个源极总线中的1个源极总线与上述多个栅极总线中的1个栅极总线交叉的交叉部，上述下部绝缘层和上述上部绝缘层位于上述1个源极总线与上述1个栅极总线之间。
2.根据权利要求1所述的有源矩阵基板，
还具备配置在上述岛状绝缘体层与上述上部绝缘层之间的岛状导电体层，
上述岛状导电体层与上述至少1个第1TFT的上述上部栅极电极由相同导电膜形成。
3.根据权利要求2所述的有源矩阵基板，
上述岛状导电体层是与其它配线电分离的。
4.根据权利要求2所述的有源矩阵基板，
上述岛状导电体层是电浮动的。
5.根据权利要求2至4中的任意一项所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述岛状导电体层在上述第2TFT的沟道长度方向上位于上述第2下部栅极电极的内侧。
6.根据权利要求2至4中的任意一项所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述岛状导电体层位于上述第2下部栅极电极的内部。
7.根据权利要求2至4中的任意一项所述的有源矩阵基板，
上述岛状导电体层的侧面和上述岛状绝缘体层的侧面是对齐的，上述上部栅极电极的侧面和上述栅极绝缘层的侧面是对齐的。
8.根据权利要求1所述的有源矩阵基板，
上述岛状绝缘体层的上表面整体与上述上部绝缘层直接接触。
9.根据权利要求8所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层中的与上述岛状绝缘体层重叠的部分包含与上述第2下部栅极电极重叠的沟道区域以及与上述第2下部栅极电极不重叠的高电阻区域，上述高电阻区域位于上述沟道区域与上述低电阻区域之间。
10.根据权利要求1至4、8和9中的任意一项所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层的上述低电阻区域包含分别位于上述岛状绝缘体层的两侧的第1区域和第2区域，
上述第1区域与上述源极电极电连接，
上述第2区域与设置于上述多个像素区域中的每一个像素区域的像素电极电连接。
11.根据权利要求10所述的有源矩阵基板，
上述第2TFT还具备配置在上述上部绝缘层上且在形成于上述上部绝缘层的漏极侧开口部内与上述第2区域接触的漏极电极，上述第2区域经由上述漏极电极与上述像素电极电连接。
12.根据权利要求1至4、8和9中的任意一项所述的有源矩阵基板，
在从上述基板的上述主面的法线方向观看时，上述第2氧化物半导体层的上述低电阻区域包含分别位于上述岛状绝缘体层的两侧的第1区域和第2区域，
上述第1区域与上述源极电极电连接，
上述第2区域包含作为上述多个像素区域中的每一个像素区域的像素电极发挥功能的部分。
13.根据权利要求1至4、8和9中的任意一项所述的有源矩阵基板，
上述源极电极电连接到上述多个源极总线中的1个源极总线，
上述第2下部栅极电极电连接到上述多个栅极总线中的1个栅极总线。
14.根据权利要求1至4、8和9中的任意一项所述的有源矩阵基板，
在上述交叉部中，还具备配置在上述下部绝缘层与上述上部绝缘层之间的其它岛状绝缘体层。
15.根据权利要求14所述的有源矩阵基板，
在上述交叉部中，还具备配置在上述其它岛状绝缘体层与上述上部绝缘层之间的其它岛状导电体层，
上述其它岛状导电体层与上述至少1个第1TFT的上述上部栅极电极由相同导电膜形成。
16.根据权利要求1至4、8和9中的任意一项所述的有源矩阵基板，
上述第1氧化物半导体层和上述第2氧化物半导体层包含In-Ga-Zn-O系半导体。
17.一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和设置在上述显示区域的周边的非显示区域，具备：周边电路，其配置在上述非显示区域，包含至少1个第1TFT；以及第2TFT，其配置于上述显示区域的上述多个像素区域中的每一个像素区域，
上述有源矩阵基板的制造方法的特征在于，包含：
在基板的主面上形成包含上述第2TFT的栅极电极和多个栅极总线的栅极金属层的工序；
形成覆盖上述栅极金属层的下部绝缘层的工序；
在上述下部绝缘层上形成成为上述至少1个第1TFT的活性层的第1氧化物半导体层和成为上述第2TFT的活性层的第2氧化物半导体层的工序；
按顺序形成覆盖上述第1氧化物半导体层和上述第2氧化物半导体层的绝缘膜和导电膜，进行上述导电膜的图案化，然后将图案化后的上述导电膜用作掩模或使用在上述导电膜的图案化中所使用的掩模来将上述绝缘膜图案化，从而由上述绝缘膜在上述第1氧化物半导体层的一部分上形成栅极绝缘层且在上述第2氧化物半导体层的一部分上形成岛状绝缘体层，由上述导电膜在上述栅极绝缘层上形成上部栅极电极且在上述岛状绝缘体层上形成岛状导电体层的工序，其中，上述岛状导电体层是与上述第2TFT的上述栅极电极电分离的；
将上述上部栅极电极和上述岛状导电体层作为掩模，进行上述第1氧化物半导体层和上述第2氧化物半导体层的低电阻化处理的工序；
形成覆盖上述上部栅极电极、上述岛状导电体层、上述第1氧化物半导体层以及上述第2氧化物半导体层的上部绝缘层的工序；以及
在上述上部绝缘层上形成源极金属层的工序，上述源极金属层包含：上述至少1个第1TFT和上述第2TFT的源极电极；以及多个源极总线，其以隔着上述下部绝缘层及上述上部绝缘层与上述多个栅极总线中的每一个栅极总线交叉的方式延伸。
18.根据权利要求17所述的有源矩阵基板的制造方法，
上述岛状导电体层是电浮动的。
19.一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和设置在上述显示区域的周边的非显示区域，具备：周边电路，其配置在上述非显示区域，包含至少1个第1TFT；以及第2TFT，其配置于上述显示区域的上述多个像素区域中的每一个像素区域，
上述有源矩阵基板的制造方法的特征在于，包含：
在基板的主面上形成包含上述第2TFT的栅极电极和多个栅极总线的栅极金属层的工序；
形成覆盖上述栅极金属层的下部绝缘层的工序；
在上述下部绝缘层上形成成为上述至少1个第1TFT的活性层的第1氧化物半导体层和成为上述第2TFT的活性层的第2氧化物半导体层的工序；
形成覆盖上述第1氧化物半导体层和上述第2氧化物半导体层的绝缘膜，进行上述绝缘膜的图案化，从而在上述第1氧化物半导体层的一部分上形成栅极绝缘层且在上述第2氧化物半导体层的一部分上形成岛状绝缘体层的工序；
将上述栅极绝缘层和上述岛状绝缘体层作为掩模，进行上述第1氧化物半导体层和上述第2氧化物半导体层的低电阻化处理的工序；
以覆盖进行了上述低电阻化处理后的上述第1氧化物半导体层和上述第2氧化物半导体层的方式形成导电膜，进行上述导电膜的图案化，从而在上述栅极绝缘层上形成上部栅极电极，并且将上述导电膜中的位于上述岛状绝缘体层和上述第2氧化物半导体层上的部分除去的工序；
形成覆盖上述上部栅极电极、上述岛状绝缘体层、上述第1氧化物半导体层以及上述第2氧化物半导体层的上部绝缘层的工序；以及
在上述上部绝缘层上形成源极金属层的工序，上述源极金属层包含：上述至少1个第1TFT和上述第2TFT的源极电极；以及多个源极总线，其以隔着上述下部绝缘层及上述上部绝缘层与上述多个栅极总线中的每一个栅极总线交叉的方式延伸。
20.一种显示装置，其特征在于，
具备权利要求1至16中的任意一项所述的有源矩阵基板。
CN201910883518.7A 2018-09-19 2019-09-18 有源矩阵基板及其制造方法 Active CN110931508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862733268P 2018-09-19 2018-09-19
US62/733,268 2018-09-19

Publications (2)

Publication Number Publication Date
CN110931508A true CN110931508A (zh) 2020-03-27
CN110931508B CN110931508B (zh) 2023-10-20

Family

ID=69772955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910883518.7A Active CN110931508B (zh) 2018-09-19 2019-09-18 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US10978529B2 (zh)
JP (1) JP6799123B2 (zh)
CN (1) CN110931508B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11392004B2 (en) * 2018-12-06 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
KR20210081749A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20220064481A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
CN112735272B (zh) * 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置
JP2023038651A (ja) * 2021-09-07 2023-03-17 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
CN115188831B (zh) * 2022-09-09 2022-12-23 惠科股份有限公司 薄膜晶体管结构、显示面板以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990998A (en) * 1996-06-07 1999-11-23 Lg Electronics Inc. Active matrix liquid crystal display and related method
JP2000056294A (ja) * 1998-02-04 2000-02-25 Seiko Epson Corp 液晶装置及び電子機器
CN1442732A (zh) * 2002-03-01 2003-09-17 株式会社半导体能源研究所 液晶显示装置
US20050185126A1 (en) * 2003-11-27 2005-08-25 Quanta Display Inc. Liquid crystal display device and manufacturing method
CN1677208A (zh) * 2004-03-29 2005-10-05 广辉电子日本株式会社 液晶显示装置及其制造方法
US20110012105A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017228752A (ja) * 2015-08-19 2017-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
WO2011055631A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US20150108467A1 (en) 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5725337B2 (ja) 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
WO2015194417A1 (ja) * 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
KR102519942B1 (ko) * 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9911762B2 (en) * 2015-12-03 2018-03-06 Innolux Corporation Display device
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
US10903243B2 (en) * 2017-09-08 2021-01-26 Japan Display Inc. Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990998A (en) * 1996-06-07 1999-11-23 Lg Electronics Inc. Active matrix liquid crystal display and related method
JP2000056294A (ja) * 1998-02-04 2000-02-25 Seiko Epson Corp 液晶装置及び電子機器
CN1442732A (zh) * 2002-03-01 2003-09-17 株式会社半导体能源研究所 液晶显示装置
US20050185126A1 (en) * 2003-11-27 2005-08-25 Quanta Display Inc. Liquid crystal display device and manufacturing method
CN1677208A (zh) * 2004-03-29 2005-10-05 广辉电子日本株式会社 液晶显示装置及其制造方法
US20110012105A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017228752A (ja) * 2015-08-19 2017-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113540122B (zh) * 2020-04-21 2023-08-15 夏普株式会社 有源矩阵基板及显示装置

Also Published As

Publication number Publication date
CN110931508B (zh) 2023-10-20
JP6799123B2 (ja) 2020-12-09
US10978529B2 (en) 2021-04-13
JP2020047920A (ja) 2020-03-26
US20200089069A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
CN110931508B (zh) 有源矩阵基板及其制造方法
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
CN108140675B (zh) 半导体装置及其制造方法
CN110931505B (zh) 显示装置
TWI600165B (zh) 半導體裝置及其製造方法
US10950705B2 (en) Active matrix substrate
CN111722446B (zh) 有源矩阵基板的制造方法
CN107851668B (zh) 半导体装置及其制造方法
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
US20150255491A1 (en) Active-matrix substrate and liquid-crystal display device
US11721704B2 (en) Active matrix substrate
CN109698205B (zh) 有源矩阵基板及其制造方法
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN113345914B (zh) 有源矩阵基板和显示装置
US9831352B2 (en) Semiconductor device and method for manufacturing same
CN112054031A (zh) 有源矩阵基板及其制造方法
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US11143900B2 (en) Active matrix substrate, method for manufacturing same and in-cell touch panel display device
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof
US20220189999A1 (en) Active matrix substrate
JP2023163682A (ja) アクティブマトリクス基板および液晶表示装置
CN117276285A (zh) 有源矩阵基板和显示装置
CN111458938A (zh) 显示装置和有源矩阵基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant