CN110931361A - 一种mos器件、制造方法、集成电路及电子设备 - Google Patents
一种mos器件、制造方法、集成电路及电子设备 Download PDFInfo
- Publication number
- CN110931361A CN110931361A CN201911192847.3A CN201911192847A CN110931361A CN 110931361 A CN110931361 A CN 110931361A CN 201911192847 A CN201911192847 A CN 201911192847A CN 110931361 A CN110931361 A CN 110931361A
- Authority
- CN
- China
- Prior art keywords
- metal
- source
- layer
- mos device
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 157
- 239000002184 metal Substances 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000007704 transition Effects 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 30
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052762 osmium Inorganic materials 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 96
- 230000008569 process Effects 0.000 description 17
- 239000010936 titanium Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005204 segregation Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种MOS器件、制造方法、集成电路及电子设备，方法包括：在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；去除所述第一金属层，保留所述源/漏区表面的过渡层；在所述过渡层表面形成第二金属层；热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。本发明提供的器件和方法，用以解决现有技术中MOS器件源漏接触电阻率高的技术问题。提供了一种性能较优的MOS器件。
Description
技术领域
本公开内容涉及半导体领域，尤其涉及一种MOS器件、制造方法、集成电路及电子设备。
背景技术
随着CMOS技术进入16/14nm及以下技术节点，源漏区接触电阻对器件性能的提升起着至关重要的作用。
现有技术中，CMOS器件源漏接触主流采用钛(Ti)金属硅化物，由于钛与锗硅(SiGe)或与硅(Si)等半导体材料间往往形成较高的肖特基势垒，导致源漏接触电阻率高。
也就是说，现有技术中的MOS器件存在源漏接触电阻率高的技术问题。
发明内容
本公开内容的目的至少部分在于，提供一种性能有提升和改进的MOS器件、制造方法、集成电路及电子设备。
第一方面，本公开内容的实施例提供了如下技术方案：
一种MOS器件的制造方法，包括：在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；去除所述第一金属层，保留所述源/漏区表面的过渡层；在所述过渡层表面形成第二金属层；热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。根据本公开的其他实施例，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。
第二方面，提供了一种MOS器件，包括衬底、源/漏极和栅极，还包括：位于所述源/漏极和所述衬底的源/漏区之间的第二金属层；位于所述第二金属层和所述衬底的源/漏区之间的过渡层，所述过渡层位于所述衬底的源/漏区的表面，其中，所述过渡层是第一金属与所述衬底材料反应形成的第一金属化合物，其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属。根据本公开的其他实施例，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。
第三方面，提供了一种集成电路，包括第二方面中的MOS器件。
第四方面，提供了一种电子设备，包括第二方面中的MOS器件。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的MOS器件、制造方法、集成电路及电子设备，对PMOS器件，以高功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物，作为衬底源/漏区与源/漏极金属的过渡层，通过高功函数金属与P型源/漏区形成低的肖特基势垒，降低PMOS源漏接触电阻率。对NMOS器件，以低功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物作为衬底源/漏区与源/漏极金属的过渡层，通过低功函数金属与N型源/漏区形成低的肖特基势垒，降低NMOS源漏接触电阻率。
进一步，对PMOS器件，P型源/漏区的掺杂离子(例如B离子)会在第一金属化合物与P型源/漏区界面处形成显著的分凝，进一步降低PMOS源漏接触电阻率。
附图说明
为了更清楚地说明本公开内容实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开内容的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为依据本公开一个或多个实施方式的MOS器件的制造方法的流程图；
图2为依据本公开一个或多个实施方式的MOS器件的工艺流程图一；
图3为依据本公开一个或多个实施方式的MOS器件的工艺流程图二；
图4为依据本公开一个或多个实施方式的MOS器件的工艺流程图三；
图5为依据本公开一个或多个实施方式的MOS器件的工艺流程图四；
图6为依据本公开一个或多个实施方式的MOS器件的工艺流程图五；
图7为依据本公开一个或多个实施方式的MOS器件的工艺流程图六。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
根据本公开的一个方面，提供了一种MOS器件的制造方法，如图1所示，包括：
步骤S101，在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；
步骤S102，去除所述第一金属层，保留所述源/漏区表面的过渡层；
步骤S103，在所述过渡层表面形成第二金属层；
步骤S104，热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。
需要说明的是，本公开中的衬底材料可以是Si、Ge或SiGe等半导体材料，在此不作限制。
下面，以所述半导体衬底为SiGe衬底为例，结合图1-图6，详细介绍本申请提供方法的详细步骤，其中，图2-图6依次为制造CMOS纳米线的过程中由先至后的工艺步骤图：
首先，执行步骤S101，在衬底的源/漏区1表面形成第一金属层2，以使所述第一金属向所述源/漏区1扩散形成过渡层11；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属。
在一些实施方式中，所述衬底可以是图2所示的已经制备了源漏区1、栅极3、层间介质层4和隔离5的半成品衬底。
需要说明的是，如图4所示，在源/漏区1的表面形成第一金属层2的过程中，第一金属从源/漏区1表面向源/漏区1扩散形成过渡层，这种金属原子向半导体衬底的扩散具有自饱和特性，扩散的深度较浅，只会在源/漏区1表面的薄层中形成过渡层11，由于自饱和特性，该过渡层11的厚度超薄可控，即使第一金属层较厚，也不会造成过渡层11厚度太厚的问题。此时的过渡层11为第一金属原子与衬底材料原子相掺杂的薄层。较优的，可以设置所述第一金属层的厚度为1～10nm，以在形成尽量薄的第一金属层的，减少工艺耗时的基础上，通过自饱和特性控制过渡层11的厚度。
在具体实施过程中，形成第一金属层2的工艺可以为溅射沉积、化学气相沉积、真空蒸发或分子束沉积等，在此不作限制，也不再一一列举。
当所述MOS器件为PMOS器件时，由于杂质硼(B)在锗硅源漏中的固浓度限制，相比NMOS，降低PMOS的源/漏接触电阻率更具挑战。在一种可选的实施方式中，设置制备PMOS器件时，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属，以达到降低PMOS的源/漏接触电阻率。需要说明的是，对PMOS器件，采用高功函数金属，能显著增强源/漏区1中硼或铟等掺杂离子在过渡层11和源/漏区1之间的界面处的分凝，从而进一步降低接触电阻率。可选的，PMOS器件对应的第一金属为Ir、Os、Co、Pt或Ni。
当所述MOS器件为NMOS器件时，可以设置所述第一金属为功函数大于等于4.1eV且小于等于4.8eV的低功函数金属。可选的，NMOS器件对应的第一金属为Er、Mn、Hf、Al、Gd、In、Nd、Y、Yb或Zr。
在一种可选的实施方式中，如图3所示，可以设置在衬底的源/漏区1表面形成第一金属层2之前还包括：向所述源/漏区1注入掺杂离子，其中，如果所述MOS器件为PMOS器件，则所述掺杂离子为P型(如硼、镓或铟)，如果所述MOS器件为NMOS器件，则所述掺杂离子为N型(如氮、磷或砷)。通过提前注入掺杂离子增强掺杂离子在过渡层11和源/漏区1之间的界面处的分凝，从而进一步降低接触电阻率。
举例来讲，对PMOS器件，在衬底的源/漏区1表面形成第一金属层2之前，先对源/漏区1注入硼离子、镓离子或铟离子。以注入硼离子为例，注入能量设置为0.5-2keV,剂量为1×1015cm-3～1×1016cm-3。
接下来，执行步骤S102，如图5所示，去除所述第一金属层2，保留所述源/漏区1表面的过渡层11。
具体来讲，去除第一金属层2的工艺可以采用湿法或干法刻蚀等，在此不作限制。该步骤去除的是未扩散进入源/漏区1的第一金属，保留过渡层11。
然后，执行步骤S103，如图6所示，在所述过渡层11表面形成第二金属层6。
在具体实施过程中，形成第二金属层6的工艺可以为溅射沉积、化学气相沉积、真空蒸发或分子束沉积等，在此不作限制，也不再一一列举。第二金属层6为Ti、TiN或者Ti与TiN的组合。第二金属层6的厚度为5～10nm。
需要说明的是，在当前的主流应用中，一般采用第二金属层6，即Ti、TiN或者Ti与TiN的组合作为源/漏区1的接触金属与衬底反应作为过渡层，并起到阻挡源/漏极引出金属(钨或铜等)扩散入衬底源/漏区1的作用。然而，由于Ti与P型源/漏区材料反应往往形成较高的肖特基势垒，而且由于杂质B在源/漏区中的固浓度限制，往往导致高的接触电阻率。本申请采用第一金属与衬底反应作为过渡层11，降低肖特基势垒，也增强掺杂离子在界面的分凝，再采用第二金属层6作为阻挡层，来阻挡后续制备的第三金属层7(源/漏极引出金属)扩散入衬底，避免影响器件性能。
再下来，执行步骤S104，热处理使所述过渡层11中的第一金属与所述衬底材料反应形成第一金属化合物。
需要说明的是，在步骤S101中，第一金属扩散入源/漏区1形成的过渡层11为第一金属原子与衬底材料原子相掺杂的薄层，并未或者并未完全发生化学反应。在步骤S104中，热处理使第一金属原子与衬底材料原子发生化学反应形成第一金属化合物。
举例来讲，第一金属为Ni，衬底材料为SiGe，热处理温度为400～600℃，时间10～30s，热处理后生成第一金属化合物NiSiGe。具体的热处理工艺可以为快速热处理(rapidthermal processing，RTP)、缓饱和时效热处理工艺(desaturation aging，DSA)或快速加热晶圆(laser scanning annealing，LSA)等，在此不作限制。
本申请在通过步骤S103形成第二金属层6后，再执行步骤S104进行热处理，使得在热处理过程中，第二金属层6作为过渡层11的覆盖层，提高过渡层11中第一金属与源/漏区材料反应的热稳定性，并改善过渡层11与源/漏区1的界面质量。
具体来讲，对于PMOS器件，由于采用具有更高功函数的高功函数金属与衬底材料反应形成低的空穴势垒，故在第二金属层6与源/漏区1之间插入超薄过渡层11能够有效降低PMOS源漏接触电阻率。进一步，由于Ni等高功函数金属更易与半导体材料反应，可以降低工艺的热预算。并且由于第一金属在半导体衬底中的扩散具有自饱和特性，生成的过渡层11厚度超薄可控。
在热处理工艺形成金属化合物之后，如图7所示，在所述第二金属层6上生成第三金属层7，作为所述MOS器件的源/漏极，并进行抛光工艺。该第三金属采用钨或钴等源/漏极较常用金属。该抛光工艺可以为机械抛光、化学抛光或化学机械抛光(ChemicalMechanical Polishing,CMP)等，在此不作限制。
另一方面，本公开提供一种MOS器件，如图7所示，包括衬底、源/漏极和栅极3，还包括：
位于所述源/漏极和所述衬底的源/漏区1之间的第二金属层6；
位于所述第二金属层6和所述衬底的源/漏区1之间的过渡层11，所述过渡层11位于所述衬底的源/漏区1的表面，其中，所述过渡层11是第一金属与所述衬底材料反应形成的第一金属化合物，其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属。
需要说明的是，本公开中的衬底材料可以是Si、Ge或SiGe等半导体材料，在此不作限制。所述第二金属为Ti、TiN或者Ti与TiN的组合。所述源/漏极为图7中的第三金属层7，该第三金属采用钨或钴等源/漏极较常用金属。
在一种实施方式中，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。所述第一金属为Ir、Os、Co、Pt或Ni。
在一种实施方式中，所述MOS器件为NMOS器件，所述第一金属为功函数大于等于4.1eV且小于等于4.8eV的低功函数金属。所述第一金属为Er、Mn、Hf、Al、Gd、In、Nd、Y、Yb或Zr。
需要说明的是，上述MOS器件为采用前述MOS器件的制造方法所制造的器件，在前述MOS器件的制造方法中所介绍的技术特征均适用于该MOS器件，在此不作累述。
另一方面，本公开还提供了包括前述MOS器件的集成电路，该集成电路可以包括一个或多个前述的MOS器件，也可以还包括其他器件，在此不作限制。
另一方面，本申请还提供了包括前述MOS器件的电子设备，包括前述MOS器件，和/或前述集成电路。
该电子设备可以为：智能电话、计算机、平板电脑、人工智能、可穿戴设备或移动电源等，在此不作限制。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的MOS器件、制造方法、集成电路及电子设备，对PMOS器件，以高功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物，作为衬底源/漏区与源/漏极金属的过渡层，通过高功函数金属与P型源/漏区形成低的肖特基势垒，降低PMOS源漏接触电阻率。对NMOS器件，以低功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物作为衬底源/漏区与源/漏极金属的过渡层，通过低功函数金属与N型源/漏区形成低的肖特基势垒，降低NMOS源漏接触电阻率。
进一步，对PMOS器件，P型源/漏区的掺杂离子(例如B离子)会在第一金属化合物与P型源/漏区界面处形成显著的分凝，进一步降低PMOS源漏接触电阻率。
进一步，在通过步骤S103形成第二金属层6后，再执行步骤S104进行热处理，使得在热处理过程中，第二金属层6作为过渡层11的覆盖层，提高过渡层11中第一金属与源/漏区材料反应的热稳定性，并改善过渡层11与源/漏区1的界面质量。
进一步，由于Ni等高功函数金属更易与半导体材料反应，可以降低工艺的热预算。并且由于第一金属在半导体衬底中的扩散具有自饱和特性，生成的过渡层11厚度超薄可控。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
显然，本领域的技术人员可以对本公开内容进行各种改动和变型而不脱离本公开内容的精神和范围。这样，倘若本公开内容的这些修改和变型属于本公开内容权利要求及其等同技术的范围之内，则本公开内容也意图包含这些改动和变型在内。
Claims (14)
1.一种MOS器件的制造方法，其特征在于，包括：
在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；
去除所述第一金属层，保留所述源/漏区表面的过渡层；
在所述过渡层表面形成第二金属层；
热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。
2.如权利要求1所述的方法，其特征在于，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。
3.如权利要求2所述的方法，其特征在于，所述第一金属为Ir、Os、Co、Pt或Ni。
4.如权利要求1所述的方法，其特征在于，所述第一金属层的厚度为1～10nm。
5.如权利要求1所述的方法，其特征在于，所述在衬底的源/漏区表面形成第一金属层之前还包括：
向所述源/漏区注入掺杂离子，其中，如果所述MOS器件为PMOS器件，则所述掺杂离子为P型，如果所述MOS器件为NMOS器件，则所述掺杂离子为N型。
6.如权利要求1所述的方法，其特征在于，所述第二金属为Ti、TiN或者Ti与TiN的组合。
7.如权利要求1所述的方法，其特征在于，所述热处理使所述过渡层中的第一金属与所述衬底材料反应形成金属化合物，包括：
采用温度为400～600℃，时间为10～30s的热处理使所述过渡层中的第一金属与所述衬底材料反应形成金属化合物。
8.如权利要求1所述的方法，其特征在于，所述热处理使所述扩散层中的第一金属与所述衬底材料反应形成金属化合物之后，包括：
在所述第二金属层上生成第三金属层，作为所述MOS器件的源/漏极。
9.一种MOS器件，包括衬底、源/漏极和栅极，其特征在于，还包括：
位于所述源/漏极和所述衬底的源/漏区之间的第二金属层；
位于所述第二金属层和所述衬底的源/漏区之间的过渡层，所述过渡层位于所述衬底的源/漏区的表面，其中，所述过渡层是第一金属与所述衬底材料反应形成的第一金属化合物，其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属。
10.如权利要求9所述的器件，其特征在于，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。
11.如权利要求10所述的器件，其特征在于，所述第一金属为Co、Pt或Ni。
12.如权利要求9所述的器件，其特征在于，所述第二金属为Ti、TiN或者Ti与TiN的组合。
13.一种集成电路，包括权利要求9-12中任一项所述的MOS器件。
14.一种电子设备，包括权利要求9-12中任一项所述的MOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911192847.3A CN110931361B (zh) | 2019-11-28 | 2019-11-28 | 一种mos器件、制造方法、集成电路及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911192847.3A CN110931361B (zh) | 2019-11-28 | 2019-11-28 | 一种mos器件、制造方法、集成电路及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110931361A true CN110931361A (zh) | 2020-03-27 |
| CN110931361B CN110931361B (zh) | 2023-03-14 |
Family
ID=69847575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911192847.3A Active CN110931361B (zh) | 2019-11-28 | 2019-11-28 | 一种mos器件、制造方法、集成电路及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931361B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1667808A (zh) * | 2003-10-17 | 2005-09-14 | Imec公司 | 降低半导体器件连接区域的接触电阻的方法 |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN104867862A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 形成低电阻接触件的方法 |
-
2019
- 2019-11-28 CN CN201911192847.3A patent/CN110931361B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1667808A (zh) * | 2003-10-17 | 2005-09-14 | Imec公司 | 降低半导体器件连接区域的接触电阻的方法 |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN104867862A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 形成低电阻接触件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110931361B (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9147614B2 (en) | Transistor device and fabrication method | |
| US7947588B2 (en) | Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode | |
| JP5427148B2 (ja) | 半導体装置 | |
| CN103855006A (zh) | 半导体器件的制造方法 | |
| US20100102399A1 (en) | Methods of Forming Field Effect Transistors and Devices Formed Thereby | |
| US20150093871A1 (en) | Enhanced stress memorization technique for metal gate transistors | |
| TWI398912B (zh) | 製造半導體元件的方法與半導體元件 | |
| CN103854983A (zh) | P型mosfet的制造方法 | |
| US9318390B2 (en) | CMOS circuit and method for fabricating the same | |
| CN103855012A (zh) | N型mosfet的制造方法 | |
| JP2005079512A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| CN103855008A (zh) | N型mosfet及其制造方法 | |
| CN103855094A (zh) | 半导体器件及其制造方法 | |
| CN103855014B (zh) | P型mosfet及其制造方法 | |
| CN104752205A (zh) | 半导体器件及其形成方法 | |
| US8785267B2 (en) | Methods of manufacturing semiconductor devices including transistors | |
| CN110931361B (zh) | 一种mos器件、制造方法、集成电路及电子设备 | |
| EP1894243A2 (en) | Semiconductor device having a polysilicon electrode | |
| US20110049634A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| CN103779280B (zh) | 高介电层金属栅器件的制造方法 | |
| US8409975B1 (en) | Method for decreasing polysilicon gate resistance in a carbon co-implantation process | |
| CN109346409B (zh) | 半导体器件与其制作方法 | |
| KR20030093803A (ko) | 듀얼 문턱전압을 갖는 반도체소자의 제조 방법 | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| US8722549B2 (en) | Semiconductor device capable of reducing plasma induced damage and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |