CN110890318A - 接触孔填充方法及结构、集成电路芯片 - Google Patents

接触孔填充方法及结构、集成电路芯片 Download PDF

Info

Publication number
CN110890318A
CN110890318A CN201811056353.8A CN201811056353A CN110890318A CN 110890318 A CN110890318 A CN 110890318A CN 201811056353 A CN201811056353 A CN 201811056353A CN 110890318 A CN110890318 A CN 110890318A
Authority
CN
China
Prior art keywords
layer
filling
contact hole
deposited
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811056353.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811056353.8A priority Critical patent/CN110890318A/zh
Publication of CN110890318A publication Critical patent/CN110890318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开是关于接触孔填充方法及结构、集成电路芯片，采用铝作为填充材料，在沉积了阻挡层的衬底上沉积铝，填充接触孔时首先沉积晶种层，再填充填充层，实现了对接触孔的填充；在填充过程中，首先在第一预设温度下进行预热，并在第一功率下沉积第一填充层，在第二功率下沉积第二填充层，通过铝的回流特性，减少了在填充深宽比大的接触孔时，填充层内部出现孔洞的问题。

Description

接触孔填充方法及结构、集成电路芯片
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种接触孔填充方法及结构、集成电路芯片。
背景技术
随着技术的发展和进步，半导体芯片日益微型化，因此对半导体的加工方法和工艺的要求也越来越高。接触孔的填充是晶片制造中重要的工艺步骤之一。
目前，主要通过气相沉积法在半导体上的接触孔内沉积金属层，来实现接触孔的填充。但是对于对于深宽比较大的接触孔，采用气相沉积法填充时，在填充层内部容易形成孔洞。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种接触孔填充方法及结构、集成电路芯片，进而至少在一定程度上克服由于相关技术的中对于深宽比较大的接触孔填充时，填充层内部易形成孔洞的问题。
根据本公开的第一个方面，提供一种接触孔填充方法，包括：
在衬底上沉积阻挡层；
在所述阻挡层上沉积晶种层；
通入惰性气体，加热所述衬底、阻挡层和晶种层至第一预设温度；
在第一预设温度下，采用第一功率沉积第一填充层；
在第一预设温度下，采用第二功率沉积第二填充层，其中，第一功率小于第二功率；
其中，所述晶种层、所述第一填充层和所述第二填充层的材料为铝。
根据本公开的一实施方式，所述第一功率为2kw～10kw；
所述第二功率为18kw～35kw。
根据本公开的一实施方式，所述阻挡层的材料包括：
Ti、Ta、TiN和TaN中的一种或多种。
根据本公开的一实施方式，所述阻挡层的沉积厚度为5nm～40nm。
根据本公开的一实施方式，所述晶种层的沉积厚度为100nm～300nm。
根据本公开的一实施方式，所述加热所述衬底、阻挡层和晶种层至第一预设温度时，加热时间为5s～70s。
根据本公开的一实施方式，所述第一预设温度为350℃～480℃。
根据本公开的一实施方式，所述接触孔填充方法还包括：
在所述第二填充层上沉积抗反射层。
根据本公开的第二方面，提供一种接触孔填充结构，包括通过本公开实施例所述的接触孔填充方法所填充形成的结构。
根据本公开的第三方面，提供一种集成电路芯片，包括本公开实施例所述的接触孔填充结构。
本公开提供的接触孔的填充方法，采用铝作为填充材料，在沉积了阻挡层的衬底上沉积铝，填充接触孔时首先沉积晶种层，再填充填充层，实现了对接触孔的填充；在填充过程中，首先在第一预设温度下进行预热，并在第一功率下沉积第一填充层，在第二功率下沉积第二填充层，通过铝的回流特性，减少了了在填充深宽比大的接触孔时，填充层内部出现孔洞的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开示例性实施例提供的一种接触孔填充方法的流程图。
图2为本公开示例性实施例提供的一种接触孔填充结构的示意图。
图3为现有技术提供的接触孔填充方法填充的接触孔结构的示意图。
图4～8为本公开示例性实施例提供的一种接触孔填充方法的工艺流程图。
图9为对比例提供的一种接触孔填充方法的工艺参数示意图。
图10为对比例提供的填充结构切面放大图。
图11为对比例提供的试验结果统计图。
图12为实施例一提供的一种接触孔填充方法的工艺参数示意图。
图13为实施例一提供的填充结构切面放大图。
图14为实施例一提供的试验结果统计图。
图15为本公开示例性实施例提供的另一种接触孔填充方法的流程图。
100、衬底；200、阻挡层；300、晶种层；400、第一填充层；500、第二填充层；600、抗反射层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。
在不冲突情况下，本公开实施方式及实施例中的特征可以相互结合。
本示例实施方式中首先提供了一种接触孔填充方法，如图1和图2所示，该接触孔填充方法包括如下步骤：
步骤S110，在衬底100上沉积阻挡层200；
步骤S120，在所述阻挡层200上沉积晶种层300；
步骤S130，通入惰性气体，加热所述衬底100、阻挡层200和晶种层300至第一预设温度；
步骤S140，在第一预设温度下，采用第一功率沉积第一填充层400；
步骤S150，在第一预设温度下，采用第二功率沉积第二填充层500，其中，第一功率小于第二功率；
其中，所述晶种层300、所述第一填充层400和所述第二填充层500的材料为铝。
本公开实施例提供的接触孔的填充方法，采用铝作为填充材料，在沉积了阻挡层200的衬底100上沉积铝，填充接触孔时首先沉积晶种层300，再填充填充层，实现了对接触孔的填充；在填充过程中，首先在第一预设温度下进行预热，并在第一功率下沉积第一填充层400，在第二功率下沉积第二填充层500，通过铝的回流特性，避免了在填充深宽比大的接触孔时，填充层内部出现孔洞的问题。
为了使集成电路芯片中的多层导电层连接，会在半导体上开设接触孔，在接触孔中填充导电材料。铝金属具有电阻值低、容易获得、价格便宜且容易刻蚀的优点。因此在铜金属还没成为集成电路金属互联的主流技术之前，铝金属通常被用作金属导线。铝金属的熔点大约为660℃，但是铝的温度在350℃以上时便开始呈现熔融状态。因为铝在高温下具有回流的特性，故被用于金属导线的填洞。
下面对本公开实施例提供的接触孔的填充方法进行详细说明：
在步骤S110中，可以在衬底100上沉积阻挡层200。
衬底100可以是半导体层，如二氧化硅层等，衬底100上加工有接触孔，接触孔贯穿半导体层，半导体层的下表面为金属导电层。在对半导体上的接触孔进行填充时，首先在半导体层上沉积阻挡层200。阻挡层200生长在半导体的接触孔和上表面，用于防止在填充时，铝在衬底100中扩散，导致短路。在衬底100接触空的底部，设置有TiN和金属铝层。
其中，阻挡层200的材料可以是Ti、Ta、TiN和TaN中的一种或多种，沉积厚度为5nm～40nm。可以通过物理气相沉积的方法将阻挡层200沉积在衬底100上，比如，真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜，及分子束外延等方法，当然在实际应用中也可以通过其他方法进行沉积，本公开实施例对此不做具体限定。
在步骤S120中，可以在阻挡层200上沉积晶种层300。
晶种层300用于为填充层提供良好的生长条件，沉积厚度为100nm～300nm。
在步骤S130中，通入惰性气体，加热衬底100、阻挡层200和晶种层300至第一预设温度。
其中，在加热之前，可以将步骤S120中得到的产物，在沉积腔中静置指定时间，使其达到稳定状态。然后通入惰性气体，如氩气或者氖气等气体，进行预热，使得衬底100、阻挡层200和晶种层300达到第一预设温度。惰性气体的通入，加快了升温速度，并且使衬底100、阻挡层200和晶种层300受热均匀，有利于填充层的沉积。
其中，惰性气体的流量为1sccm～5sccm，第一预设温度为350℃～480℃。
在步骤S140中，可以在第一预设温度下，采用第一功率沉积第一填充层400。其中，第一功率为0.2kw～1kw。
在第一预设温度下采用第一功率沉积第一填充层400，沉积速度较低，能够保证第一填充层400的致密性。在通过物理气相沉积沉积第一填充层400之前，需要起辉，起辉功率为0.5kw～2kw。在第一预设温度下进行沉积，利用铝的回流特性进一步增加第一填充层400的致密性。
如图4至图8所示，在进行第一填充层400沉积前，通入氩气加热至第一预设温度能够使沉积在接触孔壁的铝流至接触孔底部，并且其沉积颗粒小，使得第一填充层400致密，改善了填充质量。相比于图3中所示填充层减少了针孔缺陷700。
在步骤S150中，可以在第一预设温度下，采用第二功率沉积第二填充层500，其中，第一功率小于第二功率，第二功率可以是1.8kw～3.5kw。在第一预设温度下通过第二功率沉积第二填充层500提高了长膜速度，减少了长膜时间，进而增加了晶圆的产出。通过第一功率和第二功率两步沉积填充层既解决了填充层易出现针孔缺陷的问题，同时尽可能的提高沉积效率，增加晶圆产出。
如图15所示，本公开实施方式中步骤S150之后还包括：
步骤S160，在所述第二填充层500上沉积抗反射层600。
其中，抗反射层600的材料为TiN，沉积厚度为5nm～40nm。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施方式中还提供一种接触孔填充结构，包括通过本公开实施方式提供的的接触孔填充方法所填充形成的结构。也即是其至少包括衬底100，衬底100上具有接触孔，依次沉积有阻挡层200、晶种层300、第一填充层400和第二填充层500，其中阻挡层200、晶种层300、第一填充层400和第二填充层500通过本公开实施方式提供的接触孔填充方法得到。
可选的，该接触孔填充结构还包括抗反射层600，抗反射层600沉积在第二填充层500上，材料可以是TiN，沉积厚度可以为5nm～40nm。
本公开实施方式中还提供一种集成电路芯片，包括本公开实施方式提供的接触孔填充结构。
对比例
在如图9所示的条件下，即在静置稳定和加热阶段不通入氩气，沉积时采用25kw的条件下，进行接触孔的填充。填充后通过检测，如图10所示，得到其内部针孔缺陷的数量。经统计二十五组试验结果，如图11所示，得到单位面积上针孔缺陷的平均数量为4.72个。
实施例一
对二十五组接触孔分别进行如下试验填充，试验条件如图12所示：
1、在衬底100上沉积阻挡层200，阻挡层200的沉积厚度为40nm；
2、在阻挡层200上沉积晶种层300，晶种层300的厚度为200nm；
3、通入氩气气体，加热所述衬底100、阻挡层200和晶种层300至410℃，其中氩气的流量为3sccm；
4、在410℃下，采用6kw的功率沉积第一填充层400，沉积厚度400nm；
5、在第410℃下，采用24kw的功率沉积第二填充层500。
填充后通过检测，得到第一填充层400内部针孔缺陷的数量，如图13所示。经统计二十五组试验结果，如图14所示，得到单位面积上针孔缺陷的平均数量为2.48个。
实施例二
对二十五组接触孔分别进行如下试验填充：
1、在衬底100上沉积阻挡层200，阻挡层200的沉积厚度为40nm；
2、在阻挡层200上沉积晶种层300，晶种层300的厚度为200nm；
3、通入氩气气体，加热所述衬底100、阻挡层200和晶种层300至350℃，其中氩气的流量为1sccm；
4、在350℃下，采用2kw的功率沉积第一填充层400，沉积厚度400nm；
5、在第350℃下，采用18kw的功率沉积第二填充层500。
填充后通过检测，得到第一填充层400内部针孔缺陷的数量。经统计二十五组试验结果，得到单位面积上针孔缺陷的平均数量为3.4个。
实施例三
对二十五组接触孔分别进行如下试验填充：
1、在衬底100上沉积阻挡层200，阻挡层200的沉积厚度为20nm；
2、在阻挡层200上沉积晶种层300，晶种层300的厚度为100nm；
3、通入氩气气体，加热所述衬底100、阻挡层200和晶种层300至480℃，其中氩气的流量为5sccm；
4、在480℃下，采用10kw的功率沉积第一填充层400，沉积厚度400nm；
5、在第480℃下，采用35kw的功率沉积第二填充层500。
填充后通过检测，得到第一填充层400内部针孔缺陷的数量。经统计二十五组试验结果，得到单位面积上针孔缺陷的平均数量为3.2个。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种接触孔填充方法，其特征在于，包括：
在衬底上沉积阻挡层；
在所述阻挡层上沉积晶种层；
通入惰性气体，加热所述衬底、阻挡层和晶种层至第一预设温度；
在第一预设温度下，采用第一功率沉积第一填充层；
在第一预设温度下，采用第二功率沉积第二填充层，其中，第一功率小于第二功率；
其中，所述晶种层、所述第一填充层和所述第二填充层的材料为铝。
2.如权利要求1所述的接触孔填充方法，其特征在于，所述第一功率为2kw～10kw；
所述第二功率为18kw～35kw。
3.如权利要求1所述的接触孔填充方法，其特征在于，所述阻挡层的材料包括：
Ti、Ta、TiN和TaN中的一种或多种。
4.如权利要求1所述的接触孔填充方法，其特征在于，所述阻挡层的沉积厚度为5nm～40nm。
5.如权利要求1所述的接触孔填充方法，其特征在于，所述晶种层的沉积厚度为100nm～300nm。
6.如权利要求1所述的接触孔填充方法，其特征在于，所述加热所述衬底、阻挡层和晶种层至第一预设温度时，加热时间为5s～70s。
7.如权利要求1所述的接触孔填充方法，其特征在于，所述第一预设温度为350℃～480℃。
8.如权利要求1至7任一所述的接触孔填充方法，其特征在于，所述接触孔填充方法还包括：
在所述第二填充层上沉积抗反射层。
9.一种接触孔填充结构，其特征在于，包括通过权利要求1至8任一所述的接触孔填充方法所填充形成的结构。
10.一种集成电路芯片，其特征在于，包括如权利要求9所述的接触孔填充结构。
CN201811056353.8A 2018-09-11 2018-09-11 接触孔填充方法及结构、集成电路芯片 Pending CN110890318A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811056353.8A CN110890318A (zh) 2018-09-11 2018-09-11 接触孔填充方法及结构、集成电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811056353.8A CN110890318A (zh) 2018-09-11 2018-09-11 接触孔填充方法及结构、集成电路芯片

Publications (1)

Publication Number Publication Date
CN110890318A true CN110890318A (zh) 2020-03-17

Family

ID=69745473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811056353.8A Pending CN110890318A (zh) 2018-09-11 2018-09-11 接触孔填充方法及结构、集成电路芯片

Country Status (1)

Country Link
CN (1) CN110890318A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234606A (zh) * 1998-04-21 1999-11-10 株式会社东芝 用于制造BEOL布线的小接触通孔的高生产率Al－Cu薄膜溅射工艺
US20020166773A1 (en) * 2001-03-30 2002-11-14 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US20040102001A1 (en) * 2002-11-27 2004-05-27 Infineon Technologies North America Corp. Three layer aluminum deposition process for high aspect ratio CL contacts
CN108389832A (zh) * 2018-02-07 2018-08-10 上海华虹宏力半导体制造有限公司 金属铝填孔的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234606A (zh) * 1998-04-21 1999-11-10 株式会社东芝 用于制造BEOL布线的小接触通孔的高生产率Al－Cu薄膜溅射工艺
US20020166773A1 (en) * 2001-03-30 2002-11-14 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US20040102001A1 (en) * 2002-11-27 2004-05-27 Infineon Technologies North America Corp. Three layer aluminum deposition process for high aspect ratio CL contacts
CN108389832A (zh) * 2018-02-07 2018-08-10 上海华虹宏力半导体制造有限公司 金属铝填孔的方法

Similar Documents

Publication Publication Date Title
US7682966B1 (en) Multistep method of depositing metal seed layers
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
US8729702B1 (en) Copper seed layer for an interconnect structure having a doping concentration level gradient
KR20010034151A (ko) 금속화 방법 및 장치
US6495453B1 (en) Method for improving the quality of a metal layer deposited from a plating bath
KR102572732B1 (ko) 기판을 프로세싱하기 위한 방법들 및 장치
US6077779A (en) Multi-step deposition to improve the conformality of ionized PVD films
US6124205A (en) Contact/via force fill process
JP2002026017A (ja) 半導体素子の金属配線形成方法
CN110890318A (zh) 接触孔填充方法及结构、集成电路芯片
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US6949464B1 (en) Contact/via force fill techniques
US20030228746A1 (en) CVD-PVD deposition process
US11923244B2 (en) Subtractive metals and subtractive metal semiconductor structures
IE911059A1 (en) Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale
US20090212434A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
US20090127097A1 (en) Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
US7238617B2 (en) Method for fabricating semiconductor device to minimize terminal effect in ECP process
JP4937437B2 (ja) めっき浴から堆積される金属層の特性改善方法
US20240213088A1 (en) Subtractive metals and subtractive metal semiconductor structures
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
TW521390B (en) Method to produce interconnect with inhibited copper electromigration (EM)
US20040118692A1 (en) Plating-rinse-plating process for fabricating copper interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200317

RJ01 Rejection of invention patent application after publication