CN110854183A - 一种复合沟道的隧穿双栅场效应器件及其制造方法 - Google Patents
一种复合沟道的隧穿双栅场效应器件及其制造方法 Download PDFInfo
- Publication number
- CN110854183A CN110854183A CN201910387293.6A CN201910387293A CN110854183A CN 110854183 A CN110854183 A CN 110854183A CN 201910387293 A CN201910387293 A CN 201910387293A CN 110854183 A CN110854183 A CN 110854183A
- Authority
- CN
- China
- Prior art keywords
- channel
- region
- composite channel
- field effect
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 84
- 230000005641 tunneling Effects 0.000 title claims abstract description 43
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000006798 recombination Effects 0.000 claims 2
- 238000005215 recombination Methods 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种复合沟道的隧穿双栅场效应器件，包括源区、复合沟道区、漏区、栅电极、栅介质层和衬底，衬底位于源区、复合沟道区、漏区、栅电极、栅介质层的下方，复合沟道区的两端设有源区和漏区，复合沟道区的下方为衬底，复合沟道区的外侧被栅介质层包裹，栅介质层的外侧为栅电极；复合沟道区由两段同类且掺杂的部分构成，复合沟道中靠近源区的为第一沟道区LI，靠近漏区的为第二沟道区L2；源区和漏区分布在复合沟道区两端，重掺杂后与金属接触形成器件的两端电接触。本发明的有益效果：通过在隧穿双栅场效应器件中设由两段同类且掺杂的部分构成的复合沟道区，从而提高T‑FinFET类型器件的开态电流，最终达到驱动芯片工作的目的。
Description
技术领域：
本发明涉及半导体集成电路用器件，特别涉及一种复合沟道的隧穿双栅场效应晶体管及其制造方法。复合沟道的隧穿双栅场效应晶体管的英文全称是：Segmented channelTunneling FinFET,英文简写为：SC T-FinFET。
背景技术：
随着集成电路技术迅速发展到深纳米时代，隧穿双栅场效应晶体管，即FinFET场效应器件以其优秀的短沟道效应和强大的沟道控制能力已经在深纳米代的移动手机芯片上得到大规模采用。但随着集成电路的集成度越来越高，器件尺寸越来越小，传统FinFET因亚阈退化和漏电上升导致5-3纳米集成电路应用面临困难。随着芯片技术朝着5nm代及以下节点进步，新结构的FinFET急需得到发展。
为了继续深纳米芯片产业的进步，纳米隧穿场效应器件，英文名称：TunnelingFET,简写为TFET。因具有打破常规CMOS亚阈极限，增强短沟效应等优点,新结构TFET等以及其制备方法在近年被广泛研究。其中，隧穿的双栅FinFET结构在控制短沟道效应，减小亚阈斜率方面等方面的优异特性，使得其成为未来MOSFET器件结构的最有力竞争者之一。但是一般的隧穿的双栅FinFET结构具有的开态电流太小，很难驱动芯片工作。为了延续摩尔定律，如何有效提高T-FinFET类型器件的开态电流将是一个其进入高性能手机芯片应用领域的关键。
发明内容：
本发明的目的是提供一种复合沟道的隧穿双栅场效应器件及其制造方法。复合沟道的隧穿双栅场效应晶体管的英文全称是：Segmented channel Tunneling FinFET,英文简写为：SC T-FinFET
本发明提供的这种SC T-FinFET器件具有有效增大T-FinFET器件驱动电流，同时保持低泄漏电流和高栅控能力,从而改善器件在小型化过程中的性能恶化状况，提高综合性能优势。同时，本发明的另一目的是提供一种复合沟道的隧穿双栅场效应器件的制造方法。
本发明的技术解决方案是一种复合沟道的隧穿双栅场效应器件，包括源区、复合沟道区、漏区、栅电极、栅介质层和衬底，衬底位于源区、复合沟道区、漏区、栅电极、栅介质层的下方，复合沟道区的两端设有源区和漏区，复合沟道区的下方为衬底，复合沟道区的外侧被栅介质层包裹，栅介质层的外侧为栅电极；复合沟道区由两段同类且掺杂的部分构成，通过栅电极的电压调节形成复合沟道区；源区和漏区分布在复合沟道区两端，重掺杂后与金属接触形成器件的两端电接触。
优选地，所述复合沟道区由两段掺杂物质相同但不同掺杂浓度的部分构成。
优选地，所述复合沟道区的两段中，接近所述源区的是第一沟道，接近所述漏区的是第二沟道；第一沟道的掺杂浓度N+高于第二沟道的掺杂浓度N-，二者浓度差之比至少为一个数量级。
优选地，其所述第一沟道、第二沟道掺杂类型相同，均为N型或P型掺杂。
优选地，第一沟道的长度小于第二沟道的长度。
优选地，所述复合沟道两端可为相同硅材料的源区和漏区，或不同材料的源区和漏区。比如源区为GeSi材料，漏区为Si材料。其中：源区和漏区均为重掺杂，但掺杂类型相反。比如，源区为P+重掺杂，则漏区为N++重掺杂，或者相反。
优选地，所述介质层为二氧化硅薄膜，或其它高介电常数材料。
优选地，所述源区P+为硼重掺杂，掺杂浓度1e19～2e20cm-3；
所述第一沟道N+型掺杂，掺杂浓度为1e17～1e18cm-3；
所述第二沟道N-型轻掺杂，掺杂浓度为1e15～1e16cm-3；
所述漏区N++为磷或砷重掺杂，掺杂浓度为1e20～1e21cm-3；
所述栅介质层材料可调，可选择使用二氧化硅膜，或其它高介电常数材料；
所述栅介质层的二氧化硅膜或等效二氧化硅膜的厚度可调，厚度范围是1.2nm～2.0nm；
在复合沟道区长度为定值时，第一沟道和第二沟道的长度可调，但第一沟道占全部复合沟道区的20％～30％,第二沟道占全部复合沟道区的80％～70％。
本发明的还公开了一种复合沟道的隧穿双栅场效应器件的制造方法，其特殊之处在于，包括以下步骤：
(1)硅片经过标准清洗后，然后在HF/IPA溶液中漂洗，以抑制表面自然氧化层形成。经快速热处理工艺，在硅片表面形成超薄的界面SiO2层；
(2)在硅片上用矩形氮化硅硬掩模，按照通用FinFET工艺方法，使用SF6刻蚀出鳍型的硅岛，也就是硅Fin片，高温1150℃氧化，HF水溶液，HF与水的体积比为1：25；腐蚀缩小硅岛，也就是硅Fin片，硅Fin片尺寸达到设定厚道和高度；
(3)经快速热处理工艺，在硅片表面形成超薄的界面SiO2层，然后利用磁控溅射技术在Ar或Ar/N2气氛中交替溅射Hf和Si靶，在SiO2上淀积HfSiON高K介质薄层，然后在N2气氛中进行快速热退火加固；
(4)大角度注入剂量和能量比为1×1020cm-2/10keV的硼，并退火制备源区，退火温度为1000℃，退火时间10s；
(5)分区90度注入剂量和能量比为1-10×1018cm-2/10keV的磷并退火制备第一沟道，退火温度为1000℃，退火时间10s；分区90度注入剂量和能量比为1-10×1017cm-2/10keV的磷并退火制备第二沟道，退火温度为1000℃，退火时间10s；控制第一沟道与第二沟道长度比例为1：2或2：3；
(6)大角度注入剂量和能量比为1-6×1021cm-2/10keV的磷；并退火制备漏区，退火温度为1000℃，退火时间10s；
(7)标准CMOS工艺完成金属电极制备。
本发明的有益效果：通过在隧穿双栅场效应器件中设由两段同类且掺杂的部分构成的复合沟道区，从而提高T-FinFET类型器件的开态电流，最终达到驱动芯片工作的目的；进一步地，复合沟道区两段的掺杂物质相同，但两部分的掺杂浓度不同，进一步提高了T-FinFET类型器件的开态电流；更进一步地，所述复合沟道区的两段中，接近所述源区的是第一沟道，接近所述漏区的是第二沟道；第一沟道的掺杂浓度N+高于第二沟道的掺杂浓度N-，二者浓度差之比至少为一个数量级，实现了T-FinFET类型器件的开态电流的更进一步地提高，更有效保证了对芯片工作的驱动。当第一沟道占全部复合沟道区的20％～30％,第二沟道占全部复合沟道区的80％～70％时，芯片驱动电流达到最佳数值。
附图说明
图1是本发明复合沟道的隧穿双栅场效应器件的三维结构示意。
图2是本发明复合沟道的隧穿双栅场效应器件的二维截面图。
图3是本发明复合沟道的隧穿双栅场效应器件在开态和关态的沟道区电势分布图(虚线为OFF状态@Vds＝0V，Vgs＝0V,和实线为ON状态@Vds＝0.5V，Vgs＝1V)。
图4是本发明复合沟道的隧穿双栅场效应器件改变接近源区的L1沟道部分的浓度对器件的电流影响示意图。
图5是本发明复合沟道的隧穿双栅场效应器件改变接近漏端的L2沟道部分的掺杂浓度对器件电流的影响示意图。
图6是本发明复合沟道的隧穿双栅场效应器件改变接近漏端的L2沟道部分的掺杂浓度队对器件在更负栅电压方向上对电流的影响示意图。
图7是本发明复合沟道的隧穿双栅场效应器件改变接近漏端的L2沟道部分的长度对器件沟道电子浓度分布的影响示意图。
图8是本发明复合沟道的隧穿双栅场效应器件改变接近漏端的L2沟道部分的长度对器件沟道电场分布的影响示意图。
图9是本发明复合沟道的隧穿双栅场效应器件改变接近漏端的L2沟道部分的长度对器件电流的影响示意图。
图中：1-源区，2-复合沟道区，3-漏区，4-栅电极，5-栅介质层，6-衬底，L1-第一沟道，L2-第二沟道。
具体实施方式
本发明下面将结合附图作进一步详述：
图1是本发明复合沟道的隧穿双栅场效应器件的三维结构示意。
图2是本发明复合沟道的隧穿双栅场效应器件的二维截面图。
请参阅图2所示，在本实施例中，所述复合沟道的隧穿双栅场效应器件中心为复合沟道区，复合沟道两侧分别为源区1、漏区3，复合沟道区2三面从内到外依序覆盖栅介质层5和栅电极4，复合沟道区2分为两段，靠近源区一端的是第一沟道L1和靠近漏区一端的是第二沟道L2。
本实施例中，所述复合沟道区中的第一沟道L1和第二沟道L2由掺杂浓度不同的两部分组成。复合沟道区为不同N型掺杂的硅材料，第一沟道L1的掺杂浓度N+要高于第二沟道L2的掺杂浓度N-。
第一沟道L1和第二沟道L2所覆盖的栅电极功函数同为4.4eV。
所述源区、漏区掺杂类型相反，均为减少寄生效应的重掺杂。第一种实施方式中，所述沟道两端为不同材料的源区和漏区，比如源区为GeSi材料，漏区为Si材料。其中：源区为P+型重掺杂，漏区为N++型重掺杂。
第二种实施方式中，所述复合沟道区两端为相同材料的源区和漏区，比如Si材料；其中，源区为P+型重掺杂硅材料，漏区为N++型重掺杂硅材料。
本实施例中，在开态下，接近源区端的第一沟道L1高浓度屏蔽了第二沟道L2低浓度对复合沟道导带和源区价带的能带重叠的影响，从而提高了隧穿概率，提高了开态的驱动电流；在关态下，第一沟道L1与第二沟道L2形成了高低结，使得复合沟道能带向上弯曲形成一势垒，所述势垒减慢了关态非直接隧穿载流子流向漏区的平均速率，从而减小关态的泄漏电流。
本实施例中，所述源区为P+型掺杂、掺杂材料为硼掺杂浓度为1e19～2e20cm-3。
本实施例中，所述漏区为N++型掺杂，掺杂材料选用磷或砷重掺杂，掺杂浓度为1e20～1e21cm-3；
本实施例中，所述复合沟道为N型掺杂，掺杂材料选用磷。第一沟道L1N+型重掺杂，掺杂浓度为1e17～1e18cm-3；第一沟道L2N-型轻掺杂，掺杂浓度为1e15～1e16cm-3；
本实施例中，所述栅介质层选用二氧化硅；
本实施例中，所述栅介质层选用二氧化硅的厚度1.5-2nm；
本实施例中，在总的栅电极长为定值50nm，总的复合沟道区的总长也是50nm，其中，第一沟道LI栅长为15nm，第二沟道L2的栅长35nm。
请参阅图3所示，复合沟道的隧穿双栅场效应器件在开态和关态这两个不同状态显
示出明显不同的复合沟道区电势分布图。特别地，第一沟道L1的高浓度掺杂与第二沟道
L2的低浓度掺杂形成复合沟道的高低结，从而在复合沟道区多出来一个势垒，可以有效
调节器件的特性。
请参阅图4所示，复合沟道结构中，第一沟道L1的掺杂浓度Nsource可以显著增加
器件的开态电流。请参阅图5所示，第二沟道L2沟道部分的掺杂浓度Ndrain，导致沟道
价带将和漏区导带开始形成重叠，发生直接隧穿，漏电流反而增大，所以需要合理的设
置第二沟道L2的掺杂浓度。通过仿真对比分析，在一定参数合理设置下进行复合沟道浓
度分布的权衡，可以获得良好的器件综合性能。图6进一步说明，增加第二沟道L2的掺
杂浓度Ndrain会导致器件的漏电流增加，但并不同步增加器件的驱动电流。所以，在
该复合沟道T-FinFET的设计中，尽可能减小第二沟道L2的掺杂浓度，有利于改善器件
的综合性能。
请参阅图7所示，随着增加CS T-FinFET第二沟道L2的长度，器件沟道内的电子分
布呈现向漏端延伸的越来越长的高浓度分布区，从而理论上可以有效增加器件的开态电流。
请参阅图8所示，随着增加第二沟道L2的长度，器件复合沟道内的电场分布呈现向
漏端延伸的越来越高的电场区，从而理论上可以有效增加器件的开态电流。
请参阅图9所示，随着增加第二沟道L2的长度，其开态电流越来越大，同时保持良
好跨导特性，最终在L2＝35纳米时获得最优配置。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (9)
1.一种复合沟道的隧穿双栅场效应器件，包括源区、复合沟道区、漏区、栅电极、栅介质层和衬底，其特征在于：衬底位于源区、复合沟道区、漏区、栅电极、栅介质层的下方，复合沟道区的两端设有源区和漏区，复合沟道区的下方为衬底，复合沟道区的外侧被栅介质层包裹，栅介质层的外侧为栅电极；复合沟道区由两段同类且掺杂的部分构成，通过栅电极的电压调节形成复合沟道区；源区和漏区分布在复合沟道区两端，重掺杂后与金属接触形成器件的两端电接触。
2.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：所述复合沟道区由两段掺杂物质相同但不同掺杂浓度的部分构成。
3.根据权利要求2所述复合沟道开关的隧穿双栅场效应器件，其特征在于：所述复合沟道区的两段中，靠近所述源区的是第一沟道，靠近所述漏区的是第二沟道；第一沟道的掺杂浓度N+高于第二沟道的掺杂浓度N-，二者浓度差之比至少为一个数量级。
4.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：其所述第一沟道和第二沟道的掺杂类型相同，均为N型或P型掺杂。
5.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：接近所述源区的L1复合沟道部分的长度小于接近所述漏区的L2复合沟道部分的长度。
6.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：所述复合沟道区两端可为相同硅材料的源区和漏区，或不同材料的源区和漏区。
7.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：所述介质层为二氧化硅薄膜，或其它高介电常数材料。
8.根据权利要求1所述复合沟道的隧穿双栅场效应器件，其特征在于：
所述源区P+为硼重掺杂，掺杂浓度1e19～2e20cm-3；
所述第一沟道N+型掺杂，掺杂浓度为1e17～1e18cm-3；
所述第二沟道N-型轻掺杂，掺杂浓度为1e15～1e16cm-3；
所述漏区N++为磷或砷重掺杂，掺杂浓度为1e20～1e21cm-3；
所述栅介质层材料可调，可选择使用二氧化硅膜，或其它高介电常数材料；
所述栅介质层的二氧化硅膜或等效二氧化硅膜的厚度可调，厚度范围是1.2nm～2.0nm；
在复合沟道区长度为定值时，第一沟道和第二沟道的长度可调，但第一沟道占全部复合沟道区的20％～30％,第二沟道占全部复合沟道区的80％～70％。
9.一种如权利要求1所述的复合沟道的隧穿双栅场效应器件的制造方法，其特征在于，包括以下步骤：
⑴硅片经过标准清洗后，然后在HF/IPA溶液中漂洗，以抑制表面自然氧化层形成。经快速热处理工艺，在硅片表面形成超薄的界面SiO2层；
⑵在硅片上用矩形氮化硅硬掩模，按照通用FinFET工艺方法，使用SF6刻蚀出鳍型的硅岛，也就是硅Fin片，高温1150℃氧化，HF水溶液，HF与水的体积比为1：25；腐蚀缩小硅岛，也就是硅Fin片，硅Fin片尺寸达到设定厚道和高度；
⑶经快速热处理工艺，在硅片表面形成超薄的界面SiO2层，然后利用磁控溅射技术在Ar或Ar/N2气氛中交替溅射Hf和Si靶，在SiO2上淀积HfSiON高K介质薄层，然后在N2气氛中进行快速热退火加固；
⑷大角度注入剂量和能量比为1×1020cm-2/10keV的硼，并退火制备源区，退火温度为1000℃，退火时间10s；
⑸分区90度注入剂量和能量比为1-10×1018cm-2/10keV的磷并退火制备靠近第一沟道，退火温度为1000℃，退火时间10s；分区90度注入剂量和能量比为1-10×1017cm-2/10keV的磷并退火制备第二沟道，退火温度为1000℃，退火时间10s；第一沟道与第二沟道比例为1：2或2：3；
⑹大角度注入剂量和能量比为1-6×1021cm-2/10keV的磷；并退火制备漏区，退火温度为1000℃，退火时间10s；
⑺标准CMOS工艺完成金属电极制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910387293.6A CN110854183A (zh) | 2019-05-10 | 2019-05-10 | 一种复合沟道的隧穿双栅场效应器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910387293.6A CN110854183A (zh) | 2019-05-10 | 2019-05-10 | 一种复合沟道的隧穿双栅场效应器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854183A true CN110854183A (zh) | 2020-02-28 |
Family
ID=69594840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910387293.6A Pending CN110854183A (zh) | 2019-05-10 | 2019-05-10 | 一种复合沟道的隧穿双栅场效应器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854183A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072104A (ja) * | 2006-09-15 | 2008-03-27 | Interuniv Micro Electronica Centrum Vzw | シリコンナノワイヤに基づくトンネル効果トランジスタ |
| CN102832256A (zh) * | 2012-09-07 | 2012-12-19 | 北京大学 | 隧穿场效应晶体管 |
| CN103117306A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 隧道fet及其形成方法 |
| CN103151383A (zh) * | 2013-03-06 | 2013-06-12 | 复旦大学 | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 |
| CN105140127A (zh) * | 2015-09-02 | 2015-12-09 | 西安科技大学 | 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法 |
| US20160104769A1 (en) * | 2014-10-13 | 2016-04-14 | Imec Vzw | Layered structure of a p-tfet |
| CN108365005A (zh) * | 2018-01-23 | 2018-08-03 | 华北水利水电大学 | 一种非对称双栅场效应晶体管结构 |
-
2019
- 2019-05-10 CN CN201910387293.6A patent/CN110854183A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072104A (ja) * | 2006-09-15 | 2008-03-27 | Interuniv Micro Electronica Centrum Vzw | シリコンナノワイヤに基づくトンネル効果トランジスタ |
| CN103117306A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 隧道fet及其形成方法 |
| CN102832256A (zh) * | 2012-09-07 | 2012-12-19 | 北京大学 | 隧穿场效应晶体管 |
| CN103151383A (zh) * | 2013-03-06 | 2013-06-12 | 复旦大学 | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 |
| US20160104769A1 (en) * | 2014-10-13 | 2016-04-14 | Imec Vzw | Layered structure of a p-tfet |
| CN105140127A (zh) * | 2015-09-02 | 2015-12-09 | 西安科技大学 | 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法 |
| CN108365005A (zh) * | 2018-01-23 | 2018-08-03 | 华北水利水电大学 | 一种非对称双栅场效应晶体管结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669163B2 (en) | Tunnel field-effect transistors with superlattice channels | |
| US8354695B2 (en) | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling | |
| US7235822B2 (en) | Transistor with silicon and carbon layer in the channel region | |
| US8860140B2 (en) | Tunneling field effect transistor and method for forming the same | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| JP2004356314A (ja) | 半導体装置 | |
| US9478641B2 (en) | Method for fabricating FinFET with separated double gates on bulk silicon | |
| WO2012116528A1 (en) | Tunneling field effect transistor and method for forming the same | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| WO2012068928A1 (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| CN108321197A (zh) | 一种遂穿场效应晶体管及其制造方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| WO2015027676A1 (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| US10714477B2 (en) | SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| WO2012097543A1 (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| US20070187758A1 (en) | SB-MOSFET (Schottky barrier metal-oxide-semiconductor field effect transistor) with low barrier height and fabricating method thereof | |
| CN110854183A (zh) | 一种复合沟道的隧穿双栅场效应器件及其制造方法 | |
| CN109285780A (zh) | Ldmos晶体管及其形成方法 | |
| CN106847695A (zh) | 鳍式场效应管的形成方法 | |
| WO2019205537A1 (zh) | 一种双栅mosfet结构 | |
| US20240063256A1 (en) | Semiconductor device and method for fabricating same | |
| CN104282754A (zh) | 高性能高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN104064467B (zh) | 鳍式场效应晶体管的形成方法 | |
| KR102131902B1 (ko) | 터널링 전계효과 트랜지스터 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |