CN110828414A - 引线框、半导体封装以及方法 - Google Patents

引线框、半导体封装以及方法 Download PDF

Info

Publication number
CN110828414A
CN110828414A CN201910726205.0A CN201910726205A CN110828414A CN 110828414 A CN110828414 A CN 110828414A CN 201910726205 A CN201910726205 A CN 201910726205A CN 110828414 A CN110828414 A CN 110828414A
Authority
CN
China
Prior art keywords
leadframe
interposer
recess
portions
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910726205.0A
Other languages
English (en)
Inventor
张超发
P.A.A.卡罗
蔡国耀
J.霍格劳尔
李瑞家
苏继川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110828414A publication Critical patent/CN110828414A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

公开了引线框、半导体封装以及方法。在实施例中，引线框包括：第一导电部分和第二导电部分，第一导电部分和第二导电部分的每个具有外部表面和内部表面，外部表面被布置成提供具有占位面积的实质上共面的外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；第一凹部，被布置在第一部分的内部表面中；第二凹部，被布置在第二部分的内部表面中；以及第一导电插入部，被布置在第一凹部和第二凹部中并且在第一凹部和第二凹部之间延伸，并且桥接第一部分和第二部分之间的间隙。

Description

引线框、半导体封装以及方法
背景技术
半导体封装可以包括在壳体中的一个或多个半导体器件。封装可以包括衬底或引线框，其包括外部接触，所述外部接触被用于将电子组件安装在诸如印刷电路板的再分配板上。封装还包括从半导体器件到衬底或引线框的内部电连接。壳体可以包括覆盖半导体器件和内部电连接的塑料模制化合物。
发明内容
在实施例中，引线框包括：第一导电部分和第二导电部分，第一导电部分和第二导电部分的每个具有外部表面和内部表面，外部表面被布置成提供具有占位面积的实质上共面的外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；第一凹部，被布置在第一部分的内部表面中；第二凹部，被布置在第二部分的内部表面中；以及第一导电插入部，被布置在第一凹部和第二凹部中并且在第一凹部和第二凹部之间延伸，并且桥接第一部分和第二部分之间的间隙。
在实施例中，半导体封装包括第一半导体器件和引线框，引线框包括第一导电部分和第二导电部分，第一导电部分和第二导电部分的每个具有外部表面和内部表面，外部表面被布置成提供具有占位面积的实质上共面的外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；第一凹部，被布置在第一部分的内部表面中；第二凹部，被布置在第二部分的内部表面中；以及第一导电插入部，被布置在第一凹部和第二凹部中并且在第一凹部和第二凹部之间延伸，并且桥接第一部分和第二部分之间的间隙。插入部形成在第一半导体器件和引线框的外部接触区之间的内部导电再分配结构的一部分。
在实施例中，制备半导体封装的方法包括：提供导电引线框，导电引线框包括：第一部分和第二部分，第一部分和第二部分的每个具有外部表面和内部表面，外部表面提供外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；第一凹部，被布置在第一部分的内部表面中；以及第二凹部，被布置在第二部分的内部表面中；将导电插入部插入到第一凹部和第二凹部中以使得其从第一凹部延伸到第二凹部并且桥接第一部分和第二部分之间的间隙；将插入部机械地附接到第一凹部和第二凹部；以及将第一半导体器件安装到引线框的第一部分上。
在阅读以下的详细描述时以及在查看随附附图时本领域技术人员将认识到附加的特征和优点。
附图说明
附图的元素未必相对于彼此成比例。相同的参考标号指明对应的类似部分。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例并且在随后的描述中详述示例性实施例。
图1图示用于半导体封装的引线框的横截面视图；
图2图示用于在半导体封装中使用的引线框和导电插入部的横截面视图；
图3图示引线框、导电插入部和半导体器件的横截面视图；
图4图示在引线框的一部分和导电插入部之间的接合；
图5图示用于制备引线框的方法的流程图；
图6图示用于制备半导体封装的方法的流程图；
图7图示引线框和多个导电插入部的透视图；
图8图示包括引线框、多个插入部和三个半导体器件的半导体封装的平面视图；
图9包括图9A至图9H，图示根据实施例的用于制备图8的半导体封装的方法。
具体实施方式
在以下的详细描述中参照随附附图，附图形成在此的一部分并且其中通过图示的方式示出其中可以实践本发明的具体实施例。在这方面，参考正被描述的（多个）图的定向使用了方向术语，诸如“顶部”，“底部”，“前部”，“后部”，“头部”，“尾部”等描述。因为实施例的组件可以被定位在许多不同的定向上，所以方向术语用于说明的目的而不是进行限制。应当理解可以利用其它的实施例并且可以在不脱离本发明的范围的情况下作出结构或逻辑上的改变。不应在限制的意义上看待以下对本发明的详细描述，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，相同的结构特征由各图中相同或相似的参考符号标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意指一般地平行于半导体材料或半导体载体的横向范围行进的方向或范围。因此横向方向一般地平行于这些表面或侧面延伸。与此相反，术语“竖向”或“竖向方向”被理解为意指一般地垂直于这些表面或侧面并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或衬底的元件被称为“在另外的元件上”或者“延伸到另外的元件上”时，它可以直接地在其它元件上或直接地延伸到其它元件上，或者也可以存在介于中间的元件。相反，当元件被称为“直接在另外的元件上”或者“直接延伸到另外的元件上”时，不存在介于中间的元件。
如在本说明书中采用的那样，当元件被称为“连接到”或“耦合到”另外的元件时，它可以被直接连接或耦合到其它元件，或者可以存在介于中间的元件。相反，当元件被称为“直接连接到”或“直接耦合到”另外的元件时，不存在介于中间的元件。
提供了引线框和半导体封装，引线框包括附加的导电部件，半导体封装包括具有附加的导电部件的引线框。附加的分离的导电部件可以被用作为由引线框提供的内部再分配结构的一部分，并且可以桥接引线框的各部分之间的间隙。通过使用附接到引线框的上表面的附加部件，内部再分配结构可以在其下表面上从引线框的布局解耦。内部再分配结构的附加的灵活性可以被用于提供针对封装的附加功能，例如电流感测或源极感测。导电部件也可以被定位在引线框的引线的部分上，以增加在其上可以形成键合连接的可用面积。这使得能够优化键合布线在封装内的位置以更好地避免在封装内的器件的交叉和边沿。可以改进封装可靠性。
图1图示根据实施例的用于半导体封装的引线框10的横截面视图。在该横截面视图中，可以看到引线框10的第一导电部分11和第二导电部分12。第一部分11与第二部分12分隔开间隙13。第一部分11具有外部表面14和内部表面17并且第二部分12具有外部表面15和内部表面18，外部表面14，15被布置成提供具有占位面积的实质上共面的外部接触区16，内部表面17，18与外部表面14，15相对。部分11和部分12中的一个或者这两者的内部表面17，18可以被用于支承半导体器件并且可以是管芯焊盘，或者各部分中的一个或这两者可以提供引线框10的一个或多个引线。引线框10包括布置在第一部分11的内部表面17中的第一凹部19和布置在第二部分12的内部表面18中的第二凹部20。
第一凹部19延伸到引线框的第一部分11的侧面21以使得凹部19具有底部28和敞开侧23，并且提供台阶的台面或梯面。通过由第一部分11形成的侧壁来在其余的三侧24上界定第一凹部19。第二凹部20具有类似的形状并且延伸到引线框的第二部分12的侧面22以使得第二凹部20具有底部29和敞开侧25，并且被通过形成自第二部分12的侧壁界定在其余的三侧26上。凹部19，20的敞开侧23，25彼此面对。
第一凹部19可以具有与第二凹部20的深度D2实质上相同的深度D1。相比于在第一凹部19和第二凹部20之外的区第一引线框部11和第二引线框部12的厚度在第一凹部19和第二凹部20下方的区中被减小。然而，第一部分11和第二部分12的外部表面14，15实质上是平面的。
在其它实施例中，第一凹部19和/或第二凹部20可以在两侧上敞开并且可以形成在引线框10的实质上方形或矩形的部分的角部区中。第一凹部19和/或第二凹部20可以通过分别跨第一部分或第二部分的宽度延伸而在三侧上敞开。
图2图示引线框10的两个部分11，12以及附加的导电插入部27的横截面视图，附加的导电插入部27被布置在第一凹部19和第二凹部20之间并且在第一凹部19和第二凹部20之间延伸，并且桥接引线框10的第一部分11和第二部分12之间的间隙13。插入部27的相对的端部分别被附接到第一凹部11和第二凹部12的底部28，29。插入部27被通过粘合剂层30附接到凹部19，20。插入部27具有实质上矩形的板的形状。
插入部27与引线框分离并且具有一个横向尺寸，该横向尺寸大于第一部分11和第二部分12之间的间隙13的最小距离，以便当它被定位在第一部分11的第一凹部19以及第二部分12的第二凹部20中时，插入部27能够桥接第一部分11和第二部分12之间的间隙13。
第一凹部19与第二凹部20分隔开间隙13，并且可以认为它们一起在引线框10的表面中形成具有适合于容纳插入部27的大小和形状的凹陷。
插入部27可以具有略小于与凹部19，20的深度D1，D2相比的厚度的厚度，以便当考虑到位于插入部27的下表面33和凹部19，20的底部28，29之间的材料30时，插入部27的上表面31实质上与引线框10的第一部分11的内部表面17和引线框10的第二部分12的内部表面18共面。
引线框10的第一部分11和第二部分12可以是由金属板（例如铜）制备的。插入部27也可以是由金属片材或金属板制备的并且可以包括与引线框相同的金属（例如铜）或者与第一部分11和第二部分12的金属或合金不同的金属或合金。
被定位的引线框10包括导电内部表面，导电内部表面包括第一部分11的内部表面17、插入部27的上表面31和第二部分12的内部表面18，导电内部表面实质上是共面的并且具有不同于引线框10的由第一部分11和第二部分12的外部表面14，15提供的占位面积的横向布置的横向布置。
导电插入部27可以被用作为包括引线框10的半导体封装的内部重新布线结构的一部分。例如，插入部27可以形成从安装在引线框10的一部分（例如第一部分11）上的半导体器件到引线框10的一个或多个进一步的部分（例如第二部分12）的、或者在引线框10的被彼此分隔开的任何其它两个或更多个部分（其中该两个或更多个部分之间的间隙被由插入部27桥接）之间的导电再分配结构的一部分。
在一些实施例中，通过使用导电材料30（例如导电粘合剂或焊料，例如软焊料）来将导电插入部27电连接到第一部分11和第二部分12中的一个或这两者。在其它实施例中，导电插入部27可以与第一部分11和第二部分12中的一个或这两者电绝缘。
如果导电插入部27被电连接到第一部分11和第二部分12这两者，则导电插入部将第一部分11电连接到第二部分12。
如果导电插入部27与第一部分11和第二部分12这两者电绝缘，则插入部27可以在引线框10的两个部分11，12之间提供纯机械或物理连接，并且同时在封装的两个进一步的组件之间，例如在半导体器件和引线框的引线之间提供电连接。
在其中要形成在插入部和引线框之间的导电连接的实施例中，其中要容纳插入部的凹部可以包括导电涂层。插入部也可以例如至少在要与粘合剂或焊料接触并且要被容纳在凹部中的区中包括导电涂层。（多个）导电涂层可以充当粘合促进物并且改进引线框和/或插入部的材料与粘合剂或焊料的材料之间的电连接。（多个）导电涂层的每个可以包括两个或更多个子层。
如果导电插入部27被电连接到一个部分（例如第一部分11）并且与第二部分12电绝缘，则插入部27可以被用于提供从第一部分11到半导体封装的进一步的部分（例如引线框的引线）的导电路径。
图3图示根据实施例的引线框10的横截面视图，在该实施例中引线框10包括具有第一凹部19的第一部分11和具有第二凹部20的第二部分12，由此在第一凹部19和第二凹部20之间的间隙13被通过导电插入部27桥接。在该实施例中，通过布置在插入部27的下侧33和第二凹部20的底部29之间的导电材料30来将插入部27机械地附接到引线框10的第二部分12并且将插入部27电连接到引线框10的第二部分12。插入部27被机械地附接到第一部分11的第一凹部19，然而却与第一凹部19和第一部分11电绝缘。
图4示出图3中的插入部27和第一部分11的第一凹部19之间的连接的放大视图。在图3和图4中图示的实施例中，第一凹部19被衬有电绝缘层32，其可以覆盖第一凹部19的底部28和侧面24。电绝缘层32也可以在第一部分11的侧面21和第一部分11的内部表面17的邻接部分上延伸。在一些实施例中，插入部27的下侧33和侧面35也可以被电绝缘材料的层34覆盖。
通过位于电绝缘层32，34之间的粘合剂材料36来将插入部27机械地附接到第一部分11，从而插入部27的第一远端部37被机械地附接在第一部分11中的第一凹部19中，并且被借助于绝缘层32，34与第一部分11电绝缘。粘合剂材料30可以是电绝缘的或导电的。
插入部27的第二远端部38被机械地附接到第二凹部20，并且被通过诸如粘合剂或焊料的导电材料电连接到第二部分12。插入部27的第二远端部38未被电绝缘材料覆盖，并且具有用于提供插入部27和引线框10的第二部分12之间的导电连接的导电表面。插入部27的上表面31实质上与引线框10的第一部分的内部表面17和引线框10的第二部分的内部表面18共面。
在该实施例中，提供了半导体器件40，半导体器件40是竖向MOSFET器件，包括在第一侧43上的源极接触焊盘41和栅极接触焊盘42，以及在与第一侧43相对的第二侧45上的漏极接触焊盘44。半导体器件40被关于第一部分11的内部表面17布置以使得源极接触焊盘41面向第一部分11的内部表面17并且被安装在第一部分11的内部表面17上并且使得栅极接触焊盘42面向插入部27的上表面31并且被安装在插入部27的上表面31上。漏极电极44朝向上地背对引线框10。
源极接触焊盘41被通过导电材料46的层电连接到第一部分11，导电材料46可以是例如导电粘合剂或软焊料。栅极电极42被通过粘合剂47电连接到插入部27，粘合剂47可以包括例如导电粘合剂或软焊料。半导体器件40的主体在第一部分11、第一凹部19和插入部27之间延伸并且位于第一部分11、第一凹部19和插入部27上方。栅极焊盘42被电连接到插入部27，并且因为插入部27是导电的所以被电连接到第二部分12，并且被通过导电材料30电连接到第二部分12中的第二凹部20。然而，通过确保插入部27与第一部分11的第一凹部19之间的电绝缘连接的电绝缘层32，34来使栅极电极42与引线框10的第一部分11和晶体管器件40的源极电绝缘。
在该实施例中，插入部27提供在半导体器件40（特别是栅极焊盘42）和引线框10的第二部分12之间的内部导电再分配结构的部分。该内部导电再分配结构实质上是平面的。插入部27的下表面33位于半导体封装之内，因为它被支承在形成于内部表面17，20中的凹部19，20上并且不形成引线框10的由在引线框10的相对侧上的外部接触表面16提供的占位面积的部分。
面朝上的漏极焊盘44被电连接到引线框10的在图3的横截面视图中不能看到的一个或多个进一步的引线。所述一个或多个进一步的引线可以与第一部分11和第二部分12实质上共面，从而引线的下侧实质上与第一部分11和第二部分12的下表面14，15共面并且可以形成占位面积的外部接触区16。例如，电连接可以由一个或多个键合布线或接触夹形成。
图5图示用于制备引线框的方法的流程图50。在方框51中，提供用于半导体封装的导电引线框。引线框包括第一部分和第二部分，第一部分和第二部分的每个具有外部表面，外部表面被布置成提供具有占位面积的实质上共面的外部接触区，并且第一部分和第二部分的每个具有内部表面。第一部分被通过间隙与第二部分分隔开。引线框可以提供用于单个半导体封装的引线框，并且可以被提供为包括多个引线框的引线框条带的部分，所述多个引线框的每个用于半导体封装，所述多个引线框在条带中被通过连接条保持在一起。
在方框52中，除去引线框的第一部分和第二部分的内部表面的部分以在第一部分中产生第一凹部并且在第二部分中产生第二凹部。在方框53中，提供至少一个引线框部分，其具有小于或等于第一凹部的深度以及第二凹部的深度的厚度。引线框部分具有横向尺寸，以使得当被布置在第一凹部和第二凹部中时，引线框部分能够从第一凹部延伸到第二凹部并且桥接第一部分和第二部分之间的间隙。
因此引线框部分与引线框分离，并且具有一个比第一部分和第二部分之间的间隙的最小距离大的横向尺寸，以便当它被定位在第一部分的第一凹部和第二部分的第二凹部中时，它能够桥接第一部分和第二部分之间的间隙。引线框部分可以被认为是插入部。
可以通过蚀刻（例如化学蚀刻）或铣削来除去引线框的第一部分和第二部分的内部表面的部分。
方法可以进一步包括将电绝缘涂层施加到第一凹部和第二凹部中的至少一个。导电涂层也可以被施加到引线框部分的主表面并且可选地被施加到引线框部分的侧面。
为了在引线框部分和引线框的部分中的凹部之间提供电绝缘连接，凹部和引线框部分中的一个或这两者可以被涂覆有电绝缘材料。在一些实施例中，引线框部分被部分地涂覆有电绝缘材料以使得引线框部分的要形成导电连接的区未被电绝缘涂层涂覆。
引线框和引线框部分可以是在半导体封装的制备期间作为用于随后的组装的部件套件供给的。替换地，引线框部分可以是例如通过粘合剂或者通过焊料附接到引线框并且特别是附接到第一凹部和第二凹部的，粘合剂可以是导电的或电绝缘的。
图6图示用于制备半导体封装的方法的流程图60。在方框61中，提供导电引线框，导电引线框包括第一部分和第二部分，第一部分和第二部分的每个具有提供外部接触区的外部表面和与外部表面相对的内部表面。第一部分被通过间隙与第二部分分隔开，并且第一凹部被布置在第一部分的内部表面中，并且第二凹部被布置在第二部分的内部表面中。在方框62中，将导电插入部插入到第一凹部中并且插入到第二凹部中以使得其从第一凹部延伸到第二凹部并且桥接第一部分和第二部分之间的间隙。在方框63中，插入部被机械地附接到第一凹部和第二凹部。在方框64中，将第一半导体器件安装到引线框的第一部分上。
可以通过粘合剂或者通过焊料来将插入部机械地附接到第一凹部和第二凹部，粘合剂可以是导电的或电绝缘的。
方法可以进一步包括将插入部电连接到第一部分和第二部分中的至少一个或者使插入部与第一部分和第二部分中的至少一个电绝缘。
可以通过使用例如焊料或诸如银环氧树脂的导电粘合剂的导电材料来将插入部电连接到第一部分和第二部分中的至少一个，所述导电材料被用于将插入部机械地附接到第一凹部和第二凹部。例如，插入部可以被电连接到第一部分和第二部分。在该实施例中，插入部充当从引线框的第一部分到第二部分的导电平面再分配结构并且电连接第一部分和第二部分。因为插入部被附接到分别形成在第一部分和第二部分的内部表面中的第一凹部和第二凹部，所以插入部并非位于与引线框的外部表面相同的平面中，并且因此不形成引线框的外部接触。
由引线框各部分和在引线框的内侧处的一个或多个插入部提供的导电表面的布置不同于在引线框的外侧处的提供外部接触区和引线框占位面积的导电表面的布置。插入部和在引线框的内侧中的凹部可以被用于针对相同的占位面积或类似的占位面积提供不同的内部再分配结构。
为了使插入部与第一部分和第二部分中的至少一个电绝缘，插入部和/或凹部可以被涂覆有电绝缘材料。用于将插入部附接在凹部中的粘合剂可以是导电的或电绝缘的，因为通过涂层提供电绝缘。在其中插入部与第一部分和第二部分这两者电绝缘的实施例中，插入部可以形成在半导体封装的两个或更多个进一步的部分之间（例如在半导体器件和半导体封装的第三部分之间，半导体封装的第三部分例如为引线框的引线或进一步的插入部或进一步的半导体器件）的导电再分配结构的部分。
在一些实施例中，插入部被电连接到第一部分并且与第二部分电绝缘，或反之亦然。在该实施例中，插入部可以充当从第一部分到第三部分（例如半导体封装的引线）的导电再分配结构。插入部到第二部分的机械附接可以被用于为插入部提供机械稳定性。
在一些实施例中，导电插入部进一步包括在导电插入部的下表面上以及可选地在侧面上的导电涂层，下表面面向引线框的第一部分和第二部分的内部表面。第一凹部和第二凹部中的至少一个可以被涂覆有导电涂层。导电涂层可以被用于例如通过促进粘合和/或通过提供更不易受氧化影响的可接触表面来改进粘合剂或焊料的材料和引线框和/或插入部的材料之间的电连接。
第一半导体器件可以通过一个或多个键合布线电耦合到插入部。可以通过利用导电层将半导体器件的接触焊盘附接到插入部来将第一半导体器件电连接到插入部。换句话说，接触焊盘可以被安装在插入部上。该实施例可以例如用于具有源极向下布置的晶体管器件，以使得源极接触焊盘或栅极接触焊盘可以被安装在插入部上。插入部可以被用作为从面向下的接触焊盘到引线框的横向相邻的部分的横向再分配结构。
图7图示导电引线框70和多个导电插入部的透视图。多个插入部可以被用于为引线框提供内部再分配结构，其独立于由引线框提供的占位面积。在图7中图示的实施例中，引线框70被使用在包括具有两个开关器件（诸如两个半导体晶体管器件）的半桥电路和驱动器芯片的半导体封装中。封装还可以包括诸如源极感测之类的进一步的功能。
引线框70包括：三个部分75，76，77，它们被彼此分隔开并且被配置为每个都支承半导体器件；四个分离的插入部71，72，73，74以及引线78，它们被定位为横向地相邻于各部分75，76，77。一些引线78从各部分75，76，77延伸出并且与各部分75，76，77集成在一起，并且其它引线78b与各部分75，76，77分隔并且与各部分75，76，77分离。引线78和各部分75，76，77是实质上共面的并且具有实质上共面的内部表面79和实质上共面的外部表面80，并且提供具有预定的占位面积的外部接触。引线框70在平面视图中可以具有实质上方形的形状并且沿着每个边沿包括引线78。
引线框70的第一部分75和第三部分77的每个在平面视图中具有实质上方形的形状并且被布置成相邻于第二部分76的在平面视图中具有实质上矩形形状的一侧。第一凹部81被布置在第一部分75的内部表面79中并且被定位在第一部分75的面向内的侧边沿中。凹部81沿着第一部分75的面向第二部分76的面向内的侧边沿的整个长度延伸并且在第一部分75的边沿处形成台面。
第二凹部82和第三凹部83被布置在第二部分76的内部表面79中。第二凹部82和第三凹部83从第二部分76的面向内的侧面延伸以形成面向第一凹部81的两个台面。第三凹部83在横向上大于第二凹部82并且具有更大的长度，以使得第二部分76的内部表面79在平面视图中具有阶梯形状。第三凹部83位于一个角部中并且与第二凹部82相比进一步朝向引线框的最外边沿。第一部分75和第二部分76之间的间隙87在第一凹部81和第二凹部82之间的区中与在第一凹部81和第三凹部83之间的区中相比更窄。
引线框70还包括引线85，其被布置成相邻于第二部分76的面向外的一侧并且与第二部分76的面向外的一侧分隔开。引线85包括在内部表面79中的第四凹部86。第四凹部86面向第三凹部83和第二凹部82。
凹部81，82，83，86一起形成具有用于容纳所有四个插入部71，72，73，74的大小和形状的凹陷或共同的凹部。凹部81，82，83，86的每个具有实质上相同并且略微大于插入部71，72，73，74的厚度的深度。
第一插入部71和第二插入部72在平面视图中具有实质上矩形的形状并且具有近似相同的长度。第二插入部72与第一插入部71相比具有更大的宽度。第一插入部71和第二插入部72的每个具有能够桥接在第一部分75中的第一凹部81和第二部分76中的第二凹部82之间的间隙87的长度。
第三插入部73在平面视图中具有T外形的形状。T外形的横越部具有能够桥接第一部分75中的第一凹部81和第二部分76中的第三凹部83之间的间隙87的长度，其中T外形的竖立部朝向封装的边沿。第四插入部74具有L外形的形状，并且可以具有横向尺寸以使得竖向上更长的臂可以被定位为相邻于T外形的第三插入部73的竖立部以及一侧，并且使得L外形的水平上更短的臂可以被定位为相邻于T外形的第三插入部73的所述的一侧的宽度边。第四插入部74被定位在第三凹部83和第四凹部86中并且桥接第二部分76和引线85之间的间隙88。
图8图示包括引线框70的半导体封装的平面视图，其中四个插入部71，72，73，74被插入到并且容纳在凹部81，82，83，86中，并且其中三个半导体器件91，92，93分别被布置在引线框70的第一部分75、第二部分76和第三部分77上。在实施例中，第一半导体器件91是驱动器芯片，并且第二半导体器件92和第三半导体器件93是晶体管器件。四个插入部71，72，73，74的上表面实质上与第一部分75和第二部分76的内部表面79共面。
第一插入部71和第二插入部72被布置成在横向上彼此相邻并且从第一凹部81延伸到第二凹部82。第三插入部73在第一凹部81和第三凹部83和第四凹部86之间延伸，以使得T的横越部在第一凹部81和第三凹部83之间延伸并且T的竖立部被定位在第四凹部86中。第四插入部74在第三凹部83和第四凹部86之间延伸。第四插入部74被布置成朝向第三凹部83和第四凹部86的侧边沿以使得它与第三插入部73分隔开。所有四个插入部71，72，73，74被彼此分隔开。
第一半导体器件91被布置在第一部分75上并且可以部分地与布置在第一凹部81中的第一插入部71、第二插入部72和第三插入部73的一部分重叠。
第二半导体器件92被安装在第二部分76上并且被布置成相邻于第二凹部82并且在第三凹部83上方，而且还在被布置在第三凹部83中的第三插入部73和第四插入部74的部分的上方。第二半导体器件92是晶体管器件，在其上表面上具有漏极接触焊盘94，并且在其被安装在第二部分76的内部表面79上并且被电连接到第二部分76的内部表面79的下表面上具有源极接触焊盘95。第二半导体器件92还具有栅极接触焊盘96，其被布置在下表面上并且位于第三插入部73上方、安装在第三插入部73上并且被电连接到第三插入部73。源极焊盘92或附加的源极感测焊盘可以被布置在第三凹部83上方的位置中的第四插入部74上方并且被安装在第四插入部74上。
第三半导体器件93也可以是晶体管器件，在其上表面上具有源极焊盘97和栅极焊盘98并且在其下表面上具有漏极焊盘99。漏极焊盘99被安装在引线框70的第三部分77的内部表面79上并且被电连接到第三部分77。两个晶体管器件92，93可以被耦合以在完成的半导体封装中形成半桥布置。
多个插入部71，72，73，74可以提供不同的功能。在图7至图9中图示的实施例中，四个插入部71，72，73，74提供在半导体封装内部的各种各样的导电再分配结构。
第一插入部71被导电地连接到第一凹部81和第二凹部82，并且因此被导电地连接到引线框70的第一部分75和第二部分76。因为晶体管器件92的源极焊盘95被安装在第二部分76上并且被电耦合到第二部分76，所以第一插入部71被电耦合到晶体管92的源极焊盘95，并且因此被电耦合到例如地的低电压电位。因为第一插入部71在第二凹部82和第一凹部81之间延伸并且还被电耦合到第一部分75，所以第一部分75也被耦合到相同的低电压连接。第一半导体器件91被通过一个或多个键合布线100电耦合到第一插入部71，键合布线100可以被用于为第一半导体器件91提供接地连接。
与第一插入部71相反，第二插入部72与第一凹部81和第二凹部82电绝缘，并且因此与引线框的第一部分75和第二部分76电绝缘。第二插入部72借助于将第一半导体器件91耦合到第二插入部72的一个或多个键合布线101以及通过将第二插入部72电连接到第四插入部74和引线85的一个或多个键合布线102来提供从第一半导体器件91到引线框70的引线85以及到第四插入部74的再分配结构的导电部分。键合布线102被布置成在横向上相邻于晶体管器件92的角部，并且可以是独立于第一半导体芯片91的上表面上的接触焊盘相对于引线85的位置而定位的。因为来自第一半导体器件91的键合布线102被连接到第四插入部74（该第四插入部74被电连接到下方的引线85），所以第四插入部74与引线85相比提供更大的用于布线键合的区域。
第三插入部73与第一凹部81和第三凹部83电绝缘但是被导电地连接到第四凹部86的位于引线103上的部分。晶体管器件92的栅极接触焊盘96被安装在第三插入部73上并且被电连接到第三插入部73，但是与下方的在第二部分76的内部表面79中的第三凹部83的部分和第一部分75的内部表面79中的第一凹部81电绝缘，并且因此与引线框70的第一部分75和第二部分76电绝缘。然而，由于在T外形的插入部73的竖立部与引线103之间的导电连接，栅极焊盘96被借助于第三插入部73电连接到引线103。因此，第三插入部73被由第一凹部81和第三凹部83机械地支承，并且充当在面向下的栅极焊盘96和引线框70的栅极引线103之间的横向的导电重布线结构。
第四插入部74与第三凹部83电绝缘并且被导电地连接到第四凹部86和引线85。在晶体管器件92的下表面上的源极焊盘95被安装在第四插入部74上并且被导电地连接到第四插入部74，从而第四插入部74充当从面向下的源极焊盘95到接触85的横向的导电重布线结构。第四插入部74和引线85可以被用于提供源极感测。第四插入部74与第三凹部83电绝缘，并且因此与其上安装有源极焊盘95的第二部分76电绝缘，并且因此使得能够实现独立于第二部分76的电位的源极感测功能。
为了在由导电材料形成的插入部和也由导电材料形成的引线框70之间产生电绝缘连接，对在其中电绝缘连接是合期望的插入部和凹部中的一个或这两者施加电绝缘材料。
在图7至图9中图示的实施例中，第三凹部83被涂覆有电绝缘材料，并且第一凹部81和第二凹部82在要用来支承第二插入部72、第三插入部73和第四插入部74的区中被涂覆有电绝缘材料。第二插入部72的下表面89和侧面90、第三插入部73的横越的T外形部分以及L外形的第四插入部74的更短的臂也被涂覆有电绝缘材料。T外形的第三插入部73的竖立部、L外形的第四插入部74的更长的臂和第一插入部71未被涂覆并且具有导电的外部表面。
图9包括图9A至图9H，图示了根据实施例的用于制备诸如在图8中图示的半导体封装110的半导体封装的方法。图示了单个半导体封装110的制备。然而，典型地在同一处理中制备许多的封装，其中引线框70是引线框条带的许多个引线框位置之一。类似地，引线框位置的插入部71，72，73，74可以被提供为连接到框架并且采用具有多个引线框位置的引线框条带的形式。
如在图9A中图示的那样，提供包括各部分75，76，77和引线78的引线框70。引线框70包括四个凹部，在第一部分75的内部表面中的第一凹部81，在第二部分76的内部表面中的第二凹部82，在第二部分76的内部表面中的第三凹部83以及形成在被定位为相邻于第三凹部83的引线85，103中的一些的部分中的第四凹部86。在该实施例中，各凹部可以被认为形成共同的凹部，四个插入部71，72，73，74可以被容纳到该共同的凹部中。
对于在图8中图示的半导体封装110而言，第一凹部81和第二凹部82的被定位为最靠近引线框70的第三部分77的部分以及第四凹部86容纳在第一插入部71与下方的第一部分75和第二部分76的部分之间的导电连接以及在第三插入部73与引线103之间的导电连接以及在第四插入部与引线85之间的导电连接。如在图9B中图示的那样，第一凹部81、第二凹部82和第四凹部86的这些区包括导电表面。第一凹部81、第二凹部82和第三凹部83的其余部分被涂覆有电绝缘材料。
至少第四插入部74的更短的臂的远端部以及至少第三插入部73的横越部的远端部以及至少第二插入部72的远端部也在下表面89（以及可选地，侧面90）上涂覆有电绝缘材料。相反，第一插入部71、第三插入部73的容纳在第四凹部86中的竖立部、以及第四插入部74的容纳在第四凹部86中的长臂部分保持未被涂覆并且包括导电的下表面89并且被用于形成导电连接。
在图9C中，将导电粘合剂施加到第一凹部81、第二凹部82、第三凹部83和第四凹部86。第一插入部71、第二插入部72、第三插入部73和第四插入部74被放置到引线框70上，以使得第一插入部71被布置在第一凹部81和第二凹部82中并且被第一凹部81和第二凹部82支承，并且桥接引线框70的第一部分75和第二部分76之间的间隙87。第二插入部72被布置在第一凹部81和第二凹部82中并且被第一凹部81和第二凹部82支承，以使得它还桥接第一部分75和第二部分76之间的间隙87。第三插入部73在第一凹部81、第三凹部83以及第四凹部86的被布置在引线103上的部分之间延伸。第四插入部74被放置在第三凹部83和第四凹部86中，以使得它被布置在远端部分附近并且延伸到第三插入部73的T的竖立部。四个插入部71，72，73，74在横向上彼此分隔开。然后如在图9D中图示的那样使粘合剂固化。
可以使用导电粘合剂以便产生导电连接。插入部72，73，74和凹部81，82，83，86上的电绝缘涂层被用于即便使用导电粘合剂也例如防止在第二插入部72与第一部分75和第二部分76之间形成电连接。
例如，对于其中插入部与下面的引线框的部分形成导电连接的实施例而言，可以使用焊料代替导电粘合剂。对于其中不要求插入部与引线框形成导电连接的实施例而言，可以使用电绝缘的粘合剂。在一些实施例中，导电粘合剂材料可以被用于导电连接并且电绝缘的粘合剂材料可以被用于电绝缘连接。
如在图9E中图示的那样，然后使焊料84（例如焊料膏）分布到引线框70的第一部分75、第二部分76和第三部分77的其上要安装半导体器件91，92和93的内部表面上。还使焊料84分布到位于第三凹部83中的第三插入部73和第四插入部74的其上要被安装晶体管92的栅极焊盘96和源极焊盘95的远端部上。
如在图9F中图示的那样，第一半导体器件91被安装在第一部分75的内部表面79上并且实质上被定位为相邻于第一凹部81。第一半导体器件91可以与位于第一凹部81中的第一插入部71、第二插入部72和第三插入部73的远端部重叠。晶体管器件92是采用源极向下的布置安装的，以使得源极焊盘95被安装在第二部分76的内部表面上并且被电连接到第二部分76的内部表面，并且以使得栅极焊盘96位于第三插入部73上方并且被安装在第三插入部73上并且被电连接到第三插入部73，并且因此被连接到引线103，并且使得源极焊盘95或进一步的源极感测焊盘位于第四插入部74上方并且被安装在第四插入部74上并且被电连接到第四插入部74，并且被电连接到引线85。
第二晶体管器件93被安装以使得其漏极焊盘99面向下并且被安装在引线框70的第三部分77上并且被电连接到引线框70的第三部分77，并且使得其源极焊盘97和栅极焊盘98面向上。图9F还图示在第一半导体器件91和第一插入部71之间制备了键合布线100、在第一半导体器件91和第二插入部72之间制备了键合布线101、在第二插入部72和第四插入部74之间制备了键合布线102、在第一半导体器件91和第二晶体管器件93之间制备了键合布线105、在第一半导体器件91和引线78之间制备了键合布线106、以及在第二晶体管器件93的栅极焊盘98和引线框70的引线107之间制备了键合布线104。
如在图9G中图示的那样，为了在两个晶体管器件92，93之间形成半桥电路，将焊料84放置到第二晶体管器件93的面向上的源极焊盘97上、晶体管器件92的面向上的漏极焊盘94上、以及形成被布置成相邻于引线框70的第二部分76的侧面的输出节点的引线108的集合上。
如在图9H中图示的那样，接触夹109被附接到晶体管93的源极焊盘97、晶体管器件92的漏极焊盘94以及引线108。接触夹109将晶体管93的源极焊盘97、晶体管器件92的漏极焊盘94与引线108电连接。可以使该装置经受焊料回流处理以在半导体器件91，92，93、引线框70和接触夹109之间形成焊接连接。然后可以将引线框70的内部表面79、半导体器件91，92，93、接触夹109和键合布线嵌入在未图示的模制合成物中以便产生半导体封装110。
通过使用与引线框分离的附加的导电部件，由引线框提供的内部再分配结构可以被从引线框的在其下表面上的布局解耦。在位于封装壳体或模制件内的引线框的上表面中使用凹部使得导电部件能够被容纳在引线框的厚度内并且形成插入部，并且还使得导电部件的上表面实质上与引线框的其余部分的上表面共面。导电部件可以被定位在引线框的引线的部分上，以增加其上可以形成键合连接的可用区域。更进一步地，可以优化键合布线在封装内的位置以更好地避免封装内的器件的交叉和边沿。可以改进封装可靠性并且在内部再分配结构上的附加的灵活性可以用于为封装提供附加的功能，例如电流感测或源极感测。
为了容易描述而使用了诸如“下面”，“下方”，“下”，“上方”和“上”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语意图涵盖器件的除了与在各图中描绘的那些相比不同的定向之外的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元件、区、区段等并且也没有限制的意图。贯穿于描述同样的术语指代同样的元件。
如在此使用的那样，术语“具有”、“包含”、“包括”以及“含有”等是开放式术语，其指示所声明的元件或特征的存在但是不排除附加的元件或特征。除非上下文另外清楚地指示，否则量词“一”、“一个”和指代词“该”有包括复数以及单数的意图。要理解的是除非另外具体指明，否则在此描述的各种实施例的特征可以彼此组合。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换和/或等同实现可以代替所示出和描述的具体实施例。本申请有覆盖在此讨论的具体实施例的任何适配或变化的意图。因此，意图仅由权利要求及其等同物来限制本发明。

Claims (16)

1.一种引线框，包括：
第一导电部分和第二导电部分，第一导电部分和第二导电部分的每个具有外部表面和内部表面，外部表面被布置成提供具有占位面积的实质上共面的外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；
第一凹部，被布置在第一部分的内部表面中；
第二凹部，被布置在第二部分的内部表面中；
第一导电插入部，被布置在第一凹部和第二凹部中并且在第一凹部和第二凹部之间延伸，并且桥接第一部分和第二部分之间的间隙。
2.根据权利要求1所述的引线框，其中插入部的上表面与引线框的第一部分和第二部分的内部表面实质上共面。
3.根据权利要求1或权利要求2所述的引线框，其中导电插入部进一步包括在导电插入部的下表面上以及可选地在导电插入部的侧面上的电绝缘涂层，下表面朝向引线框的第一部分和第二部分的内部表面。
4.根据权利要求1至3中的任何一项所述的引线框，其中第一凹部和第二凹部中的至少一个被涂覆有电绝缘涂层。
5.根据权利要求1至4中的任何一项所述的引线框，其中，
插入部被机械地附接到引线框的第一部分和第二部分并且与引线框的第一部分和第二部分电绝缘，或者
插入部被机械地附接到引线框的第一部分和第二部分并且被电连接到引线框的第一部分和第二部分，或者
插入部被机械地附接到引线框的第一部分并且与引线框的第一部分电绝缘，并且被机械地附接到引线框的第二部分并且被电连接到引线框的第二部分。
6.一种半导体封装，包括：
根据权利要求1至5之一所述的引线框，以及
第一半导体器件，
其中插入部形成在第一半导体器件和引线框的外部接触区之间的内部导电再分配结构的部分。
7.根据权利要求6所述的半导体封装，其中第一半导体器件被安装在引线框的第一部分上并且被安装在插入部上。
8.根据权利要求7所述的半导体封装，其中第一半导体器件是具有源极接触焊盘和栅极接触焊盘的晶体管器件，其中第一插入部被机械地附接到引线框的第一部分并且与引线框的第一部分电绝缘，并且被机械地附接到引线框的第二部分并且被电连接到引线框的第二部分，其中晶体管器件的源极接触焊盘被安装在引线框的第一部分上并且被电连接到引线框的第一部分，并且晶体管器件的栅极接触焊盘被安装在第一插入部上并且被电连接到第一插入部。
9.根据权利要求6所述的半导体封装，进一步包括第二半导体器件，其中第一半导体器件被安装在引线框的第一部分上，并且第二半导体器件被安装在引线框的第二部分上。
10.根据权利要求9所述的半导体封装，其中第一插入部被机械地附接到引线框的第一部分和第二部分并且被电连接到引线框的第一部分和第二部分，并且第一半导体器件被通过键合布线电耦合到第一插入部，其中第二半导体器件是具有源极焊盘的晶体管器件，其中晶体管器件的源极焊盘被安装在引线框的第二部分上并且被电耦合到引线框的第二部分并且被电耦合到第一插入部。
11.根据权利要求6所述的半导体封装，其中第一插入部被机械地附接到引线框的第一部分和第二部分并且与引线框的第一部分和第二部分电绝缘，其中第一半导体器件被通过一个或多个键合布线电耦合到第一插入部，并且第一插入部被通过一个或多个键合布线电耦合到引线框的第三部分，引线框的第三部分与引线框的第一部分和第二部分分隔开。
12.根据权利要求10或权利要求11所述的半导体封装，其中第一插入部被机械地附接到引线框的第一部分和第二部分并且与引线框的第一部分和第二部分电绝缘，并且被机械地附接到引线框的第四部分并且被电连接到引线框的第四部分，引线框的第四部分与引线框的第一部分和第二部分分隔开。
13.根据权利要求11至12中的任何一项所述的半导体封装，进一步包括第二导电插入部，第二导电插入部被机械地附接到引线框的第二部分并且与引线框的第二部分电绝缘，并且被机械地附接到引线框的第四部分并且被电连接到引线框的第四部分，引线框的第四部分与引线框的第一部分、第二部分和第三部分分隔开，其中第一半导体器件的接触焊盘被电耦合到第二插入部和引线框的第四部分。
14.一种制备半导体封装的方法，包括：
提供导电引线框，导电引线框包括：第一部分和第二部分，第一部分和第二部分的每个具有外部表面和内部表面，外部表面提供外部接触区，内部表面与外部表面相对，通过间隙来将第一部分与第二部分分隔开；第一凹部，被布置在第一部分的内部表面中；以及第二凹部，被布置在第二部分的内部表面中；
将导电插入部插入到第一凹部和第二凹部中以使得其从第一凹部延伸到第二凹部并且桥接第一部分和第二部分之间的间隙；
将插入部机械地附接到第一凹部和第二凹部；
将第一半导体器件安装到引线框的第一部分上。
15.根据权利要求14所述的方法，进一步包括：
将插入部电连接到第一部分和第二部分中的至少一个，或者
使插入部与第一部分和第二部分中的至少一个电绝缘。
16.根据权利要求14或权利要求15所述的方法，进一步包括：将第一半导体器件安装在第一部分上，并且通过键合布线来将第一半导体器件电连接到插入部，或者通过利用导电层将第一半导体器件的接触焊盘附接到插入部来将第一半导体器件电连接到插入部。
CN201910726205.0A 2018-08-07 2019-08-07 引线框、半导体封装以及方法 Pending CN110828414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18187774.7 2018-08-07
EP18187774.7A EP3608955B1 (en) 2018-08-07 2018-08-07 Leadframe, semiconductor package and method

Publications (1)

Publication Number Publication Date
CN110828414A true CN110828414A (zh) 2020-02-21

Family

ID=63259416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910726205.0A Pending CN110828414A (zh) 2018-08-07 2019-08-07 引线框、半导体封装以及方法

Country Status (4)

Country Link
US (1) US20200051898A1 (zh)
EP (1) EP3608955B1 (zh)
KR (1) KR20200016816A (zh)
CN (1) CN110828414A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300365B (zh) * 2021-11-27 2023-01-03 昆山弗莱吉电子科技有限公司 铜合金引线框架的后处理工艺以及铜合金引线框架

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
US9620443B2 (en) * 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture

Also Published As

Publication number Publication date
EP3608955B1 (en) 2022-10-05
EP3608955A1 (en) 2020-02-12
US20200051898A1 (en) 2020-02-13
KR20200016816A (ko) 2020-02-17

Similar Documents

Publication Publication Date Title
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US6339255B1 (en) Stacked semiconductor chips in a single semiconductor package
US8035221B2 (en) Clip mount for integrated circuit leadframes
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
CN107611041B (zh) 具有夹具对准凹口的半导体封装和相关方法
US20010017410A1 (en) Mounting multiple semiconductor dies in a package
JPH05109975A (ja) 樹脂封止型半導体装置
US10854524B2 (en) Power semiconductor module
JP2881733B2 (ja) ボトムリード型半導体パッケージ
US10026684B2 (en) IC package
CN108155172B (zh) 集成电路封装
CN110828414A (zh) 引线框、半导体封装以及方法
US9508625B2 (en) Semiconductor die package with multiple mounting configurations
CN114267655A (zh) 半导体封装、半导体模块以及其制造方法
US20210134686A1 (en) Power semiconductor device
US7298034B2 (en) Multi-chip semiconductor connector assemblies
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
CN108987352B (zh) 具有连接在载体层级处的部件的封装
JPH06507276A (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
EP4156253A1 (en) Resin encapsulated semiconductor package comprising an external recess with exposed electrical contacts and a semiconductor module using the same
JP2003197828A (ja) 樹脂封止型半導体装置
KR101824725B1 (ko) 반도체 패키지
JP2587722Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination