CN110808011A - 驱动电路、发光显示装置和驱动方法 - Google Patents

Abstract

本发明提供一种驱动电路、发光显示装置和驱动方法。即使是在感测驱动期间执行其它视频控制驱动(例如，伪数据插入驱动)的情况下，感测也不受其它视频控制驱动(例如，伪数据插入驱动)的影响。防止了感测误差，并改善了图像质量。

Description

驱动电路、发光显示装置和驱动方法

相关申请的交叉引用

本申请要求于2018年8月6日提交的韩国专利申请No.10-2018-0091237的优先权，出于所有目的，该申请通过引用并入本文，如同全部阐述于本文中一样。

技术领域

示例性实施例涉及一种驱动电路、发光显示装置和驱动方法。

背景技术

近来脱颖而出的有机发光显示装置具有诸如高响应速度、高发光效率、高亮度和宽视角的优势特征，因为其中使用的有机发光二极管(OLED)自身能够发光。

在这种发光显示装置中，分别包括发光二极管和驱动该发光二极管的驱动晶体管的多个子像素以矩阵的形式布置，并且多个子像素中由扫描信号选择的子像素的亮度水平根据灰度数据来控制。

在发光显示装置中，发光二极管(LED)和驱动该发光二极管的驱动晶体管设置在显示面板中限定的每个子像素中。由于子像素中的驱动晶体管的特性(例如，阈值电压或迁移率)的变化或子像素的不同驱动时长，可能发生子像素的驱动晶体管之间的特性偏差。因此，子像素可能具有不同的亮度水平(不均匀的亮度)，从而降低图像质量。

在相关技术的发光显示装置中，为了消除子像素之间的不同亮度水平，已经提出了检测驱动晶体管之间的特性偏差并补偿此偏差的感测和补偿技术。然而，尽管存在感测和补偿技术，但由于意想不到的原因可能发生感测误差，从而导致异常图像。

发明内容

根据本发明的一个方面，提供了一种发光显示装置，包括：显示面板，显示面板中设置有多条数据线和多条栅极线，排列有由多条数据线和多条栅极线限定的多个子像素，并设置有多条基准电压线；数据驱动电路，数据驱动电路驱动多条数据线；以及栅极驱动电路，栅极驱动电路驱动多条栅极线，其中，从多个子像素中选择的感测目标子像素的感测时段包括：第一时段，在第一时段中，感测数据电压通过数据线被供应给感测目标子像素，并且感测基准电压通过基准电压线被供应给感测目标子像素；第二时段，在第二时段中，基准电压线的电压增加；以及第三时段，在第三时段中，在第二时段开始之后经过预定时间时，检测基准电压线的电压，其中，在第二时段和第三时段期间，与基准电压线或电连接到基准电压线的连接线重叠的数据线保持在与感测数据电压不同的电压。

根据本发明的另一个方面，提供了一种发光显示装置的驱动方法，发光显示装置包括：显示面板，显示面板中设置有多条数据线和多条栅极线，排列有由多条数据线和多条栅极线限定的多个子像素，并设置有多条基准电压线；数据驱动电路，数据驱动电路驱动多条数据线；以及栅极驱动电路，栅极驱动电路驱动多条栅极线，驱动方法包括：通过数据线向感测目标子像素供应感测数据电压，并通过基准电压线向感测目标子像素供应感测基准电压；增加基准电压线的电压；以及在开始增加基准电压线的电压之后经过预定时间时，检测基准电压线的电压，其中，在增加基准电压线的电压和检测基准电压线的电压期间，与基准电压线或电连接到基准电压线的连接线重叠的数据线保持在与感测数据电压不同的电压。

根据本发明的另一个方面，提供了一种发光显示装置的驱动电路，发光显示装置包括：显示面板，显示面板中设置有多条数据线和多条栅极线，排列有由多条数据线和多条栅极线限定的多个子像素，并设置有多条基准电压线，驱动电路包括：数据电压输出电路，数据电压输出电路通过数据线向从多个子像素中选择的感测目标子像素供应感测数据电压；以及模数转换器，模数转换器在基准电压线的电压开始增加之后经过预定时间时，检测电连接到感测目标子像素的基准电压线的电压，其中，在基准电压线的电压开始增加之后并且在基准电压线的电压检测完成之前，数据电压输出电路将感测数据电压供应至与基准电压线或电连接到基准电压线的连接线重叠的数据线。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本公开的上述和其它目的、特征和优点，其中：

图1示意性地示出了根据示例性实施例的有机发光显示装置的系统配置；

图2示出了根据示例性实施例的有机发光显示装置的系统配置；

图3示出了根据示例性实施例的显示面板中的子像素电路；

图4示出了根据示例性实施例的有机发光显示装置的补偿电路；

图5示出了根据示例性实施例的有机发光显示装置的阈值电压感测的驱动时序图；

图6示出了根据示例性实施例的有机发光显示装置的迁移率感测的驱动时序图；

图7示出了根据示例性实施例的有机发光显示装置在更多不同的时间点执行的感测处理；

图8示出了根据示例性实施例的有机发光显示装置中的子像素和线的布置；

图9是示出根据示例性实施例的有机发光显示装置的伪数据插入驱动的图；

图10是示出根据示例性实施例的有机发光显示装置的实时感测驱动和伪数据插入驱动的图；

图11示出了在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置的实时感测驱动和伪数据插入驱动之间的时序关系的三种情况；

图12示出了根据示例性实施例的有机发光显示装置由实时感测驱动期间执行的伪数据插入驱动产生的数据线和基准电压线之间的电磁相互作用；

图13示出了测量根据示例性实施例的有机发光显示装置中的基准电压线的电压条件的曲线图，在实时感测驱动期间执行的伪数据插入驱动使电压条件不稳定；

图14示出了根据示例性实施例的有机发光显示装置的屏幕，其中图像质量的降低是由实时感测驱动期间执行的伪数据插入驱动引起的；

图15示出了根据示例性实施例的有机发光显示装置的驱动方法，即使在实时感测驱动期间执行伪数据插入驱动的情况下，该驱动方法也能防止图像质量降低；

图16示出了根据示例性实施例的有机发光显示装置的驱动时序图，该驱动时序被设计为即使在实时感测驱动期间执行伪数据插入驱动的情况下也防止图像质量的降低；

图17是示出在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置的实时感测驱动和伪数据插入驱动之间的时序关系的第一种情况的驱动时序图；

图18是示出在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置的实时感测驱动和伪数据插入驱动之间的时序关系的第二种情况的驱动时序图；

图19是示出在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置的实时感测驱动和伪数据插入驱动之间的时序关系的第三种情况的驱动时序图；

图20示出了根据示例性实施例的有机发光显示装置的屏幕，其中即使在实时感测驱动期间执行伪数据插入驱动的情况下也能防止图像质量的降低；以及

图21是示出根据示例性实施例的有机发光显示装置的驱动方法的流程图。

具体实施方式

在下文中，将详细参考本公开的实施例，实施例的示例在附图中示出。在整个说明书中，应参照附图，附图中相同的附图标记和符号将用于表示相同或相似的部件。在本公开的以下描述中，在可能使得本公开的主题不清楚的情况下，将省略对并入本文中的已知功能和组件的详细描述。

还应理解，虽然诸如“第一”、“第二”、“A”、“B”、“(a)”和“(b)”的术语可以用于本文中以描述各种元件，但这些术语仅用于将一个元件与其它元件区分开。这些元件的实质、序列、顺序或数量不受这些术语的限制。应当理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，它不仅可以“直接连接或耦接到”另一个元件，也可以通过“中间”元件“间接连接或耦接到”另一个元件。

图1示意性地示出了根据示例性实施例的有机发光显示装置100的系统配置。

参照图1，根据示例性实施例的有机发光显示装置100包括显示面板110和驱动显示面板110的驱动电路111。在显示面板110中，设置有多条数据线DL和多条栅极线GL，并且由多条数据线DL和多条栅极线GL限定的多个子像素SP以矩阵的形式布置。

就功能而言，驱动电路111可以包括驱动多条数据线DL的数据驱动电路120、驱动多条栅极线GL的栅极驱动电路130以及控制数据驱动电路120和栅极驱动电路130的控制器140。

在显示面板110中，多条数据线DL和多条栅极线GL可以彼此交叉。例如，多条栅极线GL可以布置成行或列，而多条数据线DL可以布置成列或行。在下文中，为简便起见，多条栅极线GL将被视为布置成行，而多条数据线DL将被视为布置成列。

除了多条数据线DL和多条栅极线GL之外，其它类型的线可以设置在显示面板110中。

控制器140可以将视频数据DATA提供至数据驱动电路120。

另外，控制器140可以通过传送驱动数据驱动电路120和栅极驱动电路130所必需的各种控制信号DCS和GCS来控制数据驱动电路120的操作和栅极驱动电路130的操作。

控制器140在由帧定义的时间点开始扫描，通过将从外部源输入的视频数据转换为数据驱动电路120可读的数据信号格式输出转换的视频数据DATA，并响应于扫描控制在适当时间点的数据驱动。

控制器140接收时序信号，例如垂直同步信号Vsync、水平同步信号Hsync、输入数据使能(DE)信号和时钟(CLK)信号，并产生各种控制信号并将各种控制信号输出到数据驱动电路120和栅极驱动电路130以控制数据驱动电路120和栅极驱动电路130。

例如，控制器140输出各种栅极控制信号GCS以控制栅极驱动电路130，栅极控制信号GCS包括栅极起始脉冲(GSP)信号、栅极移位时钟(GSC)信号、栅极输出使能(GOE)信号等。

另外，控制器140输出各种数据控制信号DCS以控制数据驱动电路120，数据控制信号DCS包括源起始脉冲(SSP)信号、源采样时钟(SSC)信号、源输出使能(SOE)信号等。

控制器140可以是在典型显示技术中使用的时序控制器，或者可以是包括时序控制器和执行其它控制功能的控制装置。

控制器140可以被设置为与数据驱动电路120分离的部件，或者可以被设置为与数据驱动电路120结合(或集成)的集成电路(IC)。

数据驱动电路120从控制器140接收视频数据DATA，并将数据电压供应给多条数据线DL以驱动多条数据线DL。这里，数据驱动电路120也可以称为源极驱动电路。

数据驱动电路120可以包括移位寄存器、锁存电路、数模转换器(DAC)、输出缓冲器等。

在一些情况下，数据驱动电路120还可以包括一个或多个模数转换器(ADC)。

栅极驱动电路130通过顺序地将扫描信号提供给多条栅极线GL来顺序地驱动多条栅极线GL。这里，栅极驱动电路130也可以称为扫描驱动电路。

栅极驱动电路130可以包括移位寄存器、电平寄存器等。

在控制器140的控制下，栅极驱动电路130顺序地将具有导通或关断电压的扫描信号提供给多条栅极线GL。

当栅极驱动电路130打开特定栅极线时，数据驱动电路120将从控制器140接收的视频数据DATA转换为模拟数据电压，并将数据电压供应至多条数据线DL。

数据驱动电路120可以设置在显示面板110的一侧，例如，在显示面板110的上方或下方。在一些情况下，根据驱动系统、面板的设计等，数据驱动电路120可以设置在显示面板110的两侧，例如，显示面板110的上方和下方。

栅极驱动电路130可以设置在显示面板110的一侧，例如，在显示面板110的右侧或左侧。在一些情况下，根据驱动系统、面板的设计等，栅极驱动电路130可以设置在显示面板110的两侧，例如，显示面板110的右侧和左侧。

数据驱动电路120可以包括一个或多个源极驱动器IC SDIC。

每个源极驱动器IC SDIC可以通过带载自动封装(TAB)方法或通过玻璃上芯片(COG)方法连接到显示面板110的接合焊盘，可以直接安装在显示面板110上，或者在一些情况下，可以与显示面板110成为一体。另外，可以使用安装在连接到显示面板110的薄膜上的膜上芯片(COF)结构来实现每个源极驱动器IC。在这种情况下，源极驱动器IC可以安装在电路薄膜上，以经由电路薄膜电连接到显示面板110中的数据线DL。

栅极驱动电路130可以包括通过TAB方法或COG方法连接到显示面板PNL的接合焊盘的一个或多个栅极驱动器IC GDIC。另外，可以使用直接设置在显示面板110上的面板内栅极(GIP)结构来实现栅极驱动电路130。另外，可以使用COF结构来实现栅极驱动电路130。在这种情况下，栅极驱动电路130的栅极驱动电路可以安装在电路薄膜上，以经由电路薄膜电连接到显示面板110中的栅极线GL。

图2示出了根据示例性实施例的有机发光显示装置100的系统配置。

参照图2，数据驱动电路120的每个源极驱动器IC SDIC使用诸如TAB、COG和COF的多种方法中的COF结构来实现，而栅极驱动电路130使用多种方法(例如TAB、COG、COF和GIP)来实现。

数据驱动电路120的源极驱动器IC SDIC可以分别安装在源极侧电路薄膜SF上。

每个薄膜SF的一部分可以电连接到显示面板110。

使源极驱动器IC SDIC和显示面板110电连接的线可以设置在源极侧电路薄膜SF上。

有机发光显示装置100可以包括至少一个源印刷电路板SPCB和控制印刷电路板CPCB，控制印刷电路板CPCB上安装有控制部件和各种电子装置，以便提供多个源极驱动器IC SDIC与其它装置的电路连接。

安装有源极驱动器IC SDIC的每个薄膜SF的另一部分可以电连接到至少一个源印刷电路板SPCB。

也就是说，安装有源极驱动器IC SDIC的每个薄膜SF的一部分可以电连接到显示面板110，并且每个薄膜SF的另一部分可以电连接到源印刷电路板SPCB。

控制器140、电源管理IC(PMIC)210等可以安装在控制印刷电路板CPCB上。控制器140控制数据驱动电路120、栅极驱动电路130等的操作。电源管理IC 210向显示面板110、数据驱动电路120、栅极驱动电路130等提供各种形式的电压或电流，或者控制提供至显示面板110、数据驱动电路120、栅极驱动电路130等的各种形式的电压或电流。

可以通过至少一个连接构件实现至少一个源印刷电路板SPCB和控制印刷电路板CPCB之间的电路连接。这里，连接构件可以是例如柔性印刷电路(FPC)、柔性扁平电缆(FFC)等。

至少一个源印刷电路板SPCB和控制印刷电路板CPCB可以集成(或组合)成单个印刷电路板。

有机发光显示装置100还可以包括电连接到控制印刷电路板CPCB的设置板230。设置板230也可以称为电源板(power board)。

执行有机发光显示装置100的总体电源管理的主电源管理电路(M-PMC)220可以位于设置板230上。

电源管理IC 210是管理包括显示面板110和显示面板110的驱动电路120、130和140的显示模块的电源的电路。主电源管理电路220是管理包括显示模块的整个系统的电源的电路。主电源管理电路220可以与电源管理IC 210协同工作。

布置在根据示例性实施例的有机发光显示装置100的显示面板110中的每个子像素SP可以包括有机发光二极管(OLED，即，自发光元件)和驱动晶体管(即，驱动有机发光二极管的电路元件)。

每个子像素SP的电路元件的类型和数量可以根据所提供的功能、设计等不同地确定。

图3示出了根据示例性实施例的显示面板110中的子像素电路。

多条数据线DL、多条栅极线GL、多条驱动电压线DVL和多条基准电压线RVL可以设置在根据示例性实施例的显示面板110中。

在根据示例性实施例的有机发光显示装置100中，每个子像素SP可以包括有机发光二极管OLED、驱动有机发光二极管OLED的驱动晶体管DRT、电连接在驱动晶体管DRT的第一节点N1和多条数据线DL中的相应数据线DL之间的扫描晶体管T1、电连接在驱动晶体管DRT的第二节点N2和多条基准电压线RVL中的相应基准电压线RVL之间的感测晶体管T2，以及电连接到驱动晶体管DRT的第一节点N1和第二节点N2的储存电容Cst。

有机发光二极管OLED可包括阳极、有机发光层、阴极等。

参照图3中的电路，有机发光二极管OLED的阳极可以电连接到驱动晶体管DRT的第二节点N2。可以将基础电压EVSS施加到有机发光二极管OLED的阴极。

在此，基础电压EVSS可以是例如地电压，或者是高于或低于地电压的电压。另外，基础电压EVSS可以根据驱动条件而变化。例如，视频驱动中的基础电压EVSS和感测驱动中的基础电压EVSS可以被设置为彼此不同。

驱动晶体管DRT通过向有机发光二极管OLED提供驱动电流来驱动有机发光二极管OLED。

驱动晶体管DRT可以包括第一节点N1、第二节点N2、第三节点N3等。

驱动晶体管DRT的第一节点N1可以是栅极节点，并且可以电连接到扫描晶体管T1的源极节点或漏极节点。驱动晶体管DRT的第二节点N2可以是源极节点或漏极节点，可以电连接到有机发光二极管OLED的阳极(或阴极)，并且可以连接到感测晶体管T2的源极节点或漏极节点。驱动晶体管DRT的第三节点N3可以是漏极节点或源极节点，驱动电压EVDD施加到第三节点N3，第三节点N3可以电连接到驱动电压线DVL，通过该驱动电压线DVL提供驱动电压EVDD。在下文中，为简便起见，作为示例，驱动晶体管DRT的第一节点、第二节点N2和第三节点N3将分别被视为栅极节点、源极节点和漏极节点。

储存电容Cst可以电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间，以在一帧时段(或预定时段)期间维持对应于视频信号电压的数据电压Vdata或者对应于数据电压Vdata的电压。

扫描晶体管T1的漏极节点或源极节点可以电连接到对应的数据线DL。扫描晶体管T1的源极节点或漏极节点可以电连接到驱动晶体管DRT的第一节点N1。扫描晶体管T1的栅极节点可以电连接到相应的栅极线(通过该栅极线施加扫描信号SCAN)。

扫描晶体管T1可以由通过相应的栅极线施加到其栅极节点的扫描信号SCAN进行开关控制。

扫描晶体管T1可以通过扫描信号SCAN导通，以将从相应的数据线DL提供的数据电压Vdata传输到驱动晶体管DRT的第一节点N1。

感测晶体管T2的漏极节点或源极节点可以电连接到基准电压线RVL，并且感测晶体管T2的源极节点或漏极节点可以电连接到驱动晶体管DRT的第二节点N2。感测晶体管T2的栅极节点可以电连接到相应的栅极线(通过该栅极线向其施加感测信号SENSE)。

感测晶体管T2可以由通过相应的栅极线施加到其栅极节点的感测信号SENSE进行开关控制。

感测晶体管T2可以通过感测信号SENSE导通，以将从相应的基准电压线RVL提供的基准电压Vref传输到驱动晶体管DRT的第二节点N2。

储存电容Cst可以是有意设计成设置在驱动晶体管DRT外部的外部电容，而不是寄生电容，例如Cgs或Cgd，即位于驱动晶体管DRT的第一节点N1和第二节点N2之间的内部电容。

驱动晶体管DRT、扫描晶体管T1和感测晶体管T2中的每一个可以是n型晶体管或p型晶体管。

这里，扫描信号SCAN和感测信号SENSE可以是单独的栅极信号。在这种情况下，扫描信号SCAN和感测信号SENSE可以分别通过不同的栅极线施加到扫描晶体管T1的栅极节点和感测晶体管T2的栅极节点。

在一些情况下，扫描信号SCAN和感测信号SENSE可以是相同的栅极信号。在这种情况下，扫描信号SCAN和感测信号SENSE可以通过相同的栅极线共用地施加到扫描晶体管T1的栅极节点和感测晶体管T2的栅极节点。

图3中所示的子像素结构是三个晶体管和一个电容器(3T1C)的结构，这仅出于说明目的而给出，并且在一些情况下，可以进一步包括一个或多个晶体管或一个或多个电容器。或者，多个子像素可以具有相同的结构，或者多个子像素中的一些子像素可以与其余子像素具有不同的结构。

在下文中，将通过示例简要描述每个子像素SP的视频驱动操作。

每个子像素SP的显示驱动操作(也称为视频驱动操作)可以包括视频数据写入步骤、升压步骤和发光步骤。

在视频数据写入步骤中，可以将与视频信号对应的视频驱动数据电压Vdata施加到驱动晶体管DRT的第一节点N1，并且可以将视频驱动基准电压Vref施加到驱动晶体管DRT的第二节点N2。这里，由于驱动晶体管DRT的第二节点N2与基准电压线RVL之间的电阻元件，类似于视频驱动基准电压Vref的电压Vref’可以施加到驱动晶体管DRT的第二节点N2。

视频驱动基准电压Vref也由VpreR指示。

在视频数据写入步骤中，扫描晶体管T1和感测晶体管T2可以同时或者以微小的时间差导通。

在视频数据写入步骤中，储存电容Cst可以被充有对应于两端之间的电位差(即Vdata-Vref或Vdata-Vref’)的电荷。

将视频驱动数据电压Vdata施加到驱动晶体管DRT的第一节点N1被称为视频数据写入。

在视频数据写入步骤之后的升压步骤中，驱动晶体管DRT的第一节点N1和第二节点N2可以同时或者以微小的时间差电浮置。

关于这一点，可以通过扫描信号SCAN的关断电平电压关断扫描晶体管T1。另外，可以通过感测信号SENSE的关断电平电压关断感测晶体管T2。

在升压步骤中，驱动晶体管DRT的第一节点N1的电压和第二节点N2的电压可以升高，同时驱动晶体管DRT的第一节点N1和第二节点N2之间的电压差保持不变。

当在升压步骤期间驱动晶体管DRT的第一节点N1和第二节点N2的电压的升高使驱动晶体管DRT的第二节点N2的升压电压达到特定电压电平或更高时，操作进入发光步骤。(特定电压电平是比基础电压EVSS高出有机发光二极管OLED的阈值电压的量的电压电平，并且可以点亮有机发光二极管OLED。)

在该发光步骤中，驱动电流流到有机发光二极管OLED。然后，有机发光二极管OLED可以发光。

设置在根据示例性实施例的显示面板110中布置的多个子像素SP中的每个子像素SP中的驱动晶体管DRT具有独特的特性，例如阈值电压或迁移率(也称为电子迁移率)。

随着驱动时间的流逝，驱动晶体管DRT可能劣化。因此，驱动晶体管DRT的独特特性可以根据驱动时间而改变。

驱动晶体管DRT的开关时间会随这些特性的变化而变化。也就是说，向有机发光二极管OLED供应电流的时间点和供应到有机发光二极管OLED的电流量会随着特性的变化而变化。由于驱动晶体管DRT的特性的这种变化，相应的子像素SP的实际亮度水平可能与预期的亮度水平不同。

另外，显示面板110中布置的多个子像素SP可以具有不同的驱动时长。因此，子像素SP中的驱动晶体管DRT可能具有特性的偏差，例如，阈值电压和迁移率的偏差。

驱动晶体管DRT之间的这种特性偏差可能导致子像素SP之间的亮度水平不同。因此，显示面板110的亮度均匀性可能降低，从而降低图像质量。

关于这一点，根据示例性实施例，有机发光显示装置100可以包括能够补偿驱动晶体管DRT之间的特性偏差的补偿电路，并且可以提供使用该补偿电路的补偿方法。将参照图4至图7更详细地描述这些特征。

图4示出了根据示例性实施例的有机发光显示装置100的补偿电路。

根据示例性实施例的有机发光显示装置100必须检测驱动晶体管DRT的特性或特性的变化，以补偿驱动晶体管DRT之间的特性偏差。

根据示例性实施例的有机发光显示装置100的补偿电路可包括用于通过驱动(感测驱动)具有3T1C结构或由3T1C结构修改而来的结构的子像素来感测子像素SP中的驱动晶体管DRT的特性或特性的变化的组件。

根据示例性实施例的有机发光显示装置100可以通过感测驱动来检测基准电压线RVL的电压，并且可以根据检测的电压来确定子像素SP中的驱动晶体管DRT中的特性或特性的变化。这里，基准电压线RVL不仅可以用于传输基准电压，还可以用作感测线以检测子像素的特性，例如，驱动晶体管DRT的特性。因此，基准电压线RVL也可以称为感测线。

更具体地，响应于根据示例性实施例的有机发光显示装置100的感测驱动，驱动晶体管DRT的特性或特性的变化被反映为驱动晶体管DRT的第二节点N2的电压，例如Vdata-Vth。

如果感测晶体管T2处于导通状态，则驱动晶体管DRT的第二节点N2的电压可以对应于基准电压线RVL的电压。基准电压线RVL上的线性电容器Cline可以被驱动晶体管DRT的第二节点N2的电压充电。由于线性电容器Cline被充电，基准电压线RVL可以具有与驱动晶体管DRT的节点N2的电压对应的电压。

根据示例性实施例的有机发光显示装置100的补偿电路可以通过开关控制作为感测目标的子像素SP中的扫描晶体管T1和感测晶体管T2来执行补偿驱动，并控制数据电压Vdata的供应和基准电压Vref的供应，使得驱动晶体管DRT的第二节点N2具有反映驱动晶体管DRT的特性(例如阈值电压或迁移率)或这些特性的变化的电压条件。

补偿电路可以包括模数转换器ADC和开关电路。模数转换器ADC测量对应于驱动晶体管DRT的第二节点N2的电压的基准电压线RVL的电压，并将测量的电压转换为数字感测值。开关电路被设置为用于感测驱动。

感测驱动开关电路可以包括感测基准开关SPRE和采样开关SAM，感测基准开关SPRE控制每条基准电压线RVL和感测基准电压供应节点Npres(基准电压Vref供应至感测基准电压供应节点Npres)之间的连接，采样开关SAM控制基准电压线RVL和模数转换器ADC之间的连接。

感测基准开关SPRE是在感测驱动时使用的开关。由于感测基准开关SPRE，供应至基准电压线RVL的基准电压Vref被视为“感测基准电压VpreS”。

参照图4，开关电路还可以包括在视频驱动时使用的视频驱动基准开关RPRE。

视频驱动基准开关RPRE可以控制每条基准电压线RVL与视频驱动基准电压供应节点Nprer(基准电压Vref供应至视频驱动基准电压供应节点Nprer)之间的连接。

视频驱动基准开关RPRE是在视频驱动时使用的开关。通过视频驱动基准开关RPRE提供给基准电压线RVL的基准电压Vref是“视频驱动基准电压VpreR”。

可以单独提供感测基准开关SPRE和视频驱动基准开关RPRE，或者可以将感测基准开关SPRE和视频驱动基准开关RPRE集成(或结合)为单个开关。感测基准电压VpreS和视频驱动基准电压VpreR可以是相同值或不同值。

根据示例性实施例的有机发光显示装置100的补偿电路还可包括存储器MEM和补偿器COMP。存储器MEM存储由模数转换器ADC输出的感测值，或者保持先前存储的参考感测值。补偿器COMP通过比较存储在存储器MEM中的感测值和参考感测值来确定补偿特性偏差的补偿值。

由补偿器COMP确定的补偿值可以存储在存储器MEM中。

控制器140可以使用由补偿器COMP确定的补偿值来改变原本提供给数据驱动电路120的视频数据Data，并将改变的视频数据Data_comp输出到数据驱动电路120。

然后，数据驱动电路120可以使用数模转换器DAC将改变的视频数据Data_comp转换为模拟信号形式的数据电压Vdata_comp，并且可以经由输出缓冲器BUF将转换的数据电压Vdata_comp输出到相应的数据线DL。因此，可以补偿相应子像素SP的驱动晶体管DRT的特性偏差，例如，阈值电压偏差或迁移率偏差。

参照图4，数据驱动电路120可以包括数据电压输出电路400，数据电压输出电路400包括锁存电路、数模转换器DAC、输出缓冲器BUF等。在一些情况下，数据驱动电路120还可以包括模数转换器ADC和多个开关SAM、SPRE和RPRE。

或者，模数转换器ADC和多个开关SAM、SPRE和RPRE可以位于数据驱动电路120的外部，而不是设置在数据驱动电路120中。

参照图4，尽管补偿器COMP可以位于控制器140的外部，但补偿器COMP可以被包括在控制器140中。此外，存储器MEM可以位于控制器140的外部，或者可以以控制器140中的寄存器的形式设置。

图5示出了根据示例性实施例的有机发光显示装置100中的阈值电压感测的驱动时序图。

参照图5，阈值电压感测驱动可以包括初始化步骤S510、跟踪步骤S520和采样步骤S530。

在初始化步骤S510中，扫描晶体管T1被具有导通电平电压的扫描信号SCAN导通。然后，驱动晶体管DRT的第一节点N1被初始化为阈值电压感测数据电压Vdata。

在初始化步骤S510中，具有导通电平电压的感测信号SENSE使得感测晶体管T2处于导通状态并且感测基准开关SPRE处于导通状态。因此，驱动晶体管DRT的第二节点N2被初始化为感测基准电压VpreS。

跟踪步骤S520是跟踪驱动晶体管DRT的阈值电压Vth的步骤。也就是说，在跟踪步骤S520中，跟踪反映驱动晶体管DRT的阈值电压Vth的驱动晶体管DRT的第二节点N2的电压。

在跟踪步骤S520中，扫描晶体管T1和感测晶体管T2保持导通状态，而感测基准开关SPRE关断。因此，驱动晶体管DRT的第二节点N2浮置，并且驱动晶体管DRT的第二节点N2的电压从感测基准电压VpreS开始增加。

由于感测晶体管T2处于导通状态，因此驱动晶体管DRT的第二节点N2的电压的增加导致基准电压线RVL的电压增加。

驱动晶体管DRT的第二节点N2的电压在增加之后饱和。驱动晶体管DRT的第二节点N2的饱和电压对应于通过将感测数据电压Vdata减去驱动晶体管DRT的阈值电压Vth而得到的电压差Vdata-Vth。

因此，当驱动晶体管DRT的第二节点N2的电压饱和时，基准电压线RVL的电压对应于阈值电压感测数据电压Vdata与驱动晶体管DRT的阈值电压Vth之间的电压差Vdata-Vth。

当驱动晶体管DRT的第二节点N2的电压饱和时，采样开关SAM导通，从而执行采样步骤S530。

在采样步骤S530中，模数转换器ADC可以检测经由采样开关SAM连接的基准电压线RVL的电压，并且可以将检测到的电压转换为数字感测值。这里，由模数转换器ADC检测的电压对应于“Vdata-Vth”。

补偿器COMP可以基于从模数转换器ADC输出的感测值来确定相应子像素SP的驱动晶体管DRT的阈值电压，并且可以补偿所确定的驱动晶体管DRT的阈值电压。

补偿器COMP可以根据感测驱动测量的感测值(即，对应于Vdata-Vth的数字值)和已知的阈值电压感测数据(即对应于Vdata的数字值)确定驱动晶体管DRT的阈值电压Vth。

补偿器COMP可以通过将所确定的相应驱动晶体管DRT的阈值电压Vth与参考阈值电压或另一驱动晶体管DRT的阈值电压进行比较来补偿驱动晶体管DRT之间的阈值电压偏差。这里，阈值电压偏差补偿可以指视频数据改变处理，即，将视频数据加上或减去补偿值(或偏移)的处理。

图6示出了根据示例性实施例的有机发光显示装置100中的迁移率感测的驱动时序图。

参照图6，迁移率感测驱动可包括初始化步骤S610、跟踪步骤S620和采样步骤S630。

在初始化步骤S610中，扫描晶体管T1被具有导通电平电压的扫描信号SCAN导通。然后，驱动晶体管DRT的第一节点N1被初始化为迁移率感测数据电压Vdata。

在初始化步骤S610中，具有导通电平电压的感测信号SENSE导通感测晶体管T2，并且感测基准开关SPRE处于导通状态。然后，驱动晶体管DRT的第二节点N2被初始化为感测基准电压VpreS。

跟踪步骤S620是跟踪驱动晶体管DRT的迁移率的步骤。驱动晶体管DRT的迁移率可以指示驱动晶体管DRT的电流驱动能力。也就是说，在跟踪步骤S620中，跟踪驱动晶体管DRT的第二节点N2的电压，基于该电压可以确定驱动晶体管DRT的迁移率。

在跟踪步骤S620中，具有关断电平电压的扫描信号SCAN关断扫描晶体管T1，并且感测基准开关SPRE处于关断状态。然后，驱动晶体管DRT的第一节点N1和第二节点N2都浮置。因此，驱动晶体管DRT的第一节点N1和第二节点N2的电压都增加。具体地，驱动晶体管DRT的第二节点N2的电压从感测基准电压VpreS开始增加。

由于感测晶体管T2处于导通状态，所以驱动晶体管DRT的第二节点N2的电压的增加导致基准电压线RVL的电压增加。

如果从驱动晶体管DRT的第二节点N2的电压开始增加的时间点经过了预定时间Δt，则采样开关SAM导通，并且执行采样步骤S630。

在采样步骤S630中，模数转换器ADC可以检测由采样开关SAM连接的基准电压线RVL的电压，并且可以将检测到的电压转换为数字感测值。这里，由模数转换器ADC检测的电压对应于感测基准电压VpreS增加了预定电压ΔV的电压VpreS+ΔV。

补偿器COMP可以基于从模数转换器ADC输出的感测值来确定相应子像素SP的驱动晶体管DRT的迁移率，并且可以补偿所确定的驱动晶体管DRT的迁移率。

补偿器COMP可以基于在感测驱动测量的感测值(即，对应于VpreS+ΔV的数字值)、已知的感测基准电压VpreS以及已经经过的时间Δt来确定驱动晶体管DRT的迁移率。

在跟踪步骤S620中，驱动晶体管DRT的迁移率与基准电压线RVL的每小时的电压变化ΔV/Δt成比例。也就是说，驱动晶体管DRT的迁移率与图6中的基准电压线RVL的电压波形的斜率成比例。

补偿器COMP可以通过将所确定的相应驱动晶体管DRT的迁移率与参考迁移率或另一驱动晶体管DRT的迁移率进行比较来补偿驱动晶体管DRT之间的迁移率偏差。这里，迁移率偏差补偿可以指视频数据改变处理，即，将视频数据与补偿值(增益)相乘的计算处理。

图7示出了根据示例性实施例的有机发光显示装置100在更多不同的时间点执行的感测处理。

参照图7，当产生通电信号时，有机发光显示装置100执行预定的通电序列(on-sequence)处理以开始显示驱动，并且在通电序列处理完成时，开始正常地显示驱动。

当产生断电信号时，有机发光显示装置100停止显示驱动的进行，执行预定的断电序列(off-sequence)处理，并且在完成断电序列处理时，处于完全关闭状态。

对于这种电力管理(power processing)的时序，可以执行感测驱动(例如，阈值电压感测驱动或迁移率感测驱动)。

可以在产生通电信号之后在显示驱动开始之前执行感测驱动。这种感测和这种感测处理也可以称为通电感测(on-sensing)和通电感测处理。

另外，可以在产生断电信号之后执行感测驱动。这种感测和这种感测处理也可以称为断电感测(off-sensing)和断电感测处理。

另外，可以在显示驱动期间实时执行感测驱动。这种感测处理也可以称为实时(RT)感测处理。

在实时感测处理的情况下，可以针对显示驱动期间的每个空白时段，对一个或多个子像素行(例如，子像素行)中的一个或多个子像素SP执行感测驱动。

当在空白时段中执行感测驱动(即，实时感测驱动)时，可以随机选择执行感测驱动的子像素行(即，子像素行)。这可以减少子像素行(对该子像素行，在空白时段中的感测驱动之后的活动时间中已经执行了感测驱动)中的异常图像。另外，可以将与感测驱动之前的数据电压对应的恢复数据电压提供给子像素(对这些子像素，在空白时段中的感测驱动之后的活动时间中已经执行了感测驱动)。这可以进一步减少子像素行(对该子像素行，在空白时段中的感测驱动之后的活动时间中已经执行了感测驱动)中的异常图像。

另外，可以使用断电感测处理来执行阈值电压感测驱动。然而，由于对于驱动晶体管DRT的第二节点N2的电压饱和可能花费大量时间，因此断电感测处理可能花费相当长的时间。

由于迁移率感测驱动比阈值电压感测需要更短的时间，因此可以使用通电感测处理和/或实时感测处理(其执行相对短的时间)来执行迁移率感测驱动。

虽然可以使用RF感测处理来执行阈值电压感测和/或迁移率感测，但是为了简便起见，在下文中将假设使用实时感测处理来执行迁移率感测。

另外，具有图3中所示结构的单个子像素SP必须被提供有单个数据电压Vdata和两个栅极信号SCAN和SENSE，以及基准电压Vref、驱动电压EVDD等。因此，单个子像素SP必须电连接到单条数据线DL、单条或两条栅极线GL、单条基准电压线RVL和单条驱动电压线DVL(参见图3)。

单条或两条栅极线GL必须设置在单个子像素行中以打开和关闭单个子像素行。然而，在以下描述中，为了简便起见，将描述两条栅极线GL设置在单个子像素行中的情况。根据此设定条件，扫描信号SCAN和感测信号SENSE可以分别通过两条栅极线GL传输。

另外，由于必须将数据电压Vdata提供给每个子像素SP，因此可以为每个子像素列设置单条数据线DL。在一些情况下，可以为每两个子像素列共同设置单条数据线DL。

由于驱动电压EVDD可以是公共电压，因此可以为每个子像素列(或每个子像素行)设置单条驱动电压线DVL，或者可以为每两个以上子像素列(或每两个以上子像素行)设置单条驱动电压线DVL。

类似地，由于基准电压Vref可以是公共电压，所以可以为每个子像素列(或每个子像素行)设置单条基准电压线RVL，或者可以为每两个以上子像素列(或每两个以上子像素行)设置单条基准电压线RVL。

在为每两个以上子像素列(或每两个以上子像素行)设置单条驱动电压线DVL和/或单条基准电压线RVL的情况下，显示面板110的开口率可能会进一步增加。

在下文中，将参照图8描述用于增加显示面板110的开口率的结构，其中针对每四个以上子像素列设置单条驱动电压线DVL，驱动电压线DVL与数据线DL平行，并针对每四个以上子像素列设置单条基准电压线RVL，基准电压线RVL与数据线DL平行。

图8示出了根据示例性实施例的有机发光显示装置100中的子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24，以及线DL1至DL4、DVL1、DVL2、RVL等的布置。

图8示出了显示面板110的一部分，具体地，两个子像素行SPR#i和SPR#j的部分。

在两个子像素行SPR#i和SPR#j中，第一子像素行SPR#i可以包括四个子像素SP11、SP12、SP13和SP14，第二子像素行SPR#j可以包括四个子像素SP21、SP22、SP23和SP24。

在包括在两个子像素行SPR#i和SPR#j中的子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24中的每一个中，施加到扫描晶体管T1的栅极节点的扫描信号SCAN和施加到感测晶体管T2的栅极节点的感测信号SENSE被视为单独的栅极信号。

因此，栅极线GL(SCAN)#i(扫描信号SCAN通过栅极线GL(SCAN)#i传输到四个子像素SP11、SP12、SP13和SP14)和栅极线GL(SENSE)#i(感测信号SENSE通过栅极线GL(SENSE)#i传输到四个子像素SP11、SP12、SP13和SP14)可以设置在第一子像素行SPR#i中。

类似地，栅极线GL(SCAN)#j(扫描信号SCAN通过栅极线GL(SCAN)#j传输到四个子像素SP21、SP22、SP23和SP24)和栅极线GL(SENSE)#j(感测信号SENSE通过栅极线GL(SENSE)#j传输到四个子像素SP21、SP22、SP23和SP24)可以设置在第二子像素行SPR#j中。

另外，第一数据线DL1(数据电压Vdata通过第一数据线DL1被提供给第一子像素列SPC#1中的子像素SP11和SP21)、第二数据线DL2(数据电压Vdata通过第二数据线DL2被提供给第二子像素列SPC#2中的子像素SP12和SP22)、第三数据线DL3(数据电压Vdata通过第三数据线DL3被提供给第三子像素列SPC#3中的子像素SP13和SP23)以及第四数据线DL4(数据电压Vdata通过第四数据线DL4被提供给第四子像素列SPC#4中的子像素SP14和SP24)可以设置在显示面板110中。

第一数据线DL1和第二数据线DL2可以位于第一子像素列SPC#1和第二子像素列SPC#2之间。第三数据线DL3和第四数据线DL4可以位于第三子像素列SPC#3和第四子像素列SPC#4之间。

参照图8，为了增加显示面板110的开口率，驱动电压线DVL1和DVL2(通过驱动电压线DVL1和DVL2传输可以是公共电压的驱动电压EVDD)以及基准电压线RVL(通过该基准电压线RVL传输基准电压Vref，基准电压Vref可以是公共电压)可以设置为共用结构。也就是说，对于包括DVL1和DVL2的驱动电压线，可以针对每多个子像素列而不是针对每个子像素列设置单条驱动电压线。可以针对每多个(或每两个以上)子像素列而不是针对每个子像素列设置单条基准电压线RVL。

更具体地，驱动电压EVDD可以通过第一驱动电压线DVL1共用地提供给第一子像素列SPC#1和第二子像素列SPC#2。另外，驱动电压EVDD可以通过第二驱动电压线DVL2共用地提供给第三子像素列SPC#3和第四子像素列SPC#4。

基准电压Vref可以通过单条基准电压线RVL共用地提供给第一子像素列SPC#1、第二子像素列SPC#2、第三子像素列SPC#3和第四子像素列SPC#4。

单条基准电压线RVL可以设置在第二子像素列SPC#2和第三子像素列SPC#3之间。这里，数据线DL1至DL4可以相对于单条基准电压线RVL对称地设置。另外，驱动电压线DVL1和DVL2可以相对于单条基准电压线RVL对称地设置。

单条基准电压线RVL可以直接或经由连接线CL连接到第二子像素列SPC#2中的子像素SP12和SP22中的每一个中包括的感测晶体管T2的漏极节点或源极节点。

单条基准电压线RVL可以直接或经由连接线CL连接到第三子像素列SPC#3中的子像素SP13和SP23中的每一个中包括的感测晶体管T2的漏极节点或源极节点。

单条基准电压线RVL可以直接或经由连接线CL连接到第一子像素列SPC#1中的子像素SP11和SP21中的每一个中包括的感测晶体管T2的漏极节点或源极节点。

单条基准电压线RVL可以直接或经由连接线CL连接到第四子像素列SPC#4中的子像素SP14和SP24中的每一个中包括的感测晶体管T2的漏极节点或源极节点。

换句话说，包括在第一子像素列SPC#1、第二子像素列SPC#2、第三子像素列和第四子像素列SPC#4中的所有子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24合用单条基准电压线RVL。

因此，包括在第一子像素列SPC#1、第二子像素列SPC#2、第三子像素列和第四子像素列SPC#4中的所有子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24可以属于合用单条基准电压线RVL的子像素组。

因此，如果在合用单条基准电压线RVL的子像素组中的子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24中的任何一个中发生异常，则异常可以扩散到整个子像素组或影响子像素组的剩余子像素。

具体地，在对从合用单条基准电压线RVL的子像素组中的子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24中选出作为感测目标的单个第一子像素执行感测(例如，阈值电压感测或迁移率感测)时，在相同子像素组的区域中的任何布线或在任何一个剩余子像素中发生的故障可以影响对第一子像素执行的感测。在这种情况下，该事件可能通过合用的基准电压线RVL影响第一子像素，从而导致错误的感测结果。

图9是示出根据示例性实施例的有机发光显示装置100中的伪数据插入(FDI)驱动的图。

在根据示例性实施例的有机发光显示装置100中，多个子像素SP可以以矩阵的形式布置。显示面板110中可以有多个子像素行。

可以顺序地驱动与多个子像素行对应的多条栅极线GL。当多个子像素SP的每个子像素具有3T1C结构时，一条或两条栅极线GL(扫描信号SCAN和感测信号SENSE通过栅极线GL传输)可以设置在多个子像素行中的每一个子像素行中。

另外，显示面板110中可以有多个子像素列。单条数据线DL可以以相应的方式设置在多个子像素列的每一个子像素列中。

如在上述子像素驱动操作中，当驱动多个子像素行中的第(n+1)子像素行时，扫描信号SCAN和感测信号SENSE被施加到多个子像素SP中的布置在第(n+1)子像素行中的子像素SP，并且视频驱动数据电压Vdata通过多条数据线DL被施加到布置在第(n+1)子像素行中的子像素SP。

之后，驱动位于第(n+1)子像素行下方的第(n+2)子像素行。扫描信号SCAN和感测信号SENSE被施加到布置在第(n+2)子像素行中的子像素SP，并且视频驱动数据电压Vdata通过多条数据线DL被施加到布置在第(n+2)子像素行中的子像素SP。

以这种方式，视频数据被顺序写入多个子像素行中。这里，视频数据写入是在如上所述的子像素驱动操作的视频数据写入步骤中执行的处理。

响应于上述子像素驱动操作，可以在一帧时段期间对多个子像素行顺序地执行视频数据写入步骤、升压步骤和发光步骤。

另外，如图9所示，在多个子像素行中，根据子像素驱动操作的发光步骤的发光时段EP不会在整个一帧时段中持续。这里，“发光时段EP”也可以称为“真实图像时段”或“真实显示驱动时段”。

在一帧时段中的时段期间，除了发光时段EP之外，可以显示与原本显示的真实图像无关的伪图像。一帧时段中的显示伪图像的时段被称为“伪图像时段(FIP)”。

也就是说，对于多个子像素行中的每一个子像素行，一帧时段包括发光时段EP和伪图像时段FIP。多个子像素行中的每一个子像素行在发光时段期间执行真实显示驱动以显示真实图像，而在伪图像时段FIP中执行伪显示驱动以显示与真实图像无关的伪图像。

在伪显示驱动中，伪数据被提供给相应的子像素SP以显示与真实图像无关的伪图像。

换句话说，在一帧时段期间，当真实显示驱动被执行时，经过视频数据写入步骤、升压步骤和发光步骤，单个子像素SP在发光时段EP期间发光。随后，执行伪显示驱动。可以通过在真实图像之间插入伪图像来执行伪显示驱动。因此，伪显示驱动也被称为“伪数据插入(FDI)驱动”。

在真实显示驱动时，对应于真实图像的视频数据电压Vdata被提供给子像素SP，以显示真实图像。相反，在伪数据插入驱动中，对应于与真实图像无关的伪图像的伪数据电压被提供给子像素SP。

也就是说，在真实显示驱动期间提供给子像素SP的视频数据电压Vdata可以根据帧或图像而变化，而在伪数据插入驱动期间提供给子像素SP的伪数据电压可以是恒定而不根据帧或图像变化的。

根据伪数据插入驱动的方法，单个子像素行可以执行伪数据插入驱动，然后接下来的单个子像素行可以执行伪数据插入驱动。

或者，根据伪数据插入驱动的另一种方法，多个子像素行可以同时执行伪数据插入驱动，然后接下来的多个子像素行可以同时执行伪数据插入驱动。也就是说，可以对每个多个子像素行同时执行伪数据插入驱动。

同时执行伪数据插入驱动的子像素行的数量k可以是2、4、8等。

例如，在已对第一子像素行至第四子像素行顺序执行视频数据写入之后，可以将伪数据电压同时提供给设置在第一子像素行之前的多个先前子像素行，所述多个先前子像素行已经经过其预定发光时段EP。

随后，在已对第五子像素行至第八子像素行顺序执行视频数据写入之后，可以将伪数据电压同时提供给设置在第五子像素行之前的多个先前子像素行，所述多个先前子像素行通过其预定发光时段EP。

另外，同时执行伪数据插入驱动的子像素行的数量k可以相同或不同。在一个示例中，两个子像素行可以同时执行伪数据插入驱动，然后四个子像素行可以同时执行伪数据插入驱动。在另一示例中，四个子像素行可以同时执行伪数据插入驱动，然后八个子像素行可以同时执行伪数据插入驱动。

当在单个帧中既显示真实数据也显示伪数据时，上述伪数据插入驱动可以防止运动模糊(其中图像是模糊的而不是清晰可辨的)，从而改善图像质量。

在如上所述的伪数据插入驱动中，可以通过数据线DL执行视频数据写入和伪数据写入。

另外，由于如上所述可以对多条线(例如，子像素行)同时执行伪数据写入，因此可以补偿根据线位置的、不同长度的发光时段EP引起的不同亮度水平，从而可以改善图像质量。

另外，可以通过调整伪数据插入驱动的时序来自适应地调整根据图像的发光时段EP的长度。

可以通过控制栅极驱动来改变视频数据写入时序和伪数据写入时序。

另外，例如，在伪数据插入驱动中提供给子像素SP的伪数据电压可以是黑色数据电压。

在这种情况下，伪数据插入驱动可以被称为黑色数据插入(BDI)驱动。伪数据插入驱动中的伪数据写入可以被称为黑色数据写入。另外，伪图像时段FIP也可以称为黑色数据时段。

图10是示出根据示例性实施例的有机发光显示装置100中的实时感测驱动和伪数据插入(FDI)驱动的图。

参照图10，可以不在第一帧时段中执行伪数据插入驱动，而可以在第二帧时段中执行伪数据插入驱动。

参照图10，在第二帧时段期间，发光时段EP和伪图像时段FIP可以具有相同的时间长度或者可以具有不同的时间长度。

参照图10，在不执行伪数据插入驱动的第一帧时段期间，显示驱动时间被100％使用。然而，在执行伪数据插入驱动的第二帧时间中，在除了伪图像时段FIP之外的发光时段EP期间，显示驱动时间必须100％使用。

另外，可以在每个空白时段(或空白时间)中执行实时感测。

在对应于第一帧时段的空白时段中或在第一帧时段中的空白时段中执行实时感测期间，不执行伪数据插入驱动。然而，在对应于第二帧时间的空白时段中执行实时感测时，可以对一些子像素行执行伪数据插入驱动。

图11示出了在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置100中的实时感测驱动和伪数据插入驱动之间的时序关系的三种情况。

在空白时段中，根据规则随机地选择一个子像素行，或者顺序地选择一个子像素行，并且可以将所选择的子像素行中的一个或多个子像素选择作为感测目标。

这里，从包括在子像素行中的子像素中选择作为感测目标的子像素的数量可以对应于模数转换器ADC的数量。也就是说，可以同时检测与模数转换器ADC一样多的子像素。

如图10所示，在空白时段期间，在执行实时感测以检测从所选择的子像素行中选择作为感测目标的子像素中的驱动晶体管DRT的迁移率时，可以对其它子像素行执行伪数据插入驱动。

这里，取决于实时感测驱动的时序与伪数据插入(FDI)驱动的时序之间的关系，可以有多种情况。

在图11中，作为示例，采用实时感测驱动和伪数据插入驱动之间的时序关系的三种情况。

对于在空白时段中执行实时感测，在初始化步骤S610中，将扫描信号SCAN提供给相应子像素SP中的扫描晶体管T1的栅极节点，以将选择作为感测目标的子像素SP中的驱动晶体管DRT的第一节点N1初始化为感测数据电压Vdata。另外，在伪数据插入驱动中，伪数据电压可以被施加到被选择作为感测目标的子像素所在的子像素行以及其它相应的子像素行。

关于这一点，将讨论基于施加用于实时感测中的初始化的扫描信号SCAN的时间点的实时感测驱动和伪数据插入驱动之间的时序关系。

在情况1中，施加用于实时感测中的初始化的扫描信号SCAN，并且在1H(水平时间)之后，可以执行伪数据插入驱动。

在情况2中，施加用于实时感测中的初始化的扫描信号SCAN，并且在2H(水平时间)之后，可以执行伪数据插入驱动。

在情况3中，施加用于实时感测中的初始化的扫描信号SCAN，并且在7H(水平时间)之后，可以执行伪数据插入驱动。

在所有这三种情况中，在施加用于实时感测中的初始化的扫描信号SCAN之后，执行跟踪步骤S620和采样步骤S630。

然而，如果在跟踪步骤S620和用于实时感测的采样步骤S630之前执行伪数据插入驱动，则可能产生异常图像。

在下文中，将参照图12至图14详细描述在实时感测期间执行伪数据插入驱动时可能出现的异常屏幕图像。

图12示出了根据示例性实施例的有机发光显示装置100中的由实时感测驱动期间执行的伪数据插入驱动产生的数据线DL和基准电压线RVL之间的电磁相互作用。图13示出了测量根据示例性实施例的有机发光显示装置100中的基准电压线RVL的电压条件的曲线图，在实时感测驱动期间执行的伪数据插入驱动使电压条件不稳定。图14示出了根据示例性实施例的有机发光显示装置100的屏幕，其中图像质量的降低是由实时感测驱动期间执行的伪数据插入驱动引起的。

图12示出了子像素SP11、SP12、SP13、SP14、SP21、SP22、SP23和SP24，以及线DL1至DL4、DVL1、DVL2、RVL等的布置，与图8中的布置相同。

参照图12，将描述在空白时段期间对第一子像素行SPR#i执行伪数据插入驱动同时在第二子像素行SPR#j中对感测目标子像素SP21执行实时感测的情况。

在实时感测的情况下，在初始化步骤S610中，可以将第二子像素行SPR#j中的感测目标子像素SP21中的驱动晶体管DRT的第一节点N1初始化为感测数据电压Vdata。也就是说，在用于实时感测的初始化步骤S610中，扫描信号SCAN可以被施加到第二子像素行SPR#j中的感测目标子像素SP21中的扫描晶体管T1的栅极节点。

在实时感测的情况下，在初始化步骤S610之后，如果在执行跟踪步骤S620的同时对第一子像素行SPR#i执行伪数据插入驱动，则伪数据电压被提供给数据线DL1至DL4。

因此，响应于FDI驱动，在初始化步骤S610中施加有感测数据电压的数据线DL1的电压被转换为伪数据电压。当FDI驱动完成时，数据线DL1的电压可以再次改变为感测数据电压。这里，伪数据电压是低于感测数据电压的电压。

因此，如果在实时感测期间执行伪数据插入驱动，则数据线DL1的电压发生变化(或波动)。

如上所述，数据线DL(其电压被改变)可以与基准电压线RVL或连接到基准电压线RVL的连接线CL交叉。由于连接线CL电力地对应于基准电压线RVL，因此在下文中将连接线CL描述为包括在基准电压线RVL中。

由于数据线DL1与基准电压线RVL或连接到基准电压线RVL的连接线CL交叉的结构，数据线DL1和基准电压线RVL可以彼此电电磁相互作用。

由于DL-RVL电磁相互作用，数据线DL1的电压变化可能引起基准电压线RVL的电压变化(即，电压不稳定性)。

如图13所示，在所有这三种情况中，如果通过伪数据插入驱动改变了数据线DL的电压条件，则基准电压线RVL的电压条件也改变。

在实时感测期间执行的伪数据插入驱动导致在实时感测的跟踪步骤S620中基准电压线RVL的电压非预期地变化，使得在采样步骤S630中检测到的基准电压线RVL的电压值具有误差。这种感测误差导致错误的补偿处理。

因此，在下一个视频驱动中，可能出现异常图像，即，具有实时感测误差的子像素行可能出现异常水平条纹1400。

在下文中，其上执行实时感测的感测目标子像素将被视为位于图12中所示的第二子像素行SPR#j中的子像素SP21。

如上所述，其上执行实时感测的感测目标子像素SP21可以包括：有机发光二极管OLED；驱动有机发光二极管OLED的驱动晶体管DRT；扫描晶体管T1，扫描晶体管T1由扫描信号SCAN控制，并电连接在驱动晶体管DRT的第一节点N1和第一数据线DL1之间；感测晶体管T2，感测晶体管T2由感测信号SENSE控制，并电连接在驱动晶体管DRT的第二节点N2与第一基准电压线RVL之间；以及储存电容Cst，储存电容Cst电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间。

除了电连接到感测目标子像素SP1之外，电连接到感测目标子像素SP21的第一基准电压线RVL还可以电连接到一个或多个其它子像素SP。

有机发光显示装置100可以包括：控制感测基准电压供应节点Npres与第一基准电压线RVL之间的连接的感测基准开关SPRE；检测第一基准电压线RVL的电压的模数转换器ADC；以及控制第一基准电压线RVL和模数转换器ADC之间的连接的采样开关SAM。

图15示出了根据示例性实施例的有机发光显示装置的驱动方法，即使在实时感测驱动期间执行伪数据插入驱动的情况下，该驱动方法也能防止图像质量降低。

参照图15，从实时感测的多个子像素SP中选择的感测目标子像素SP21的感测时段可包括第一时段RT_INIT、第二时段RT_TRACK和第三时段RT_SAM。在第一时段RT_INIT中，感测数据电压Vdata_SEN通过多条数据线DL中的第一数据线DL1被提供给感测目标子像素SP21，并且感测基准电压VpreS通过多条基准电压线RVL中对应于感测目标子像素SP21的第一基准电压线RVL被提供给感测目标子像素SP21。在第二时段RT_TRACK中，第一基准电压线RVL的电压增加。在第三时段RT_SAM中，当在第二时段RT_TRACK开始之后经过预定时间时，检测第一基准电压线RVL的电压。

在RT感测是迁移率感测的情况下，第一时段RT_INIT、第二时段RT_TRACK和第三时段RT_SAM可以分别对应于图6中所示的初始化步骤S610、跟踪步骤S62和采样步骤S630。

在实时感测是阈值电压感测的情况下，第一时段RT_INIT、第二时段RT_TRACK和第三时段RT_SAM可以分别对应于图5中所示的初始化步骤S510、跟踪步骤S520和采样步骤S530。

参照图15，即使在实时感测驱动期间执行伪数据插入驱动的情况下，在第一时段RT_INIT之后的第二时段RT_TRACK和第三时段RT_SAM期间，有机发光显示装置100也可以控制与连接线CL交叉的数据线DL的电压，使得连接线CL和数据线DL与第一基准电压线RVL电磁相互作用，以防止图像质量劣化。

因此，关于线的布置，即使在第一基准电压线RVL或与第一基准电压线RVL电磁相互作用的连接线CL与数据线DL交叉的情况下，数据线DL中也没有电压变化。因此，在第一基准电压线RVL中不引起电压变化。

因此，即使在实时感测驱动期间执行伪数据插入驱动的情况下，也不会发生实时感测误差。

图16示出了根据示例性实施例的有机发光显示装置100的驱动时序图，该驱动时序被设计为即使在实时感测驱动期间执行伪数据插入驱动的情况下也防止图像质量的降低。

参照图16，在感测目标子像素SP21的感测时段中的第一时段RT_INIT期间，扫描信号SCAN为导通电平电压，感测信号SENSE为导通电平电压，感测基准开关SPRE处于开启状态，采样开关SAM处于关断状态。

扫描晶体管T1被扫描信号SCAN的导通电平电压导通，使得提供给第一数据线DL1的感测数据电压Vdata_SEN被施加到感测目标子像素SP21中的驱动晶体管DRT的第一节点N1。

感测晶体管T2被感测信号SENSE的导通电平电压导通，并且，响应于感测基准开关SPRE处于导通状态，感测基准电压VpreS被施加到第一基准电压线RVL。因此，感测基准电压VpreS可以被施加到驱动晶体管DRT的第二节点N2。

在第二时段RT_TRACK期间，扫描信号SCAN可以是关断电平电压，感测信号SENSE可以是导通电平电压，感测基准开关SPRE可以处于关断状态，并且采样开关SAM可以处于关断状态。

扫描晶体管T1被扫描信号SCAN的关断电平电压关断，使得驱动晶体管DRT的第一节点N1电浮置。

响应于感测基准开关SPRE处于关断状态，驱动晶体管DRT的第二节点N2电浮置。因此，第一基准电压线RVL的电压从感测基准电压VpreS增加。

在第三时段RT_SAM期间，扫描信号SCAN可以是关断电平电压，感测信号SENSE可以是导通电平电压，感测基准开关SPRE可以处于关断状态，并且采样开关SAM可以处于导通状态。

响应于采样开关SAM的导通状态，模数转换器ADC电连接到第一基准电压线RVL。模数转换器ADC可以检测在第二时段RT_TRACK期间增加的第一基准电压线RVL的电压。

参照图16，即使在实时感测驱动期间执行伪数据插入驱动的情况下，在第二时段RT_TRACK和第三时段RT_SAM期间，与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL可以保持与感测数据电压Vdata_SEN不同的电压而不改变，以防止图像质量的降低。

参照图16，在第二时段RT_TRACK和第三时段RT_SAM期间，与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL可以保持低于感测数据电压Vdata_SEN的特定电压。

另外，在感测目标子像素SP21的感测时段(即实时感测时段)期间执行伪驱动的情况下，在第二时段RT_TRACK和第三时段RT_SAM期间，与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL可以保持与感测数据电压Vdata_SEN不同且与从实际视频帧数据产生的数据电压不同的伪数据电压。

例如，伪数据电压可以是黑色数据电压。

被提供伪数据电压的子像素(即，对其执行FDI驱动的子像素)可以是与被提供感测数据电压Vdata_SEN的感测目标子像素SP21不同的子像素。

被提供伪数据电压的子像素(即，对其执行FDI驱动的子像素)可以位于与被提供感测数据电压Vdata_SEN的感测目标子像素SP21不同的线(例如，不同的子像素行)中。

被提供伪数据电压的子像素(即，对其执行FDI驱动的子像素)和被提供感测数据电压Vdata_SEN的感测目标子像素SP21可以共同连接到单条第一基准电压线RVL。

与第一基准电压线RVL或连接线CL交叉的数据线DL可以与对应于感测目标子像素SP21的第一数据线DL1相同。

在一些情况下，与第一基准电压线RVL或连接线CL交叉的数据线DL可以与对应于感测目标子像素SP21的第一数据线DL1不同。

感测目标子像素SP21的感测时段可以是在空白时段中执行的实时(RT)感测时段。

感测目标子像素SP21的感测时段可以是，例如，检测驱动晶体管DRT的阈值电压的感测时段或者检测驱动晶体管DRT的迁移率的感测时段。为简便起见，在图16至图19中，通过示例的方式示出了关于感测驱动晶体管DRT的迁移率的感测时段的驱动时序图。

参照图16，在感测时段中的第二时段RT_TRACK期间，第一基准电压线RVL的电压增加。

在感测时段期间第一基准电压线RVL的电压增加的电压增加速率是在第二时段RT_TRACK期间基准电压线RVL每小时的电压变化ΔV/Δt。电压增加速率可以对应于图16中的第二时段RT_TRACK期间第一基准电压线RVL的电压变化曲线的斜率。

在感测时段期间第一基准电压线RVL的电压增加速率可以与包括在感测目标子像素SP21中的驱动晶体管DRT的迁移率成比例。

因此，在如上所述执行迁移率补偿处理时，当稍后对感测目标子像素SP21执行视频驱动时，根据第一基准电压线RVL在感测时段期间的电压增加速率，可以改变要被提供的视频驱动数据电压。

另外，根据用于防止与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL的电压变化的驱动方法，在第二时段RT_TRACK和第三时段RT_SAM期间，即使在实时感测驱动期间执行伪数据插入驱动的情况下，实时感测也不受伪数据插入驱动的影响。因此，模数转换器ADC可以在没有感测误差的情况下获得感测值，使得补偿器COMP可以基于精确的感测值确定精确的补偿值。然后，在稍后对感测目标子像素SP21进行视频驱动的情况下，控制器140可以使用精确的补偿值产生视频驱动数据，并将视频驱动数据提供给数据驱动电路120。因此，可以防止出现异常图像，例如如图14所示的水平条纹1400。

在下文中，将简要描述驱动电路111，即使在实时感测驱动期间执行伪数据插入驱动的情况下也可以通过驱动电路111执行防止实时感测受到伪数据插入驱动的影响的驱动方法(即用于防止伪数据插入(FDI)引起的实时感测误差的方法)。

参照图4，根据示例性实施例的驱动电路111的数据驱动电路120可包括数据电压输出电路400、模数转换器ADC等。

数据电压输出电路400可以通过第一数据线DL1将感测数据电压Vdata_SEN供应给从多个子像素SP中选择的感测目标子像素SP21。

当在多条基准电压线RVL中的电连接到感测目标子像素SP21的第一基准电压线RVL的电压开始增加之后经过预定时间时，模数转换器ADC可以检测第一基准电压线RVL的电压。

在第一基准电压线RVL的电压开始增加之后并且在第一基准电压线RVL的电压感测完成之前，数据电压输出电路400可以向与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL提供与感测数据电压Vdata_SEN不同的电压。

在第一基准电压线RVL的电压增加开始之后并且在第一基准电压线RVL的电压感测完成之前，数据电压输出电路400可以向与第一基准电压线RVL或连接线CL交叉的数据线DL提供低于感测数据电压Vdata_SEN的特定电压。

参照图4，根据示例性实施例的驱动电路111的数据驱动电路120还可包括：感测基准开关SPRE，其控制感测基准电压供应节点Npres与第一基准电压线RVL之间的连接；以及采样开关SAM，其控制第一基准电压线RVL和模数转换器ADC之间的连接。

图17至图19是示出在实时感测驱动期间执行伪数据插入驱动的情况下，根据示例性实施例的有机发光显示装置100中的实时感测驱动和伪数据插入驱动之间的时序关系的三种情况(情况1、2和3)的驱动时序图。图20示出了根据示例性实施例的有机发光显示装置100的屏幕，其中即使在实时感测驱动期间执行伪数据插入驱动的情况下也防止图像质量的降低。

在图17至图19中，(a)描绘了在不使用防止由FDI引起的实时感测误差的方法的情况下的驱动时序图，(b)描绘了在使用防止由FDI引起的实时感测误差的方法的情况下的驱动时序图。

参照图17至图19中的(a)，由于不使用防止由FDI引起的实时感测误差的方法，随着在第一时段RT_INIT之后的第二时段RT_TRACK期间执行伪数据插入驱动，在实时感测驱动时，数据线DL的电压会变化。

也就是说，数据线DL的电压可以从对应于感测数据电压Vdata_SEN的高电平电压H变为对应于伪数据电压的低电平电压L，然后变为对应于感测数据电压Vdata_SEN的高电平电压H。

由于线阵列结构而引起的DL-RVL电磁相互作用，数据线的这种电压变化(H—>L—>H)可能引起第一基准电压线RVL的电压变化。因此，在第二时段RT_TRACK期间，在时段的对应于这些情况的一部分中，感测电压异常增加。

因此，在第三时段RT_SAM中检测到的第一基准电压线RVL的电压可能具有误差。也就是说，这种感测误差可能导致补偿误差，从而可能出现诸如水平条纹1400的异常图像。

然而，如图17至图19的(b)所示，当使用防止由FDI引起的实时感测误差方法时，即使在第一时段RT_INIT之后的第二时段RT_TRACK期间的时间点执行伪数据插入驱动的情况下，也可以在实时感测驱动期间防止数据线DL的电压变化。

例如，如图17至图19的(b)所示，在实时感测驱动期间，对应于伪数据电压的低电平电压L可以在第一时段RT_INIT之后的伪数据插入驱动之前预先施加到数据线DL，从而防止数据线DL的电压变化。

也就是说，在进行伪数据插入驱动之前，对应于伪数据电压的低电平电压L可以预先施加到处于对应于感测数据电压Vdata_SEN的高电平电压H的数据线DL。可以在FDI驱动时段之前和之后保持先前施加的低电平电压L。

由于数据线DL的电压电平(L—>L—>L)的影响被消除或即使在由于线阵列结构而引起DL-RVL电磁相互作用的情况下也微不足道，因此在第一基准电压线RVL中没有发生电压变化。因此，用于感测的第一基准电压线RVL的电压的增加可以在第二时段RT_TRACK期间正常地执行。

因此，在第三时段RT_SAM中，第一基准电压线RVL的感测电压没有误差。因此，可以获得精确的感测值，并且可以确定精确的补偿值，从而防止诸如水平条纹1400的异常图像，如图20所示。

在下文中，将再次简要描述根据示例性实施例的上述用于防止FDI引起的实时感测误差的驱动方法。

图21是示出根据示例性实施例的有机发光显示装置100的驱动方法的流程图。

参照图21，根据示例性实施例的有机发光显示装置100的驱动方法可包括：第一步骤S2110(RT_INIT)，通过多条数据线DL中的第一数据线DL1将感测数据电压Vdata_SEN提供给感测目标子像素SP21，并通过多条基准电压线RVL中的第一基准电压线RVL将感测基准电压VpreS提供给感测目标子像素SP21；第二步骤S2120(RT_TRACK)，增加第一基准电压线RVL的电压；以及第三步骤S2130(RT_SAM)，在第二步骤S2120开始后经过预定时间时检测第一基准电压线RVL的电压。

在第二步骤S2120和第三步骤S2310期间，与第一基准电压线RVL交叉或与第一基准电压线RVL电磁相互作用的连接线CL交叉的数据线DL可以保持在与感测数据电压Vdata_SEN不同的电压。

在第二步骤S2120和第三步骤S2310期间，与第一基准电压线RVL或连接线CL交叉的数据线DL可以保持在低于感测数据电压Vdata_SEN的电压。

在第二步骤S2120和第三步骤S2310期间，与第一基准电压线RVL或连接线CL交叉的数据线DL可以保持在与感测数据电压Vdata_SEN不同且与从实际视频帧数据产生的电压不同的伪数据电压。

例如，伪数据电压可以是黑色数据电压。

感测目标子像素SP21的感测时段可以是在空白时段中执行的实时(RT)感测时段。

如上所述，根据示例性实施例，可以在没有感测误差的情况下精确地检测子像素之间的亮度偏差，从而精确地补偿子像素之间的亮度偏差。因此，可以改善图像质量。

根据示例性实施例，可以在视频驱动期间实时精确地执行感测驱动。因此，可以进行有效的感测，并且可以提高图像质量。

根据示例性实施例，即使是在感测期间执行用于改善图像质量的其它视频控制驱动的情况下，也可以防止由其它视频控制驱动引起感测误差，从而可以获得准确的感测结果。

根据示例性实施例，即使是在感测期间执行与改善图像质量的其它视频控制驱动相对应的伪图像驱动(例如，黑色数据插入驱动)的情况下，也可以防止由伪图像驱动引起感测误差，从而可以获得准确的感测结果。

根据示例性实施例，即使是在感测期间执行伪图像驱动(例如，黑色数据插入驱动)的情况下，也可以防止用作感测线的基准电压线受到由伪图像驱动(例如，黑色数据插入驱动)引起的电压变化，从而可以获得准确的感测结果。

已经呈现了前面的描述以及附图，以便通过示例解释本公开的某些原理。在不脱离本公开的原理的情况下，本公开所涉及的领域的普通技术人员可以通过组合、划分、替换或改变元件来进行各种修改和变化。本文公开的前述实施例应被解释为是对本公开的原理和范围的说明性而非限制性的实施例。应当理解，本公开的范围应由所附权利要求限定，并且它们的所有等同物都落入本公开的范围内。

Claims (20)

1.一种发光显示装置，包括：

显示面板，所述显示面板中设置有多条数据线和多条栅极线，排列有由所述多条数据线和所述多条栅极线限定的多个子像素，并设置有多条基准电压线；

数据驱动电路，所述数据驱动电路驱动所述多条数据线；以及

栅极驱动电路，所述栅极驱动电路驱动所述多条栅极线，

其中，从所述多个子像素中选择的感测目标子像素的感测时段包括：

第一时段，在所述第一时段中，感测数据电压通过数据线被供应给所述感测目标子像素，并且感测基准电压通过基准电压线被供应给所述感测目标子像素；

第二时段，在所述第二时段中，所述基准电压线的电压增加；以及

第三时段，在所述第三时段中，在所述第二时段开始之后经过预定时间时，检测所述基准电压线的电压，

其中，在所述第二时段和所述第三时段期间，与所述基准电压线或电连接到所述基准电压线的连接线重叠的数据线保持在与所述感测数据电压不同的电压。

2.根据权利要求1所述的发光显示装置，其中，在所述第二时段和所述第三时段期间，与所述基准电压线或所述连接线重叠的所述数据线保持在低于所述感测数据电压的电压。

3.根据权利要求1所述的发光显示装置，其中，在所述第二时段和所述第三时段期间，与所述基准电压线或所述连接线重叠的所述数据线保持在与所述感测数据电压不同并且与从实际视频帧数据产生的数据电压不同的伪数据电压。

4.根据权利要求3所述的发光显示装置，其中，所述伪数据电压是黑数据电压。

5.根据权利要求3所述的发光显示装置，其中，所述多个子像素中的被供应所述伪数据电压的子像素与所述感测目标子像素不同，并且位于与所述感测目标子像素不同的线上，被供应所述伪数据电压的所述子像素和所述感测目标子像素共同连接到所述基准电压线。

6.根据权利要求1所述的发光显示装置，其中，与所述基准电压线或所述连接线重叠的所述数据线与对应于所述感测目标子像素的所述数据线相同。

7.根据权利要求1至6中任一项所述的发光显示装置，其中，所述感测目标子像素包括：

有机发光二极管；

驱动所述有机发光二极管的驱动晶体管；

扫描晶体管，所述扫描晶体管由扫描信号控制，并电连接在所述驱动晶体管的第一节点和所述数据线之间；

感测晶体管，所述感测晶体管由感测信号控制，并电连接在所述驱动晶体管的第二节点和所述基准电压线之间；以及

储存电容，所述储存电容电连接在所述驱动晶体管的所述第一节点和所述第二节点之间，

其中，所述基准电压线电连接到除所述感测目标子像素之外的一个或多个子像素，

所述发光显示装置进一步包括：

感测基准开关，所述感测基准开关控制感测基准电压供应节点与所述基准电压线之间的连接；

模数转换器，所述模数转换器感测所述基准电压线的电压；以及

采样开关，所述采样开关控制所述基准电压线和所述模数转换器之间的连接。

8.根据权利要求7所述的发光显示装置，其中，在所述第一时段期间，所述扫描信号是接通电平电压，所述感测信号是接通电平电压，所述感测基准开关处于接通状态，并且所述采样开关处于关断状态，

在所述第二时段期间，所述扫描信号是关断电平电压，所述感测信号是接通电平电压，所述感测基准开关处于关断状态，并且所述采样开关处于关断状态，

在所述第三时段期间，所述扫描信号是关断电平电压，所述感测信号是接通电平电压，所述感测基准开关处于关断状态，并且所述采样开关处于接通状态。

9.根据权利要求1至6中任一项所述的发光显示装置，其中，所述感测目标子像素的所述感测时段是在显示驱动期间的空白时段中执行的实时感测时段。

10.根据权利要求1至6中任一项所述的发光显示装置，其中，要供应给所述感测目标子像素的视频驱动数据电压根据在所述感测时段期间所述基准电压线的电压增加的量或速度而改变。

11.根据权利要求10所述的发光显示装置，其中，所述基准电压线的电压增加的量或速度与所述感测目标子像素中的驱动晶体管的迁移率成比例。

12.一种发光显示装置的驱动方法，所述发光显示装置包括：显示面板，所述显示面板中设置有多条数据线和多条栅极线，排列有由所述多条数据线和所述多条栅极线限定的多个子像素，并设置有多条基准电压线；数据驱动电路，所述数据驱动电路驱动所述多条数据线；以及栅极驱动电路，所述栅极驱动电路驱动所述多条栅极线，所述驱动方法包括：

通过数据线向感测目标子像素供应感测数据电压，并通过基准电压线向所述感测目标子像素供应感测基准电压；

增加所述基准电压线的电压；以及

在开始增加所述基准电压线的电压之后经过预定时间时，检测所述基准电压线的电压，

其中，在增加所述基准电压线的电压和检测所述基准电压线的电压期间，与所述基准电压线或电连接到所述基准电压线的连接线重叠的数据线保持在与所述感测数据电压不同的电压。

13.根据权利要求12所述的驱动方法，其中，在增加所述基准电压线的电压和检测所述基准电压线的电压期间，与所述基准电压线或所述连接线重叠的所述数据线保持在低于所述感测数据电压的电压。

14.根据权利要求12所述的驱动方法，其中，在增加所述基准电压线的电压和检测所述基准电压线的电压期间，与所述基准电压线或所述连接线重叠的所述数据线保持在与所述感测数据电压不同并且与从实际视频帧数据产生的数据电压不同的伪数据电压。

15.根据权利要求14所述的驱动方法，其中，所述伪数据电压是黑数据电压。

16.根据权利要求12所述的驱动方法，其中，所述感测目标子像素的感测时段是在显示驱动期间的空白时段中执行的实时感测时段。

17.一种发光显示装置的驱动电路，所述发光显示装置包括：显示面板，所述显示面板中设置有多条数据线和多条栅极线，排列有由所述多条数据线和所述多条栅极线限定的多个子像素，并设置有多条基准电压线，所述驱动电路包括：

数据电压输出电路，所述数据电压输出电路通过数据线向从所述多个子像素中选择的感测目标子像素供应感测数据电压；以及

模数转换器，所述模数转换器在基准电压线的电压开始增加之后经过预定时间时，检测电连接到所述感测目标子像素的所述基准电压线的电压，

其中，在所述基准电压线的电压开始增加之后并且在所述基准电压线的电压检测完成之前，所述数据电压输出电路将所述感测数据电压供应至与所述基准电压线或电连接到所述基准电压线的连接线重叠的数据线。

18.根据权利要求17所述的驱动电路，其中，在所述基准电压线的电压开始增加之后并且在所述基准电压线的电压检测完成之前，所述数据电压输出电路将低于所述感测数据电压的电压供应至与所述基准电压线或所述连接线重叠的所述数据线。

19.根据权利要求17所述的驱动电路，进一步包括：

感测基准开关，所述感测基准开关控制感测基准电压供应节点与所述基准电压线之间的连接；以及

采样开关，所述采样开关控制所述基准电压线和所述模数转换器之间的连接。

20.根据权利要求17所述的驱动电路，其中，所述基准电压线的电压增加的量或速度与所述感测目标子像素中的驱动晶体管的迁移率成比例。

Images