CN110768657A - 一种具有多稳态的忆阻纠缠非线性电路 - Google Patents
一种具有多稳态的忆阻纠缠非线性电路 Download PDFInfo
- Publication number
- CN110768657A CN110768657A CN201911112913.1A CN201911112913A CN110768657A CN 110768657 A CN110768657 A CN 110768657A CN 201911112913 A CN201911112913 A CN 201911112913A CN 110768657 A CN110768657 A CN 110768657A
- Authority
- CN
- China
- Prior art keywords
- pin
- inverter
- resistor
- integrator
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明适用于电路领域，提供了一种具有多稳态的忆阻纠缠非线性电路，所述具有多稳态的忆阻纠缠非线性电路包括：第一、第二、第三以及第四通道，通过四个通道的电路连接，实现无量纲数学模型的模拟，采用电源V1，电源V2，电源V3以及电源V4与开关K1，开关K2，开关K3以及开关K4配合实现；若实现初值任意确定，可采用开关K1，开关K2，开关K3以及开关K4闭合，使其电容C1，电容C2，电容C3以及电容C4充电达到相应的电压值，实现电路多稳态的共存，电路结构简单，容易实现，可以产生多种状态波形，在不改变参数的情况下，将该输出信号作为载波信号，与目标信号通过相关算法调制，可达到保密通信、抗破解、图像加密等目的。
Description
技术领域
本发明属于电路领域，尤其涉及一种具有多稳态的忆阻纠缠非线性电路。
背景技术
1971 年，蔡少棠教授在研究电压、电流、磁通和电荷四者的关系时，根据他们之间的相互关系，发现一种未被定义和发现的电路元器件——忆阻，用于表示电荷与磁通之间的关系。自2008年HP实验室首次成功制备出纳米级忆阻器实物，就引起了众多科研人员的广泛关注。忆阻器独特的伏安特性和“记忆”特征，在电路中容易实现混沌和振荡，因此在构建忆阻非线性电路方面引起了科研人员的广泛兴趣，特别是在忆阻混沌电路和忆阻神经突触电路等方面有很大的发展空间。
两个或两个以上线性系统通过某些非线性函数纠缠，获得最新的系统具有混沌特性，该系统即为混沌纠缠系统，现有技术中，还没有能够从混沌纠缠系统做到忆阻纠缠电路的技术方案，而多稳态电路的提出与设计为混沌保密加密等具有重要的意义。
由此可见，现有技术对于多稳态电路的设计不够成熟，难以实现，急需解决。
发明内容
本发明实施例的目的在于提供具有多稳态的忆阻纠缠非线性电路，旨在解决现有技术对于多稳态电路的设计不够成熟，初始值难以确定，电路参数不易选择的技术问题。
本发明实施例是这样实现的，一种具有多稳态的忆阻纠缠非线性电路，所述具有多稳态的忆阻纠缠非线性电路包括：
第一、第二、第三以及第四通道，第一通道的输出信号反馈到第一通道电路的输入端，作为一路输入信号，所述第一通道的输出信号还作为第二通道电路中的一路输入信号，所述第一通道的输出信号的前一级信号作为第三通道电路中的三角函数函数转换器S3的输入信号；第二通道电路的输出信号反馈到第二通道电路的输入端，作为一路输入信号，所述第二通道电路的输出信号的前一级输出信号作为第一通道电路的输入信号，且作为第一通道电路中三角函数函数转换器S1的输入信号，也作为第一通道中乘法器A2的输入信号，还作为第四通道的一路信号输入；第三通道电路的输出信号反馈到第三通道电路的输入端，所述第三通道电路的输出信号的前一级输出信放大三倍后作为第二通道电路中的三角函数转换器S2的输入信号；第四通道电路的输出信号作为第一通道中乘法器A2的两个输入端，乘法器A3的输出作为乘法器A2的一路输入信号，其中，所述第一、第二、第三以及第四通道实现以下无量纲数学模型：
其中，x、y、z为状态变量，a、b、c、d、h为方程的参数，所述第一、第二、第三通道以及第四电路分时实现所述无量纲数学模型中的第一、第二、第三以及第四函数。
本发明实施例提供的一种具有多稳态的忆阻纠缠非线性电路，电路性能可靠稳定，电路结构简单极易实现，能够实现对于多稳态电路的设计，适用于大学电路以及自动控制原理实验教学等，在保密通信以及机电耦合系统等领域中有着重要的工程价值。
附图说明
图1为本发明实施例提供的一种具有多稳态的忆阻纠缠非线性电路的电路图；
图2示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时电路的x-y输出相图；
图3示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时电路的x-z输出相图；
图4示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时电路的y-z输出相图；
图5示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时电路的x-w输出相图；
图6示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时电路的x-y输出相图；
图7示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时电路的x-z输出相图；
图8示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时电路的y-z输出相图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但除非特别说明，这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一通道称为第二通道，且类似地，可将第二通道称为第一通道。
图1示出了本发明实施例提供的一种具有多稳态的忆阻纠缠非线性电路的电路图，如图1所示，包括：
第一、第二、第三以及第四通道，第一通道的输出信号反馈到第一通道电路的输入端，作为一路输入信号，所述第一通道的输出信号还作为第二通道电路中的一路输入信号，所述第一通道的输出信号的前一级信号作为第三通道电路中的三角函数函数转换器S3的输入信号；第二通道电路的输出信号反馈到第二通道电路的输入端，作为一路输入信号，所述第二通道电路的输出信号的前一级输出信号作为第一通道电路的输入信号，且作为第一通道电路中三角函数函数转换器S1的输入信号，也作为第一通道中乘法器A2的输入信号，还作为第四通道的一路信号输入；第三通道电路的输出信号反馈到第三通道电路的输入端，所述第三通道电路的输出信号的前一级输出信放大三倍后作为第二通道电路中的三角函数转换器S2的输入信号；第四通道电路的输出信号作为第一通道中乘法器A2的两个输入端，乘法器A3的输出作为乘法器A2的一路输入信号，其中，所述第一、第二、第三以及第四通道实现以下无量纲数学模型：
其中，x、y、z为状态变量，a、b、c、d、h为方程的参数，所述第一、第二、第三通道以及第四电路分时实现所述无量纲数学模型中的第一、第二、第三以及第四函数。
在本发明实施例中，第一通道，包括反相器U1、U2、反相积分器U3、乘法器A2、A3、三角函数转换器S1、电阻R1、R11、R12、R13、R14、R15、R16、R17、电容C1、电源V1以及双刀单掷开关K1-1和K1-2，其中，反相器U1的引脚2接电阻R1、R11、R12、R13以及电阻R14，电阻R1的另一端连接乘法器A2的输出端，乘法器A2的一个输入端连接至乘法器A3的输出端，电阻R13的另一端连接三角函数转换器S1的输出端，电阻R14的另一端连接反相器U1的引脚6，反相器U1的引脚6通过电阻R15连接反相积分器U3的引脚2；电容C1一端连接反相积分器U3的引脚2，电容C1的另一端连接反相积分器U3的引脚6，反相积分器U3的引脚6通过电阻R16连接到反相器U2的引脚2；反相器U2的引脚2连接电阻R17的一端，电阻R17的另一端连接反相器U2的引脚6；电源V1的两端通过双刀单掷连接到电容C1两端，双刀单掷的两个开关分别为K1-1和K1-2，开关反相器U1的引脚3、反相器的U2的引脚3与反相积分器U3的引脚3接地；反相器U1的引脚4、反相器U2的引脚4与反相积分器U3的引脚4接负电压，反相器U1的引脚7、反相器U2的引脚7与反相积分器U3的引脚7接正电压，反相器U2的输出端是信号-x，反相积分器U3的输出端是信号x；第二通道，包括反相器U4、U5、反相积分器U6、三角函数转换器S2、电阻R21、R22、R23、R24、R25、R26、电源V2、电容C2、以及双刀单掷开关K2-1和K2-2，其中，反相器U4的引脚2接电阻R21、R22、R27以及电阻R23，电阻R27的另一端连接三角函数转换器S2的输出端，电阻R23的另一端连接反相器U4的引脚6，反相器U4的引脚6通过电阻R24连接反相积分器U6的引脚2；电容C2一端连接反相积分器U6的引脚2，，另一端连接反相积分器U6的引脚6，反相积分器U6的引脚6通过电阻R25连接到反相器U5的引脚2；反相器U5的引脚2连接电阻R26的一端，电阻R26的另一端连接反相器U5的引脚6；电源V2的两端通过双刀单掷K2连接到电容C2两端，双刀单掷K2的两个开关分别为K2-1和K2-2，反相器U4的引脚3、反相器U5的引脚3与反相积分器U6的引脚3接地；反相器U4的引脚4、反相器U5的引脚4与反相积分器U6的引脚4接负电压，反相器U4的引脚7、反相器U5的引脚7与反相积分器U6的引脚7接正电压，反相器U5的输出端信号是-y，反相积分器U6的输出端是信号y；第三通道，包括反相器U9、U10、反相积分器U11、电阻R34、R35、R36、R37、R38、R39、三角函数转换器S3、电源V3、电容C3、以及双刀单掷开关K3-1和K3-2，其中，反相器U9的引脚2接电阻R35、R34以及电阻R36，电阻R35的另一端连接三角函数转换器S3的输出端，电阻R36的另一端连接反相器U9的引脚6，反相器U9的引脚6通过电阻R37连接反相积分器U11的引脚2；电容C3一端连接反相积分器U9的引脚2，，另一端连接反相积分器U11的引脚6，反相积分器U11的引脚6通过电阻R38连接到反相器U10的引脚2；反相器U10的引脚2连接电阻R39的一端，电阻R39的另一端连接反相器U10的引脚6；电源V3的两端通过双刀单掷K3连接到电容C3两端，双刀单掷K3的两个开关分别为K3-1和K3-2；反相器U9的引脚3、反相器U10的引脚3与反相积分器U11的引脚3接地；反相器U9的引脚4、反相器U10的引脚4与反相积分器U11的引脚4接负电压，反相器U9的7引脚、反相器U10的7引脚与反相积分器U11的7引脚接正电压，反相器U10的输出端信号是-z，反相积分器U11的输出端是信号z；以及第四通道，包括反相器U7、反相积分器U8、电阻R2、R5、R4、电源V4、电容C4以及双刀单掷开关K4-1和K4-2，其中，反相器U7的引脚2接电阻R5与电阻R2，电阻R5的另一端连接反相器U7的引脚6，反相器U7的引脚6通过电阻R4连接反相积分器U8的引脚2；电容C4一端连接反相积分器U8的引脚2，电容C4的另一端连接反相积分器U8的引脚6；电源V4的两端通过双刀单掷K4连接到电容C4两端，双刀单掷K4的两个开关分别为K4-1和K4-2；反相器U7的引脚3与反相积分器U8的引脚3接地；反相器U7的引脚4与反相积分器U11的8引脚接负电压，反相器U7的7引脚与反相积分器U11的8引脚接正电压，反相积分器U8的输出端是信号w；其中，乘法器A2的另一个输入端、电阻R11的另一端、三角函数转换器的输入端、以及电阻R2的另一端都连接至反相积分器U6的输出端，电阻R22的另一端连接至反相器U5的输出端，电阻R12、R21连接至反相器U2的输出端，三角函数转化器连接至反相积分器U3的输出端，反相积分器U11的输出信号放大三倍后连接至三角函数转换器的输入端，反相器U10的输出信号连接至电阻R34的另一端，乘法器A3的两个输入端都连接至反相积分器U8的输出端。
本发明实施例提供的具有多稳态的忆阻纠缠非线性电路中，电路结构简单，容易实现，通过四个通道的电路结构，对无量纲数学模型进行模拟，可以产生多种状态波形，在不改变参数的情况下，将该输出信号作为载波信号，与目标信号通过相关算法调制，可达到保密通信、抗破解、图像加密等目的。
在本发明实施例中，第一通道电路中电阻R11=100kΩ，R12=50kΩ，R13=5.56KΩ，R14=R15=R16=R17=10KΩ，电容C1=10nF；第二通道电路中电阻R21=100KΩ，R22=50KΩ，R27=55.6KΩ，R23=R24=10KΩ，R25=R26=33KΩ，电容C2=10nF；第三通道电路中电阻R34=33.3KΩ，R35=55.6KΩ，R36=10KΩ，R37=100KΩ，R38=R39=50KΩ，电容C3=100nF，第四通道电路中电阻R2=100KΩ，R5=R4=10KΩ，电容C3=0nF；电源V1=-12V~12；电源V2=-12V~12；电源V3=-12V~12；电源V4=-12~12V；VCC=15，VDD=-15V。反相器U1、反相器U2、反相积分器U3、反相器U4、反相器U5、反相积分器U6、反相器U7、反相器U8与反相积分器U9均采用运放器LM741。三角函数转换器S1、三角函数转换器S2以及三角函数转换器S3均采用芯片AD639。乘法器A2以及乘法器A3均采用芯片AD633。上述元器件的选择只是本发明的一种实施例，本领域技术人员可以根据实际的实施情况，对元器件进行自主的选择，以达到相应的目的。
作为本发明一种实施例，图2示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时图1的x-y输出相图，图3示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时图1的x-z输出相图，图4示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时图1的y-z输出相图，图5示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=1V时图1的x-w输出相图，图6示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时图1的x-y输出相图，图7示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时图1的x-z输出相图，图8示出了本发明实施例中V1=1V,V2=2V,V3=0.5V,V4=-6V时图1的y-z输出相图。由图2-8可知，对于多稳态共存的实现，可采用电源V1，电源V2，电源V3以及电源V4与开关K1，开关K2，开关K3以及开关K4配合实现，若实现初值任意确定，可采用开关K1，开关K2，开关K3以及开关K4闭合，使其电容C1，电容C2，电容C3以及电容C4充电达到相应的电压值即可。
本发明实施例提供的一种具有多稳态的纠缠非线性电路中，通过电阻、开关以及电容之间的配合调节，可以实现电路多稳态的共存，电路结构简单，容易实现，通过四个通道的电路结构，对无量纲数学模型进行模拟，可以产生多种状态波形，在不改变参数的情况下，将该输出信号作为载波信号，与目标信号通过相关算法调制，可达到保密通信、抗破解、图像加密等目的。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种具有多稳态的忆阻纠缠非线性电路，其特征在于，所述具有多稳态的忆阻纠缠非线性电路包括：
第一、第二、第三以及第四通道，第一通道的输出信号反馈到第一通道电路的输入端，作为一路输入信号，所述第一通道的输出信号还作为第二通道电路中的一路输入信号，所述第一通道的输出信号的前一级信号作为第三通道电路中的三角函数函数转换器S3的输入信号；第二通道电路的输出信号反馈到第二通道电路的输入端，作为一路输入信号，所述第二通道电路的输出信号的前一级输出信号作为第一通道电路的输入信号，且作为第一通道电路中三角函数函数转换器S1的输入信号，也作为第一通道中乘法器A2的输入信号，还作为第四通道的一路信号输入；第三通道电路的输出信号反馈到第三通道电路的输入端，所述第三通道电路的输出信号的前一级输出信放大三倍后作为第二通道电路中的三角函数转换器S2的输入信号；第四通道电路的输出信号作为第一通道中乘法器A2的两个输入端，乘法器A3的输出作为乘法器A2的一路输入信号，其中，所述第一、第二、第三以及第四通道实现以下无量纲数学模型：
其中，x、y、z为状态变量，a、b、c、d、h为方程的参数，所述第一、第二、第三通道以及第四电路分时实现所述无量纲数学模型中的第一、第二、第三以及第四函数。
2.根据权利要求1所述的具有多稳态的忆阻纠缠非线性电路，其特征在于，所述具有多稳态的忆阻纠缠非线性电路包括：
第一通道，包括反相器U1、U2、反相积分器U3、乘法器A2、A3、三角函数转换器S1、电阻R1、R11、R12、R13、R14、R15、R16、R17、电容C1、电源V1以及双刀单掷开关K1-1和K1-2，其中，反相器U1的引脚2接电阻R1、R11、R12、R13以及电阻R14，电阻R1的另一端连接乘法器A2的输出端，乘法器A2的一个输入端连接至乘法器A3的输出端，电阻R13的另一端连接三角函数转换器S1的输出端，电阻R14的另一端连接反相器U1的引脚6，反相器U1的引脚6通过电阻R15连接反相积分器U3的引脚2；电容C1一端连接反相积分器U3的引脚2，电容C1的另一端连接反相积分器U3的引脚6，反相积分器U3的引脚6通过电阻R16连接到反相器U2的引脚2；反相器U2的引脚2连接电阻R17的一端，电阻R17的另一端连接反相器U2的引脚6；电源V1的两端通过双刀单掷连接到电容C1两端，双刀单掷的两个开关分别为K1-1和K1-2，开关反相器U1的引脚3、反相器的U2的引脚3与反相积分器U3的引脚3接地；反相器U1的引脚4、反相器U2的引脚4与反相积分器U3的引脚4接负电压，反相器U1的引脚7、反相器U2的引脚7与反相积分器U3的引脚7接正电压，反相器U2的输出端是信号-x，反相积分器U3的输出端是信号x；
第二通道，包括反相器U4、U5、反相积分器U6、三角函数转换器S2、电阻R21、R22、R23、R24、R25、R26、电源V2、电容C2、以及双刀单掷开关K2-1和K2-2，其中，反相器U4的引脚2接电阻R21、R22、R27以及电阻R23，电阻R27的另一端连接三角函数转换器S2的输出端，电阻R23的另一端连接反相器U4的引脚6，反相器U4的引脚6通过电阻R24连接反相积分器U6的引脚2；电容C2一端连接反相积分器U6的引脚2，，另一端连接反相积分器U6的引脚6，反相积分器U6的引脚6通过电阻R25连接到反相器U5的引脚2；反相器U5的引脚2连接电阻R26的一端，电阻R26的另一端连接反相器U5的引脚6；电源V2的两端通过双刀单掷K2连接到电容C2两端，双刀单掷K2的两个开关分别为K2-1和K2-2，反相器U4的引脚3、反相器U5的引脚3与反相积分器U6的引脚3接地；反相器U4的引脚4、反相器U5的引脚4与反相积分器U6的引脚4接负电压，反相器U4的引脚7、反相器U5的引脚7与反相积分器U6的引脚7接正电压，反相器U5的输出端信号是-y，反相积分器U6的输出端是信号y；
第三通道，包括反相器U9、U10、反相积分器U11、电阻R34、R35、R36、R37、R38、R39、三角函数转换器S3、电源V3、电容C3、以及双刀单掷开关K3-1和K3-2，其中，反相器U9的引脚2接电阻R35、R34以及电阻R36，电阻R35的另一端连接三角函数转换器S3的输出端，电阻R36的另一端连接反相器U9的引脚6，反相器U9的引脚6通过电阻R37连接反相积分器U11的引脚2；电容C3一端连接反相积分器U9的引脚2，，另一端连接反相积分器U11的引脚6，反相积分器U11的引脚6通过电阻R38连接到反相器U10的引脚2；反相器U10的引脚2连接电阻R39的一端，电阻R39的另一端连接反相器U10的引脚6；电源V3的两端通过双刀单掷K3连接到电容C3两端，双刀单掷K3的两个开关分别为K3-1和K3-2；反相器U9的引脚3、反相器U10的引脚3与反相积分器U11的引脚3接地；反相器U9的引脚4、反相器U10的引脚4与反相积分器U11的引脚4接负电压，反相器U9的7引脚、反相器U10的7引脚与反相积分器U11的7引脚接正电压，反相器U10的输出端信号是-z，反相积分器U11的输出端是信号z；以及
第四通道，包括反相器U7、反相积分器U8、电阻R2、R5、R4、电源V4、电容C4以及双刀单掷开关K4-1和K4-2，其中，反相器U7的引脚2接电阻R5与电阻R2，电阻R5的另一端连接反相器U7的引脚6，反相器U7的引脚6通过电阻R4连接反相积分器U8的引脚2；电容C4一端连接反相积分器U8的引脚2，电容C4的另一端连接反相积分器U8的引脚6；电源V4的两端通过双刀单掷K4连接到电容C4两端，双刀单掷K4的两个开关分别为K4-1和K4-2；反相器U7的引脚3与反相积分器U8的引脚3接地；反相器U7的引脚4与反相积分器U11的8引脚接负电压，反相器U7的7引脚与反相积分器U11的8引脚接正电压，反相积分器U8的输出端是信号w；
其中，乘法器A2的另一个输入端、电阻R11的另一端、三角函数转换器的输入端、以及电阻R2的另一端都连接至反相积分器U6的输出端，电阻R22的另一端连接至反相器U5的输出端，电阻R12、R21连接至反相器U2的输出端，三角函数转化器连接至反相积分器U3的输出端，反相积分器U11的输出信号放大三倍后连接至三角函数转换器的输入端，反相器U10的输出信号连接至电阻R34的另一端，乘法器A3的两个输入端都连接至反相积分器U8的输出端。
3.根据权利要求1所述的一种具有多稳态的忆阻纠缠非线性电路，其特征在于，所述的反相器U1、反相器U2、反相积分器U3、反相器U4、反相器U5、反相积分器U6、反相器U7、反相器U8与反相积分器U9均采用运放器LM741。
4.根据权利要求1所述的一种具有多稳态的忆阻纠缠非线性电路，其特征在于，所述的三角函数转换器S1、三角函数转换器S2以及三角函数转换器S3均采用芯片AD639。
5.根据权利要求1所述的一种具有多稳态的忆阻纠缠非线性电路，其特征在于，所述的乘法器A2以及乘法器A3均采用芯片AD633。
6.根据权利要求1所述的一种具有多稳态的忆阻纠缠非线性电路，其特征在于，第一通道电路中电阻R11=100kΩ，R12=50kΩ，R13=5.56KΩ，R14=R15=R16=R17=10KΩ，电容C1=10nF；第二通道电路中电阻R21=100KΩ，R22=50KΩ，R27=55.6KΩ，R23=R24=10KΩ，R25=R26=33KΩ，电容C2=10nF；第三通道电路中电阻R34=33.3KΩ，R35=55.6KΩ，R36=10KΩ，R37=100KΩ，R38=R39=50KΩ，电容C3=100nF，第四通道电路中电阻R2=100KΩ，R5=R4=10KΩ，电容C3=0nF；电源V1=-12V~12；电源V2=-12V~12；电源V3=-12V~12；电源V4=-12~12V；VCC=15，VDD=-15V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911112913.1A CN110768657A (zh) | 2019-11-14 | 2019-11-14 | 一种具有多稳态的忆阻纠缠非线性电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911112913.1A CN110768657A (zh) | 2019-11-14 | 2019-11-14 | 一种具有多稳态的忆阻纠缠非线性电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110768657A true CN110768657A (zh) | 2020-02-07 |
Family
ID=69338385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911112913.1A Pending CN110768657A (zh) | 2019-11-14 | 2019-11-14 | 一种具有多稳态的忆阻纠缠非线性电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110768657A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113162597A (zh) * | 2021-04-28 | 2021-07-23 | 湘潭大学 | 一种双模簇发振荡的分段线性忆阻系统 |
-
2019
- 2019-11-14 CN CN201911112913.1A patent/CN110768657A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113162597A (zh) * | 2021-04-28 | 2021-07-23 | 湘潭大学 | 一种双模簇发振荡的分段线性忆阻系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wei et al. | Hidden hyperchaos and electronic circuit application in a 5D self-exciting homopolar disc dynamo | |
| Lin et al. | Generating n-scroll chaotic attractors from a memristor-based magnetized hopfield neural network | |
| Bao et al. | Hidden extreme multistability in memristive hyperchaotic system | |
| CN105490801B (zh) | 含有忆阻器的四维分数阶混沌系统电路 | |
| Vembarasan et al. | Chaotic synchronization of Rikitake system based on TS fuzzy control techniques | |
| CN106130713A (zh) | 一种具有双忆阻器的最简四维自治混沌系统及实现电路 | |
| Wang et al. | A spintronic memristor bridge synapse circuit and the application in memrisitive cellular automata | |
| CN205265707U (zh) | 一种四维超t混沌电路 | |
| CN110768657A (zh) | 一种具有多稳态的忆阻纠缠非线性电路 | |
| Eshraghian et al. | Modelling and characterization of dynamic behavior of coupled memristor circuits | |
| Singh et al. | New meminductor emulators using single operational amplifier and their application | |
| CN109462467B (zh) | 一种含有隐藏吸引子的四维混沌系统及其实现电路 | |
| CN108768611B (zh) | 一种分数阶忆阻时滞混沌电路 | |
| CN108337081B (zh) | 一种含有常数项三维三次混沌电路 | |
| CN111404660B (zh) | 一种四阶忆阻混沌信号源电路 | |
| CN204795067U (zh) | 一种新型三维混沌电路 | |
| CN109670221B (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
| CN106936564B (zh) | 一种含有光滑型忆阻器的分数阶混沌电路 | |
| CN205510072U (zh) | 一种Panchev系统的混沌电路 | |
| CN110198212B (zh) | 一种可调幅可切换平衡点混沌信号源的产生装置 | |
| CN110147597B (zh) | 一种多稳态磁控忆阻器等效模拟电路 | |
| CN206807464U (zh) | 一种含有多参数的三维四翼混沌电路 | |
| CN110611560B (zh) | 一种三维非自治混沌模型及电路 | |
| CN110855284A (zh) | 一种双忆阻的五阶混沌电路 | |
| CN109474416B (zh) | 一种含有隐藏吸引子的超混沌信号发生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200207 |
|
| WD01 | Invention patent application deemed withdrawn after publication |