CN110739213A - 离子注入方法及离子注入装置 - Google Patents

离子注入方法及离子注入装置 Download PDF

Info

Publication number
CN110739213A
CN110739213A CN201910648386.XA CN201910648386A CN110739213A CN 110739213 A CN110739213 A CN 110739213A CN 201910648386 A CN201910648386 A CN 201910648386A CN 110739213 A CN110739213 A CN 110739213A
Authority
CN
China
Prior art keywords
wafer
ion beam
implantation
temperature
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910648386.XA
Other languages
English (en)
Inventor
川崎洋司
佐佐木玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Mechanical Ion Technology Co Ltd
Sumitomo Heavy Industries Ion Technology Co Ltd
Original Assignee
Sumitomo Heavy Mechanical Ion Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Mechanical Ion Technology Co Ltd filed Critical Sumitomo Heavy Mechanical Ion Technology Co Ltd
Publication of CN110739213A publication Critical patent/CN110739213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20207—Tilt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/206—Modifying objects while observing
    • H01J2237/2065—Temperature variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

本发明提供一种能够实现所期望的注入分布的离子注入技术。离子注入装置(100)具备：射束线装置，输送离子束(B)；晶片保持装置，保持离子束(B)所照射的晶片(W)；及温度调整装置(50)，用于对晶片(W)进行加热或冷却。离子注入装置(100)使用温度调整装置(50)将晶片(W)加热或冷却至规定的温度，以满足规定的通道效应条件的方式将晶片(W)保持于晶片保持装置，对晶片保持装置所保持的规定的温度的晶片(W)照射离子束(B)。

Description

离子注入方法及离子注入装置
技术领域
本申请主张基于2018年7月18日申请的日本专利申请第2018-135346号的优先权。该日本申请的全部内容通过参考援用于本说明书中。
本发明涉及一种离子注入方法及离子注入装置。
背景技术
在半导体制造工序中，为了改变半导体的导电性的目的、改变半导体的晶体结构的目的等，作为标准实施对半导体晶片注入离子的工序(也称为离子注入工序)。离子注入工序有时经由形成于晶片表面的掩模执行，此时，离子选择性地注入于与掩模的开口区域对应的部位。除此之外，有时还利用形成于晶片表面的栅电极等元件结构而选择性地进行离子注入，此时，离子注入于与栅电极相邻的源极/漏极区域等。
并且，已知根据照射于晶片的离子束的角度离子束与晶片之间的相互作用的状态发生变化，会对离子注入的处理结果带来影响，要求精密地控制离子束的注入角度以获得所期望的注入分布。例如，通过以满足规定的通道效应条件的方式控制离子束的注入角度，能够使射束到达更深的位置，能够实现更深的注入分布。另一方面，通过以不满足通道效应条件的方式控制离子束的注入角度，能够实现在更浅的位置沿横向扩散的分布的注入分布(例如，参考专利文献1)。
专利文献1：日本特开2017-107751号公报
当欲利用掩模等将离子注入于晶片表面的特定部位时，与通道效应的有无无关地，能够根据离子束相对于晶片表面的入射角度改变注入分布。例如，若相对于晶片表面垂直地射入射束，则离子会以掩模的开口区域的正下方为中心注入，但若相对于晶片表面倾斜地射入射束，则离子可能会以从掩模的开口区域斜向偏离的位置为中心注入。因此，即使严格地控制离子束的注入角度，也不一定能够将所期望的注入分布形成于所期望的位置。
发明内容
本发明的一种实施方式的例示性目的之一为，提供一种能够实现所期望的注入分布的离子注入技术。
本发明的一种实施方式的离子注入方法包括：以满足规定的通道效应条件的方式对第1温度的晶片照射第1离子束的工序；及在照射第1离子束之后，以满足规定的通道效应条件的方式对不同于第1温度的第2温度的晶片照射第2离子束的工序。
本发明的另一种实施方式的离子注入方法中，使用温度调整装置将晶片加热或冷却至规定的温度，以满足规定的通道效应条件的方式对规定的温度的晶片照射离子束，在晶片内形成与在不同于规定的温度的温度下以满足规定的通道效应条件的方式照射离子束时形成于晶片内的注入分布相比在深度方向及与深度方向正交的面内方向中的至少一个方向上不同的注入分布。
本发明的又一种实施方式是离子注入装置。该装置具备：射束线装置，输送离子束；晶片保持装置，保持离子束所照射的晶片；及温度调整装置，用于加热或冷却晶片。该离子注入装置使用温度调整装置将晶片加热或冷却至规定的温度，以满足规定的通道效应条件的方式将晶片保持于晶片保持装置，对晶片保持装置所保持的规定的温度的晶片照射离子束。
另外，在方法、装置、系统等之间相互替换以上构成要件的任意组合或本发明的构成要件和表述的方式，作为本发明的方式也是有效的。
发明效果
根据本发明，能够提供一种能够实现所期望的注入分布的离子注入技术。
附图说明
图1(a)、(b)是示意地表示注入离子的通道效应现象的有无的图。
图2(a)～(d)是示意地表示入射于晶片的离子束的角度特性的图，图2(e)～(h)是示意地表示与图2(a)～(d)对应的离子束的角度成分的图表。
图3是表示离子束的注入角度与形成于晶片内的深度方向的注入分布之间的关系的一例的图表。
图4是表示离子束的注入角度与两个峰位置上的注入浓度之间的关系的一例的图表。
图5是示意地表示晶片内的注入离子的分布的一例的图表。
图6是示意地表示高能量注入的工序的一例的剖视图。
图7是表示晶片温度与形成于晶片内的深度方向的注入分布之间的关系的一例的图表。
图8是表示晶片温度与两个峰位置上的注入浓度之间的关系的一例的图表。
图9是表示照射磷(P)离子时形成于晶片内的注入分布的一例的图表。
图10是表示照射砷(As)离子时形成于晶片内的注入分布的一例的图表。
图11(a)～(c)是示意地表示实施方式所涉及的多步注入的一例的剖视图。
图12(a)～(c)是示意地表示实施方式所涉及的多步注入的另一例的剖视图。
图13是表示实施方式所涉及的离子注入装置的概略结构的俯视图。
图14(a)、(b)是示意地表示射束整形器所含的透镜装置的结构的图。
图15是示意地表示由透镜装置进行的离子束的收敛/发散的控制例的图表。
图16是详细地表示基板传送处理单元的结构的侧视图。
图17是示意地表示将晶片配置于晶片保持装置的工序的侧视图。
图18(a)、(b)是示意地表示相对于离子束的入射方向的晶片的朝向的图。
图19(a)、(b)是示意地表示作为离子注入处理的对象的晶片的图。
图20(a)～(c)是示意地表示晶片的朝向与晶片的表面附近的原子排列之间的关系的图。
图21是表示实施方式所涉及的离子注入方法的流程的流程图。
图中：10-离子源，12-离子束生成单元，14-高能量多级线性加速单元，18-射束输送线单元，20-基板传送处理单元，40-压板驱动装置，42-晶片保持装置，44-往复移动机构，46-扭转角调整机构，48-倾角调整机构，50-温度调整装置，60-注入处理室，62-基板传送部，100-离子注入装置，W-晶片。
具体实施方式
以下，参考附图对用于实施本发明的方式进行详细说明。另外，在附图的说明中对相同要件标注相同符号，并适当省略重复说明。并且，以下所述的结构为示例，并不对本发明的范围进行任何限定。
在说明实施方式之前，对本发明的概要进行叙述。本实施方式所涉及的离子注入方法中，使用温度调整装置将晶片加热或冷却至规定的温度，以满足规定的通道效应条件的方式对规定的温度的晶片照射离子束。在此，“满足规定的通道效应条件”是指，通过沿晶片的晶轴或晶面射入离子束，以满足能够发生通道效应现象的角度条件的方式执行注入处理。根据本实施方式，通过适当地控制注入离子时的晶片的角度条件和温度条件这两个条件，能够将所期望的注入分布形成于晶片内。
图1(a)、(b)是示意地表示注入离子92的通道效应现象的有无的图。图1(a)中示出注入离子92在晶格90的内部发生通道效应的状况。注入离子92相对于晶格90的晶轴C的入射角θ1相对小，沿晶轴C在晶格90的内部行进。因此，注入离子92受与构成晶格90的原子91之间的相互作用的影响小，能够直线到达晶格90的更深的位置。
图1(b)中示出注入离子92在晶格90的内部未发生通道效应的状况。注入离子92相对于晶格90的晶轴C的入射角θ2相对大，以与晶轴C交叉的方式在晶格90的内部行进，与构成晶格90的原子91发生相互作用而一边分散一边行进。因此，注入离子92仅会到达晶格90的更浅的位置，并且，可能会到达沿与注入方向正交的方向(图1(b)的纸面的上下方向或与纸面正交的方向)从初始注入位置位移的位置。
在本说明书中，将图1(a)所示的状况也称为“导通通道效应(on-chann eling)”，将图1(b)所示的状况也称为“阻塞通道效应(off-channelin g)”。入射于晶格90的注入离子92发生“导通通道效应”或“阻塞通道效应”中的哪一个，主要取决于注入离子92的入射角θ1、θ2。作为导通通道效应和阻塞通道效应的阈值的入射角也称为临界角θC。作为一例，临界角θC能够由以下式(1)表示。
[数1]
Figure BDA0002134300990000051
在此，Z1：注入离子的原子序数、Z2：作为注入对象的物质的原子序数、E1：注入离子的能量、d：作为注入对象的物质的晶体的原子间隔。例如，当将注入离子设为硼(B)、将注入对象设为硅(Si)、使用与硅晶体的(100)面对应的原子间隔d时，若注入能量E1＝100keV，则临界角θC为约3.5度，若注入能量E1＝1MeV，则临界角θC为约1.1度。并且，当将注入离子设为磷(P)时，若注入能量E1＝100keV，则临界角θC为约6.0度，若注入能量E1＝1MeV，则临界角θC为约1.9度。
若注入离子的入射角θ充分小于这种数值的临界角θC(θ＜θC)，则离子会以图1(a)所示的导通通道效应的状态注入。另一方面，若注入离子的入射角θ充分大于临界角θC(θ＞θC)，则离子会以图1(b)所示的阻塞通道效应的状态注入。因此，当对晶片照射离子束而实施注入处理时，构成离子束的注入离子的到达深度和水平方向的扩散等根据离子束的角度特性发生变化，从而晶片内的注入离子的浓度分布即“注入分布”的形状可能会发生变化。因此，在离子注入工序中，调整晶片相对于离子束的行进方向的倾斜角，控制作为入射于晶片的射束整体的平均值的注入角度。
入射于晶片的离子束的角度特性中，除了作为射束整体的平均值的入射角度之外，还存在作为构成离子束的离子粒子组的角度分布。入射于晶片的离子束虽微乎其微但几乎都会发散或收敛，构成射束的离子粒子组具有具备一定展宽的角度分布。此时，即使在作为射束整体的平均值的入射角度大于临界角θC的情况下，若一部分离子粒子的角度成分小于临界角θC，则也会发生由该一部分离子引起的通道效应现象。相反地，即使在作为射束整体的平均值的入射角度小于临界角θC的情况下，若一部分离子粒子的角度成分大于临界角θC，则该一部分离子也会发生阻塞通道效应。
图2(a)～(d)是示意地表示入射于晶片W的离子束B的角度特性的图。在该图2(a)～(d)中，为了便于说明，示出了晶轴C的朝向与晶片W的表面垂直的情况，且示出了晶片主表面的“离轴角(off angle)”为0度的情况。另外，实际使用的晶片W无需离轴角为严格意义上的0度。
图2(a)中示出了离子束B与晶片W的晶轴C平行地入射且几乎所有构成离子束B的离子粒子与晶轴C平行地行进的“平行射束”。图2(b)中示出在离子束B为平行射束这一方面与图2(a)相同但离子束B的入射角相对于晶轴C倾斜的“倾斜入射射束”。图2(c)中示出朝向晶片W离子束B的射束直径变宽而发散的“发散射束”，图2(d)中示出朝向晶片W离子束B的射束直径变窄而收敛的“收敛射束”。如此，离子束B有时在射束整体的行进方向上发散或收敛，除了作为射束整体的行进方向之外，还具有表示各离子粒子的角度成分的偏差的“角度分布”。
图2(e)～(h)是示意地表示与图2(a)～(d)分别对应的离子束B的角度分布的图表。图表的纵轴表示构成离子束B的离子粒子的数量，图表的横轴表示构成离子束B的离子粒子相对于晶轴C的入射角θ。在图表中，将入射角θ的绝对值小于临界角θC的范围表示为导通通道效应区域C1，将入射角θ的绝对值大于临界角θC的范围表示为阻塞通道效应区域C2。
在图2(e)中，角度分布的中心为0度，离子束B的角度分布的扩散小，因此角度分布整体包含于导通通道效应区域C1。其结果，在图2(e)中，发生导通通道效应的注入离子成为主导。另一方面，在图2(f)中，离子束B的角度分布的扩散虽小，但角度分布的中心大于临界角θC，因此角度分布整体包含于阻塞通道效应区域C2。其结果，在图2(f)中，发生阻塞通道效应的注入离子成为主导。在图2(g)及(h)中，离子束B的角度分布的扩散大且角度分布的中心为0度，因此角度分布整体横跨导通通道效应区域C1及阻塞通道效应区域C2这两个区域。其结果，在图2(g)及(h)中，成为混合存在有导通通道效应及阻塞通道效应这两者的状态。另外，能够根据角度分布的中心角度和扩散的大小改变导通通道效应及阻塞通道效应的混合比率。
图3是表示离子束B的注入角度θ与形成于晶片内的深度方向的注入分布之间的关系的一例的图表。该图中示出将注入离子设为硼(B)、将注入对象设为硅(Si)的(100)面、将注入能量设为1.5MeV时的模拟结果。基于上述式(1)的临界角θC为约0.9度。离子束B是如图2(c)所示的发散射束，发散角的大小(分散值)为约0.4度。离子束B的注入角度θ设为0度、0.2度、0.5度、1度、2度、5度。注入角度θ越小，注入分布整体分布于越深的位置(图表的右侧)。并且，注入分布大致具有两个峰，第1峰P1位于约2.2μm的深度位置，第2峰P2位于约3.1μm的深度位置。第1峰P1有注入角度θ越小则越低、注入角度θ越大则越高的倾向，因此认为与基于阻塞通道效应的注入离子对应。另一方面，第2峰P2有注入角度θ越小则越高、注入角度θ越大则越低的倾向，因此认为与基于导通通道效应的注入离子对应。
图4是表示离子束B的注入角度θ与两个峰位置P1、P2上的注入浓度之间的关系的一例的图表，与图3所示的注入分布对应。虚线P1表示与第1峰对应的深度d＝2.2μm下的注入浓度，实线P2表示与第2峰对应的深度d＝3.1μm下的注入浓度。如图所示，第1峰P1上的注入浓度有注入角度θ越小则越低、注入角度θ越大则越高的倾向。另一方面，第2峰P2上的注入浓度有注入角度θ越小则越高、注入角度θ越大则越低的倾向。
图5是示意地表示晶片内的注入离子92的分布的一例的图表。该图中示出与图3相同的注入条件下的模拟计算结果，且将注入离子设为硼(B)、将注入对象设为硅(Si)的(100)面、将注入能量设为1.5MeV、将离子束B的注入角度θ设为0度、将离子束B的发散角的大小设为约0.4度。图表的纵轴表示距晶片W的表面的深度位置，图表的横轴表示与晶片W的表面平行的面内方向的位置。在该图所示的例子中，注入离子92存在于深度2.0μm至3.5μm的范围内。注入到相对深的位置的离子93是基于导通通道效应的注入离子，仅存在于面内方向的中心附近。另一方面，注入到相对浅的位置的离子94是基于阻塞通道效应的注入离子，分布成扩散至远离面内方向的中心位置的位置。如此，可知分别基于导通通道效应及阻塞通道效应的注入离子93、94的与深度方向正交的面内方向的分布也不同。
如上所述，通过精密地控制相对于晶片W的晶轴C的注入角度θ，能够控制形成于晶片W的内部的注入分布的形状。尤其，若选择导通通道效应成为主导的角度条件，则能够在更深的位置实现面内方向的扩散小的注入分布。另一方面，若选择阻塞通道效应成为主导的角度条件，则能够在更浅的位置实现面内方向的扩散大的注入分布。而且，通过改变注入离子的能量，能够控制所注入的离子整体的深度位置。
然而，根据离子注入处理的对象，有时无法以控制注入分布为目的自由地改变注入角度θ。近年来，以半导体器件的进一步小型化和特性提高为目的，有欲从晶片表面向深度方向上的更深的位置注入离子这一顾客要求。此时，为了仅对面内方向的特定区域注入离子而在晶片表面上形成掩模。并且，为了向更深的位置注入离子，例如使用100keV以上或1MeV以上的高能量的离子束。
图6是示意地表示高能量注入的工序的一例的剖视图，示出经由设置于晶片W的表面上的厚度t较大的掩模80照射离子束B的状况。如图所示，为了适当地屏蔽高能量的离子束B，需要较厚地形成晶片表面的掩模80，其结果，掩模80的开口部82的纵横比变高。因此，若相对于晶片W的表面倾斜地射入离子束，则由于开口部82是高纵横比，因此倾斜地入射于开口部82的离子束因开口部82的侧面81等而至少一部分被屏蔽，难以对与开口部82对应的注入区域84适当地照射离子束。因此，当使用具有高纵横比的开口部82的掩模80时，需要相对于晶片W几乎垂直地射入离子束B，因掩模形状而在离子束B的入射角度θ上产生限制。此时，无法以控制注入分布为目的自由地设定离子束B的入射角度θ。
因此，本发明人考虑到通过控制照射离子束B时的晶片W的温度条件控制形成于晶片W内的注入分布的形状。根据本发明人的见解，通过提高照射离子束B时的晶片温度，能够在相对不易发生通道效应的状况下(即，阻塞通道效应)注入离子。相反地，通过降低照射离子束B时的晶片温度，能够在相对容易发生通道效应的状况下(即，导通通道效应)注入离子。
图7是表示晶片温度T与形成于晶片W内的深度方向的注入分布之间的关系的一例的图表。与图3相同地，该图是将注入离子设为硼(B)、将注入对象设为硅(Si)的(100)面、将注入能量设为1.5MeV、将离子束B的发散角设为0.4度时的模拟结果。另一方面，在图7中离子束B的注入角度θ固定为0度。并且，照射射束时的晶片W的温度T设为-273℃、-196℃、-100℃、27℃、150℃、414℃、450℃。如图所示，晶片温度越低，注入分布整体分布于越深的位置(图表的右侧)。并且，注入分布的第1峰P1有晶片温度T越低则越小、晶片温度T越高则越大的倾向。另一方面，第2峰P2有晶片温度T越低则越大、晶片温度T越高则越小的倾向。
图8是表示晶片温度T与两个峰位置P1、P2上的注入浓度之间的关系的一例的图表，与图7所示的注入分布对应。虚线P1表示与第1峰对应的深度d＝2.2μm下的注入浓度，实线P2表示与第2峰对应的深度d＝3.1μm下的注入浓度。如图所示，第1峰P1上的注入浓度有晶片温度T越低则越低、晶片温度T越高则越高的倾向。另一方面，第2峰P2上的注入浓度有晶片温度T越低则越高、晶片温度T越高则越低的倾向。
如上所述，可知通过改变注入时的晶片温度T，能够与改变注入角度θ时相同地控制注入分布。具体而言，通过降低晶片温度T，能够成为导通通道效应为主导的状态。认为其原因在于，通过将晶片W设为低温，构成晶片W的晶格的原子的移动减少而所注入的离子与晶片W的晶格之间发生相互作用的概率下降，成为容易发生通道效应的状态。因此，通过降低晶片温度T，能够在更深的位置实现面内方向的扩散小的注入分布。另一方面，通过提高晶片温度T，能够成为阻塞通道效应为主导的状态，能够在更浅的位置实现面内方向的扩散大的注入分布。
在本实施方式中，通过将晶片W加热或冷却至规定的温度，以满足规定的通道效应条件的方式对规定的温度的晶片W照射离子束B，实现与以满足规定的通道效应条件的方式以不同于规定的温度的温度照射离子束B时不同的注入分布。例如，通过以低于室温(27℃)的温度照射离子束B，与以室温照射离子束B时相比，能够在更深的位置实现面内方向的扩散小的注入分布。并且，通过以高于室温的温度照射离子束B，与以室温照射离子束B时相比，能够在更浅的位置实现面内方向的扩散大的注入分布。
在此重复“规定的通道效应条件”是指，在室温条件下导通通道效应成为主导的注入角度θ的条件，例如是指，大多数所照射的离子束B的角度成分成为由式(1)算出的临界角θC的范围内的条件。若举出一例，则满足规定的通道效应条件的情况是指，如所照射的离子束B的角度分布的至少半高宽包含于导通通道效应区域C1的情况。
本实施方式所涉及的离子注入方法例如能够适用于制造CMOS图像传感器时的隔离注入或光电二极管注入中。在隔离注入中，作为注入离子种类例如能够使用上述硼(B)，在光电二极管注入中，能够使用磷(P)或砷(As)。本实施方式能够适用于高能量注入中，例如能够设为200keV～20MeV的注入能量。此时，能够实现的注入深度为0.1μm～10μm左右。
当将注入对象设为硅(Si)的(100)面时，基于式(1)的与注入能量对应的硼(B)、磷(P)及砷(As)的临界角θC如下。当注入能量为200keV时，硼(B)的临界角θC为2.47度，磷(P)的临界角θC为4.27度，砷(As)的临界角θC为6.34度。当注入能量为2MeV时，硼(B)的临界角θC为0.78度，磷(P)的临界角θC为1.35度，砷(As)的临界角θC为2.00度。当注入能量为10MeV时，硼(B)的临界角θC为0.35度，磷(P)的临界角θC为0.60度，砷(As)的临界角θC为0.90度。如此，发生导通通道效应的临界角θC依赖于离子种类和注入能量，因此优选根据注入条件适当地设定离子束B的角度条件。例如，与规定的通道效应条件对应的离子束B的角度条件能够设为相对于晶轴C在7度以内、5度以内、3度以内、1度以内。
图9是表示照射磷(P)离子时形成于晶片内的注入分布的一例的图表。该图是基于二次离子质谱法(SIMS、Secondary Ion Mass Spectrometry)的测定结果。注入对象为硅(Si)的(100)面，注入能量为2.2MeV。如图所示，当将注入角度θ设为0度、将晶片温度T设为室温(27℃)时，导通通道效应的影响明显，在深度2μm～4μm的范围内成为注入浓度高的分布。另一方面，当将注入角度θ保持在0度且将晶片温度T设为高温(450℃)时和将晶片温度T保持在室温(27℃)且将注入角度θ设为1度和2度时，基于阻塞通道效应的深度2μm左右的峰变明显，另一方面，在深度3μm～4μm左右成为注入浓度低的分布。因此，即使在注入磷(P)的情况下，通过将注入角度θ固定在0度附近且提高晶片温度T，也能够实现与将注入角度θ设定为临界角(例如1.29度)左右的情况相同的注入分布。
图10是表示照射砷(As)离子时形成于晶片内的注入分布的一例的图表。该图也为基于SIMS的测定结果。注入对象为硅(Si)的(100)面，注入能量为3.1MeV。如图所示，当将注入角度θ设为0度、将晶片温度T设为室温(27℃)时，因导通通道效应的影响而在深度2μm左右的峰位置至深度6μm的范围内成为注入浓度平缓地降低的分布。另一方面，当将注入角度θ保持在0度且将晶片温度T设为高温(450℃)时和将晶片温度T保持在室温(27℃)且将注入角度θ设为1度和2度时，基于阻塞通道效应的深度2μm左右的峰变得更为显著，在深度2μm以上的范围成为注入浓度更显著地降低的分布。因此，即使在注入砷(As)的情况下，通过将注入角度θ固定在0度附近且提高晶片温度T，也能够实现与将注入角度θ设定在临界角(例如1.61度)左右的情况相同的注入分布。
另外，该方法还能够适用于除了B、P、As之外的离子种类中，例如还能够适用于氮(N)、铝(Al)、镓(Ga)、铟(In)、锑(Sb)等中。
本实施方式所涉及的方法中，优选将所照射的离子束B的用量设为中等程度以下，例如优选将用量设为1×1014cm-2以下或1×1013cm-2以下。其原因在于，若增加用量，则因离子注入处理而损伤蓄积于照射射束的区域，导致晶体结构非晶化，从而变成不易发生通道效应的晶体状态。
本实施方式也能够适用于对晶片面内的相同的注入区域照射不同注入能量的离子束的多步注入中。例如，通过对相同的注入区域照射高能量、中能量、低能量的三种离子束，对分别以不同的三个深度位置为中心的范围注入离子，能够形成注入浓度高的区域在深度方向上连续的注入分布。此时，通过一边改变晶片温度T一边进行多步注入，能够更加精密地控制深度方向及面内方向中的至少一个方向的注入分布的形状。
图11(a)～(c)是示意地表示实施方式所涉及的多步注入的一例的剖视图。首先，在图11(a)的第1工序中，对与掩模80的开口部82对应的注入区域中的相对深的第1部分86a照射高能量的第1离子束B11。接着，在图11(b)的第2工序中，对位于与掩模80的开口部82对应的注入区域中的中等程度的深度的第2部分86b照射中能量的第2离子束B12。之后，在图11(c)的第3工序中，对与掩模80的开口部82对应的注入区域中的相对浅的第3部分86c照射低能量的第3离子束B13。由此，形成第1部分86a、第2部分86b及第3部分86c在深度方向上连续的注入区域86。
在图11(a)～(c)分别所示的第1工序～第3工序中，所照射的离子束B11～B13的注入角度是相同的，以满足规定的通道效应条件的方式对晶片表面几乎垂直地射入离子束。另一方面，在第1工序～第3工序中，分别改变了晶片温度T。在第1工序中，通过使晶片温度T相对较低，设为导通通道效应为主导的注入条件，较小地设置了第1部分86a的面内方向的宽度w1。在第2工序中，通过将晶片温度T设为中等程度，增加阻塞通道效应的贡献，使第2部分86b的面内方向的宽度w2大于第1部分86a的宽度w1。在第3工序中，通过使晶片温度T相对较高，进一步增加阻塞通道效应的贡献，使第3部分86c的面内方向的宽度w3大于第2部分86b的宽度w2。如此，通过一边改变温度条件一边执行第1工序～第3工序的注入处理，能够形成随着远离晶片表面(即，注入位置变深)面内方向的宽度w3～w1依次变小的梯形形状的注入区域86。这种沟型的注入分布例如能够用作隔离注入区域。
图12(a)～(c)是示意地表示实施方式所涉及的多步注入的另一例的剖视图。与上述图11(a)～(c)相同地，在该图的例子中，也将不同能量的离子束B21～B23照射于与掩模80的开口部82对应的部分。首先，在图12(a)的第1工序中，对较深的位置的第1部分88a照射高能量的第1离子束B21，在图12(b)的第2工序中对中等程度的深度的第2部分88b照射中能量的第2离子束B22，在图12(c)的第3工序中，对较浅的位置的第3部分88c照射低能量的第3离子束B23。由此，形成第1部分88a、第2部分88b及第3部分88c在深度方向上连续的注入区域88。
另一方面，在图12(a)～(c)所示的例子中，与上述图11(a)～(c)相反地设置了晶片W的温度条件。具体而言，在第1工序中，通过使晶片温度T相对较高，设为阻塞通道效应为主导的注入条件，较大地设置了第1部分88a的面内方向的宽度w1。在第2工序中，通过将晶片温度T设为中等程度，增加导通通道效应的贡献，使第2部分88b的面内方向的宽度w2小于第1部分88a的宽度w1。在第3工序中，通过使晶片温度T相对较低，进一步增加导通通道效应的贡献，使第3部分88c的面内方向的宽度w3小于第2部分88b的宽度w2。如此，通过一边改变温度条件一边执行第1工序～第3工序的注入处理，能够形成随着远离晶片表面(即，注入位置变深)面内方向的宽度w3～w1依次变大的梯形形状的注入区域88。这种沟型的注入分布例如能够用作与图11(c)所示的隔离注入区域86相邻的光电二极管注入区域。
另外，在上述例子中，多步注入的工序数设为三个，但多步注入的工序数可以设为两个，也可以设为四个以上。并且，可以将以多步注入照射的离子束的注入角度保持固定且仅改变晶片温度T及注入能量，也可以在工序之间改变注入角度。
当改变晶片温度T时，例如能够在-200℃～500℃的范围内改变温度。另外，通过将温度的变化范围设在-100℃～400℃的范围内，能够使用比较简单的温度调整装置调整晶片的温度T。另外，当在多步注入的工序之间改变晶片温度T时，优选将工序之间的温度差设为50℃以上。通过将晶片温度T改变50℃以上，优选改变100℃以上，能够刻意地改变在一次注入工序中发生的导通通道效应和阻塞通道效应各自的贡献度的比例，能够调整深度方向及面内方向的注入分布的形状以使其成为所期望的注入分布。
接着，对用于实施上述离子注入方法的离子注入装置进行说明。
图13是概略地表示实施方式所涉及的离子注入装置100的俯视图。离子注入装置100是所谓高能量离子注入装置。高能量离子注入装置是具有高频线性加速方式的离子加速器和高能量离子输送用射束线的离子注入装置，其对在离子源10产生的离子进行加速，将如此获得的离子束B沿射束线输送至被处理物(例如，基板或晶片W)，对被处理物注入离子。
高能量离子注入装置100具备：离子束生成单元12，生成离子并进行质谱分析；高能量多级线性加速单元14，对离子束进行加速而使其成为高能量离子束；射束偏转单元16，进行高能量离子束的能量分析、能量分散的控制、轨道校正；射束输送线单元18，将经分析的高能量离子束输送至晶片W；及基板传送处理单元20，将所输送的高能量离子束注入到半导体晶片中。
离子束生成单元12具有离子源10、引出电极11及质谱分析装置22。在离子束生成单元12中，在从离子源10通过引出电极11引出射束的同时对其进行加速，经引出加速的射束通过质谱分析装置22进行质谱分析。质谱分析装置22具有质谱分析磁铁22a、质谱分析狭缝22b。质谱分析狭缝22b有时也配置于质谱分析磁铁22a的刚刚后方，但在实施例中，配置于下一个结构即高能量多级线性加速单元14的入口部内。基于质谱分析装置22的质谱分析的结果，仅对注入所需的离子种类进行筛选，经筛选的离子种类的离子束被引导至下一个高能量多级线性加速单元14。
高能量多级线性加速单元14具备进行离子束的加速的多个线性加速装置、即一个以上的高频谐振器。高能量多级线性加速单元14能够通过高频(RF)电场的作用对离子进行加速。高能量多级线性加速单元14具备第1线性加速器15a，该第1线性加速器15a具备高能量离子注入用的基本的多级高频谐振器。高能量多级线性加速单元14也可以追加具备第2线性加速器15b，该第2线性加速器15b具备超高能量离子注入用的追加的多级高频谐振器。通过高能量多级线性加速单元14进一步进行加速的离子束通过射束偏转单元16改变方向。
离开将离子束加速至高能量的高频方式的高能量多级线性加速单元14的高能量离子束具有一定范围的能量分布。因此，为了在高能量多级线性加速单元14的下游对高能量的离子束进行射束扫描及射束平行化而照射于晶片，需要预先实施高精度的能量分析和轨道校正及射束收敛发散的调整。
射束偏转单元16进行高能量离子束的能量分析、能量分散的控制、轨道校正。射束偏转单元16具备至少两个高精度偏转电磁铁、至少一个能量宽度限制狭缝、至少一个能量分析狭缝及至少一个横向收敛设备。多个偏转电磁铁构成为进行高能量离子束的能量分析和离子注入角度的精密的校正。
射束偏转单元16具有能量分析电磁铁24、抑制能量分散的横向收敛四极透镜26、能量分析狭缝28及提供转向(轨道校正)的偏转电磁铁30。另外，能量分析电磁铁24有时也称为能量过滤器电磁铁(EFM)。高能量离子束通过射束偏转单元16进行方向转换，朝向晶片W的方向。
射束输送线单元18是输送离开射束偏转单元16后的离子束B的射束线装置，其具有由收敛/发散透镜组构成的射束整形器32、射束扫描器34、射束平行化器36及最终能量过滤器38(包括最终能量分离狭缝)。射束输送线单元18的长度根据离子束生成单元12和高能量多级线性加速单元14的总计长度进行了设计，由射束偏转单元16进行连结而整体形成U字状的布局。
射束输送线单元18的下游侧的末端设置有基板传送处理单元20。基板传送处理单元20包括注入处理室60和基板传送部62。注入处理室60中设置有在注入离子期间保持晶片W且沿与射束扫描方向垂直的方向移动晶片W的压板驱动装置40。压板驱动装置40中设置有用于在注入离子期间调整晶片温度T的温度调整装置50。基板传送部62中设置有用于在注入离子之前将晶片W搬入注入处理室60中、在注入离子之后从注入处理室60搬出晶片W的传送机械手等晶片传送机构。
离子注入装置100的射束线部构成为具有对置的两条长直线部的水平的U字状的折返型射束线。上游的长直线部由对在离子束生成单元12中生成的离子束B进行加速的多个单元构成。下游的长直线部由调整相对于上游的长直线部进行方向转换的离子束B后注入到晶片W的多个单元构成。两条长直线部构成为几乎相同的长度。为了进行维护工作，两条长直线部之间设置有充分宽度的工作空间R1。
图14(a)、(b)是示意地表示射束整形器32所含的透镜装置32a、32b、32c的结构的图。图13所示的射束整形器32例如包括三个四极透镜装置32a～32c，从射束轨道的上游朝向下游依次配置有第1透镜装置32a、第2透镜装置32b、第3透镜装置32c。图14(a)中示出纵向(y方向)收敛离子束B的第1透镜装置32a及第3透镜装置32c的结构，图14(b)中示出横向(x方向)收敛离子束B的第2透镜装置32b的结构。
图14(a)的第1透镜装置32a具有在横向(x方向)上对置的一组水平对置电极72和在纵向(y方向)上对置的一组垂直对置电极74。一组水平对置电极72上施加有负电位-Qy，垂直对置电极74上施加有正电位+Qy。第1透镜装置32a对由具有正电荷的离子粒子组构成的离子束B，使其在与负电位的水平对置电极72之间产生引力，使其在与正电位的垂直对置电极74之间产生斥力。由此，第1透镜装置32a将射束形状调整成使离子束B在x方向上发散且在y方向上收敛。第3透镜装置32c也与第1透镜装置32a相同地构成而施加有与第1透镜装置32a相同的电位。
图14(b)的第2透镜装置32b具有在横向(x方向)上对置的一组水平对置电极76和在纵向(y方向)上对置的一组垂直对置电极78。第2透镜装置32b虽与第1透镜装置32a相同地构成，但所施加的电位的正负相反。一组水平对置电极76上施加有正电位+Qx，垂直对置电极78上施加有负电位-Qx。第2透镜装置32b对由具有正电荷的离子粒子组构成的离子束B，使其在与正电位的水平对置电极76之间产生斥力，使其在与负电位的垂直对置电极78之间产生引力。由此，第2透镜装置32b将射束形状调整为使离子束B在x方向上收敛且在y方向上发散。
图15是示意地表示基于透镜装置32a～32c的离子束B的收敛/发散的控制例的图表，示出施加于透镜装置32a～32c的对置电极的电位Qx、Qy与欲整形的射束的角度分布之间的关系性。横轴的纵向收敛电位Qy表示施加于第1透镜装置32a及第3透镜装置32c的电位，纵轴的横向收敛电位Qx表示施加于第2透镜装置32b的电位。
施加有规定的电位Qx0、Qy0的地点S是成为如图2(a)或(b)所示的x方向及y方向这两个方向的注入角度分布的扩散小的“平行射束”的动作条件。若从该地点S沿直线Lx改变电位Qx、Qy，则能够将射束调整成仅改变x方向的注入角度分布而不改变y方向的注入角度分布。若从地点S向地点X1逐渐提升横向收敛电位Qx，则会成为在x方向上收敛的“收敛射束”而x方向的注入角度分布的扩散变大。另一方面，若从地点S向地点X2逐渐降低横向收敛电位Qx，则会成为在x方向上发散的“发散射束”而x方向的注入角度分布的扩散变大。
同样地，若从地点S沿直线Ly改变电位Qx、Qy，则能够将射束调整成仅改变y方向的注入角度分布而不改变x方向的注入角度分布。若从地点S向地点Y1逐渐提升纵向收敛电位Qy，则会成为在y方向上收敛的“收敛射束”而y方向的注入角度分布的扩散变大。另一方面，若从地点S向地点Y2逐渐降低纵向收敛电位Qy，则会成为在y方向上发散的“发散射束”而y方向的注入角度分布的扩散变大。
如此，通过在一定条件下改变分别施加于三段式透镜装置32a～32c的电位Qx、Qy，能够分别独立地控制照射于晶片W的离子束的x方向及y方向的注入角度分布。例如，当欲仅调整x方向的注入角度分布时，只要以维持ΔQx＝α·ΔQy的关系性的方式根据直线Lx的倾斜度改变电位即可。同样地，当欲仅调整y方向的注入角度分布时，只要以维持ΔQx＝β·ΔQy的关系性的方式根据直线Ly的倾斜度改变电位即可。另外，直线Lx、Ly的倾斜度α、β的值可根据所使用的透镜装置的光学特性求出适当的值。在本实施方式中，离子束B的角度分布例如能够以0.1度以下的精度进行控制。
图16是详细地表示基板传送处理单元20的结构的侧视图，示出最终能量过滤器38起下游侧的结构。离子束B在最终能量过滤器38的角度能量过滤器(AEF；Angular EnergyFilter)电极64向下方偏转而入射于基板传送处理单元20。基板传送处理单元20包括执行离子注入工序的注入处理室60和设置有用于传送晶片W的传送机构的基板传送部62。注入处理室60及基板传送部62经由基板传送口61相连。
注入处理室60具备保持一片或多片晶片W的压板驱动装置40。压板驱动装置40包括晶片保持装置42、往复移动机构44、扭转角调整机构46及倾角调整机构48。晶片保持装置42包括用于保持晶片W的静电吸盘等。往复移动机构44使晶片保持装置42沿与射束扫描方向(x方向)正交的往复移动方向(y方向)进行往复移动，由此使保持于晶片保持装置42的晶片W沿y方向进行往复移动。在图16中，由箭头Y例示出晶片W的往复移动。
扭转角调整机构46是调整晶片W的旋转角的机构，其使晶片W以晶片处理面的法线为轴旋转，由此调整设置于晶片的外周部的对准标记与基准位置之间的扭转角。在此，晶片的对准标记是指设置于晶片的外周部的凹口或定向平面，且是指成为晶片的晶轴方向和晶片的周向的角度位置的基准的标记。扭转角调整机构46设置于晶片保持装置42与往复移动机构44之间，且与晶片保持装置42一同进行往复移动。
倾角调整机构48是调整晶片W的倾斜度的机构，其调整朝向晶片处理面的离子束B的行进方向(z方向)与晶片处理面的法线之间的倾角。在本实施方式中，将晶片W的倾斜角中的以x方向的轴为旋转的中心轴的角度作为倾角进行调整。倾角调整机构48设置于往复移动机构44与注入处理室60的壁面之间，其构成为通过使包括往复移动机构44的压板驱动装置40整体沿R方向旋转而调整晶片W的倾角。
注入处理室60中沿离子束B的轨道从上游侧朝向下游侧设置有能量狭缝66、等离子体喷淋装置68、射束阻尼器63。
能量狭缝66设置于AEF电极64的下游侧，且与AEF电极64一同进行入射于晶片W的离子束B的能量分析。能量狭缝66是由在射束扫描方向(x方向)上横长的狭缝构成的能量限制狭缝(EDS；Energy Defining Slit)。能量狭缝66使所期望的能量值或能量范围的离子束B朝向晶片W通过，屏蔽除此之外的离子束。
等离子体喷淋装置68位于能量狭缝66的下游侧。等离子体喷淋装置68根据离子束B的射束电流量对离子束及晶片处理面供给低能量电子，抑制在离子注入中产生的晶片处理面的正电荷的充电。等离子体喷淋装置68例如包括离子束B所通过的喷淋管和向喷淋管内供给电子的等离子体发生装置。
射束阻尼器63设置于射束轨道的最下游，例如安装于基板传送口61的下方。因此，当射束轨道上不存在晶片W时，离子束B入射于射束阻尼器63。射束阻尼器63中可以设置有用于测量离子束B的射束测量装置。
温度调整装置50安装于压板驱动装置40的晶片保持装置42。温度调整装置50对由晶片保持装置42保持的晶片W进行加热或冷却，调整晶片W的温度T。温度调整装置50包括加热装置和冷却装置中的至少一个装置。加热装置例如具备电热线，通过使电流流经电热线而使其发热，对晶片W进行加热。冷却装置例如包括制冷剂所流经的冷却流路，通过流经冷却流路的制冷剂对晶片W进行冷却。温度调整装置50可以包括用于测量晶片W的温度T的温度测量器，且对晶片W进行加热或冷却以使通过温度测量器测出的晶片W的温度成为所期望的温度。
温度调整装置50也可以设置于与晶片保持装置42不同的位置。例如，可以在等离子体喷淋装置68的出口附近配置发热体，并利用来自发热体的辐射热对晶片W进行加热。并且，温度调整装置50可以设置于直至注入处理室60的晶片W的传送路径的途中，也可以设置于与注入处理室60不同的准备室内。而且，可以同时使用设置于晶片保持装置42的温度调整装置50和设置于与晶片保持装置42不同的位置的另一温度调整装置而调整晶片W的温度。
图17是示意地表示将晶片W’搬入到晶片保持装置42中的工序的侧视图。在图17中，以实线示出了配置于用于在与基板传送部62之间搬入或搬出晶片的搬入搬出位置的晶片W’，以虚线示出了在注入处理室60的内部配置于对晶片照射离子束B的注入位置时的晶片W。压板驱动装置40主要通过组合基于倾角调整机构48的R方向的旋转移动和基于往复移动机构44的Y方向的直线移动，使晶片W、W’在注入位置与搬入搬出位置之间移动。位于搬入搬出位置的晶片W’通过设置于基板传送部62的基板传送机械手58通过基板传送口61而搬入或搬出。
图18(a)、(b)是示意地表示相对于离子束B的入射方向的晶片W的朝向的图。图18(a)中示出通过使晶片W相对于离子束B的入射方向(z方向)倾斜而设定倾角θ的状态。如图所示，倾角θ设定为使晶片W绕x轴旋转时的旋转角。倾角θ＝0°的状态是离子束B垂直地入射于晶片W的情况。图18(b)中示出通过使晶片W绕与晶片主表面垂直的轴旋转而设定扭转角φ的状态。如图所示，扭转角φ设定为使晶片W绕与晶片主表面垂直的轴旋转时的旋转角。扭转角φ＝0°的状态是从晶片W的中心O延伸至对准标记M的线段与y方向一致的情况。通过适当地设定倾角θ及扭转角φ作为相对于离子束B的晶片W的配置，能够实现规定的通道效应条件。
图19(a)、(b)是示意地表示作为离子注入处理的对象的晶片的图。图19(a)中示出晶片W的晶体取向，图19(b)中示出晶片W的表面附近的原子排列。作为注入对象的晶片W，能够使用晶片主表面的面取向为(100)面的单晶硅基板。晶片W的对准标记M设置于表示＜110＞取向的位置。
图20(a)～(c)是示意地表示晶片W的朝向与晶片W的表面附近的原子排列之间的关系的图。该图是示意地表示晶片W的表面附近的原子排列的图，示出从入射于晶片W的离子束B观察的原子排列。在该图中，以黑圆示出了硅原子的位置。并且，将在深度方向(z方向)上位于不同的位置的硅原子重叠描绘于xy面内。
图20(a)中示出以满足轴通道效应条件的方式配置时的原子排列，示出以扭转角φ＝23°、倾角θ＝0°的朝向配置晶片W的情况。在所图示的轴通道效应条件中，由配置于实线上的硅原子形成的多个第1晶面96与由配置于虚线上的硅原子形成的多个第2晶面97彼此交叉而排列成格子状，形成沿注入离子的方向一维地延伸的轴状的间隙即“轴通道(axial channel)”95。其结果，在x方向及y方向中的至少一个方向具有角度分布的离子束中，仅沿z方向直行的离子粒子发生通道效应，具有从z方向偏离一定程度的角度成分的离子粒子被某一晶面阻挡而不发生通道效应。因此，以满足轴通道效应条件的方式配置的晶片W发生使沿离子束B的入射方向在轴向上行进的离子粒子发生通道效应的“轴通道效应”。
满足轴通道效应条件的配置并不限于上述扭转角及倾角的设定，只要是可实现如图所示的原子排列的晶片配置，则也可以使用其他扭转角及倾角。为了实现轴通道效应条件，例如可以实质上将晶片W的扭转角φ设在15度～30度的范围内，实质上将倾角θ设为0度。
图20(b)中示出以满足面通道效应条件的方式配置时的原子排列，示出以扭转角φ＝0°、倾角θ＝15°的朝向配置晶片W的情况。在所图示的面通道效应条件中，形成由排列在yz平面内的硅原子形成的多个晶面99，在x方向上对置的晶面99之间形成具有二维的展宽的间隙即“面通道(planar channe l)”98。其结果，在x方向上具有角度分布的离子束中，仅沿z方向直行的一部分离子粒子发生通道效应，在x方向上具有偏离一定程度的角度成分的离子粒子被晶面99阻挡而不发生通道效应。另一方面，在y方向上具有角度分布的离子束不会被晶面99阻挡而在晶面之间的间隙发生通道效应。因此，以满足面通道效应条件的方式配置的晶片主要发生使沿基准面行进的离子粒子发生通道效应的“面通道效应”，该基准面由沿离子束B的入射方向的z方向和y方向这两个方向规定。因此，若对以满足面通道效应条件的方式配置的晶片照射离子束，则会产生在x方向上具有角度成分的离子粒子不发生通道效应，而在y方向上具有角度成分的离子粒子发生通道效应这一方向依赖性。
满足面通道效应条件的配置并不限于上述扭转角及倾角的设定，只要是能够实现如图所示的原子排列的晶片配置，则也可以使用其他扭转角及倾角。为了实现面通道效应条件，例如可以实质上将晶片W的扭转角φ设为0度或45度，实质上将倾角θ设在15度～60度的范围内。
图20(c)中示出以满足阻塞通道效应条件的方式配置时的原子排列，示出以扭转角φ＝23°、倾角θ＝7°的朝向配置上述晶片W的情况。在所图示的阻塞通道效应条件中，看不到成为离子粒子的通过路径的通道，且看起来似乎硅原子无间隙地配置在x方向及y方向上。其结果，若向满足阻塞通道效应条件的晶片照射离子束，则无论构成射束的离子粒子是否具有x方向及y方向的角度成分，均会成为不发生通道效应现象的阻塞通道效应状态。
满足阻塞通道效应条件的配置并不限于上述扭转角及倾角的设定，只要是能够实现如图所示的原子排列的晶片配置，则也可以使用其他扭转角及倾角。更具体而言，只要晶片W配置成如晶片的{100}面、{110}面、{111}面等低阶晶面与离子束的基准轨道倾斜交叉的朝向，则也可以使用其他角度条件。为了实现阻塞通道效应条件，例如可以实质上将晶片W的扭转角φ设在15度～30度的范围内，实质上将倾角θ设在7度～15度的范围内。
在本实施方式中，作为“满足规定的通道效应条件的”晶片的配置，能够使用图20(a)所示的轴通道效应条件。在图20(a)的配置中，由于倾角θ＝0°，因此即使在晶片表面形成较厚的掩模的情况下，也能够沿与晶片表面正交的方向射入离子束B而对与掩模的开口部对应的部位高精度地注入离子。另外，作为用于制造半导体器件的注入工艺，可以仅执行使用如图20(a)所示的轴通道效应条件的注入工序，也可以追加组合执行使用如图20(b)所示的面通道效应条件的注入工序或使用如图20(c)所示的阻塞通道效应条件的注入工序。
图21是表示实施方式所涉及的离子注入方法的流程的流程图。首先，调整应照射于晶片W的离子束B的能量(S10)。例如，通过控制高能量多级线性加速单元14的动作，能够调整离子束B的能量。接着，调整应照射于晶片W的离子束B的角度分布(S12)。例如，通过改变射束整形器32的透镜装置32a～32c的电位Qx、Qy，能够调整离子束B的角度分布。此时，可以以能够实现与离子束B的能量及离子种类对应的通道效应的临界角θC以下的角度分布的方式调整射束的角度特性。
接着，将注入对象的晶片W传送至注入处理室60而固定于晶片保持装置42，使用温度调整装置50调整晶片W的温度(S14)。此时，能够使用温度调整装置50对晶片W进行加热或冷却以使晶片W成为所期望的温度。另外，当在室温下进行注入处理时或晶片W已调整成所期望的温度时，可以不对晶片W进行加热或冷却。接着，使用扭转角调整机构46及倾角调整机构48调整晶片W的朝向，以满足所期望的通道效应条件(S16)。另外，S14的温度调整工序和S16的朝向调整工序可以彼此调换顺序，也可以同时并行执行。
接着，对调整温度及朝向的晶片W照射离子束B，执行离子注入处理(S18)。可以在S18的离子注入处理工序的执行期间同时并行执行晶片W的温度调整，例如可以一边对晶片W进行加热或冷却一边对晶片W照射离子束B。并且，可以利用通过离子束B的照射施加到晶片W的功率对晶片W进行加热。例如，当对晶片W进行高温注入时，可以在照射射束之前使用温度调整装置50对晶片W进行加热，在照射射束期间利用射束的功率对晶片W进行加热。在照射射束期间可以同时使用基于温度调整装置50的加热，当晶片W因射束的功率而被过度加热时，可以同时使用基于温度调整装置50的冷却。除此之外，为了抑制基于射束的功率的加热，还可以通过基于温度调整装置50的冷却使晶片W的温度在照射射束期间维持恒定。
接着，若需要追加照射离子束B(S20的是)，则再次执行S10～S18的处理。例如，如在图11(a)～(c)及图12(a)～(c)中例示，当改变离子束B的能量或晶片W的温度T而进行多次注入处理时，改变每一次注入的条件而执行S10～S18的处理。此时，发生变化的注入条件包括离子束B的离子种类、能量、用量、角度分布、晶片W的倾角θ、扭转角φ、温度T等。另一方面，若不需要追加照射离子束B(S20的否)，则结束该流程。
在多次注入处理中，可以设定为晶片温度T的条件包括室温(27℃、300K)附近。可以在所有多次注入处理中将条件设定为晶片温度T成为室温以下，例如可以在-200℃～27℃的范围内改变温度条件。若举出一具体例，则可以设定为-196℃(77K)、-123℃(150K)、-73℃(200K)、-23℃(250K)、27℃(300K)左右的温度。另一方面，可以在所有多次注入处理中将条件设定为晶片温度T成为室温以上，例如可以在27℃～500℃的范围内改变温度条件。若举出一具体例，则可以设定为27℃(300K)、127℃(400K)、227℃(500K)、327℃(600K)、427℃(700K)、500℃(773K)左右的温度。并且，可以包括小于室温及室温以上这两个范围的温度而可以在-200℃～500℃的范围内改变温度条件。
在多次注入处理中，注入分布不仅可以通过调整晶片温度T进行控制，还可以通过微调离子束B的角度分布进行控制，也可以微调离子束B的角度分布的平均值(平均角度)与分散值(发散/收敛角度)中的至少一个值。例如，在多次注入处理中，可以在小于临界角θC或临界角θC以上的范围内将离子束B相对于晶片W的晶轴C的角度分布的平均值改变0.1度以上，若举出一具体例，则可以设定为0.1度、0.3度、0.5度、0.8度、1度、1.5度、2度、2.5度、3度、3.5度、5度、7度等。相对于晶片W的角度分布的平均值能够通过倾角调整机构48进行调整。并且，可以以0.1度刻度调整离子束B的角度分布的分散值。离子束B的角度分布的分散值能够通过射束整形器32进行调整。
另外，当改变离子束B的能量或晶片W的温度T而进行多次注入处理时，可以不对一片晶片W连续进行多次注入处理。例如，当为了大量生产对多个晶片W进行相同条件的多次注入处理时，可以对多片晶片连续执行使用第1条件的第1注入工序，之后，将离子注入装置100的设定从第1条件变更为第2条件，对多片晶片连续执行使用第2条件的第2注入工序。
并且，调整晶片W的温度的工序可以在晶片W的传送工序的中途执行。例如，如图17中的说明，搬入到注入处理室60的晶片W’需要通过驱动压板驱动装置40而从搬入搬出位置移动至注入位置。并且，配置于注入位置的晶片W还需要调整倾角θ或扭转角φ。在执行这种注入处理室60内的准备工序的期间，通过将晶片W加热或冷却至所期望的温度，能够减少或削减温度调整所需的追加工作时间，能够抑制离子注入工序的处理量的下降。
而且，调整晶片W的温度工序可以在与注入处理室60不同的准备室内执行。例如，可以在基板传送部62设置用于温度调整的准备室，使用设置于准备室内的温度调整装置对晶片W进行加热或冷却。除此之外，还可以在基板传送机械手58等设置温度调整装置，以能够通过基板传送机械手58对传送中的晶片W进行加热或冷却。可以设为仅能够在与注入处理室60不同的位置上对晶片W进行加热或冷却，也可以组合与注入处理室60不同的位置上的晶片W的温度调整和注入处理室60内的温度调整。而且，可以利用晶片与周边环境之间的温度差引起的晶片W的散热冷却晶片W而调整温度，而并非使用温度调整装置50积极地对晶片W进行冷却。
以上，参考上述各实施方式对本发明进行了说明，但本发明并不限定于上述各实施方式，关于适当组合各实施方式的结构的方式或替换各实施方式的结构的方式也包含于本发明。并且，也能够根据本领域技术人员的知识适当重组各实施方式中的组合或处理的顺序、或对实施方式添加各种设计变更等变形，且添加这种变形的实施方式也能够包含于本发明的范围。
在上述实施方式中，例示从厚度t较大的掩模80的上方照射离子束B而执行隔离注入和光电二极管注入的情况而进行了说明。本实施方式并不限于上述用途，例如也能够适用于功率器件等中使用的沟型的pn接合结构的形成、或逻辑电路等中使用的沟型或平面型的pn接合结构的形成等。此时，可以将设置于晶片表面的电极层或绝缘层等作为掩模执行离子注入。
在上述实施方式中，对所注入的离子的注入分布的控制进行了说明。本实施方式也能够同样适用于因离子注入产生的晶片内的损伤(缺陷)的分布控制。

Claims (16)

1.一种离子注入方法，其特征在于，包括：
以满足规定的通道效应条件的方式对第1温度的晶片照射第1离子束的工序；及
在照射所述第1离子束之后，以满足所述规定的通道效应条件的方式对不同于所述第1温度的第2温度的所述晶片照射第2离子束的工序。
2.根据权利要求1所述的离子注入方法，其特征在于，
所述第1离子束的离子种类与所述第2离子束的离子种类相同，
所述第1离子束的能量与所述第2离子束的能量不同。
3.根据权利要求1或2所述的离子注入方法，其特征在于，
所述第2温度高于所述第1温度。
4.根据权利要求1或2所述的离子注入方法，其特征在于，
所述第2温度低于所述第1温度。
5.根据权利要求1至4中任一项所述的离子注入方法，其特征在于，
所述第2离子束的能量低于所述第1离子束的能量。
6.根据权利要求1至5中任一项所述的离子注入方法，其特征在于，
所述第1温度及所述第2温度为-200℃以上且500℃以下。
7.根据权利要求1至6中任一项所述的离子注入方法，其特征在于，
所述第1温度及所述第2温度之差为50℃以上。
8.根据权利要求1至7中任一项所述的离子注入方法，其特征在于，还包括：
在照射所述第1离子束及所述第2离子束中的至少一个之前，使用温度调整装置对所述晶片进行加热或冷却的工序。
9.根据权利要求8所述的离子注入方法，其特征在于，
所述温度调整装置设置于在照射所述第1离子束及所述第2离子束中的至少一个时保持所述晶片的晶片保持装置。
10.根据权利要求9所述的离子注入方法，其特征在于，还包括：
在照射所述第1离子束及所述第2离子束中的至少一个的过程中通过所述温度调整装置对所述晶片进行加热或冷却的工序。
11.根据权利要求8所述的离子注入方法，其特征在于，
所述温度调整装置与在照射所述第1离子束及所述第2离子束中的至少一个时保持所述晶片的晶片保持装置分离，
所述离子注入方法还包括将通过所述温度调整装置进行了加热或冷却的所述晶片传送至所述晶片保持装置的工序。
12.根据权利要求11所述的离子注入方法，其特征在于，
所述温度调整装置设置于与在照射所述第1离子束及所述第2离子束中的至少一个时所述晶片所在的注入处理室不同的准备室内。
13.根据权利要求1至12中任一项所述的离子注入方法，其特征在于，还包括：
利用通过所述第1离子束及所述第2离子束中的至少一个的照射而提供到所述晶片的热能对所述晶片进行加热的工序。
14.根据权利要求1至13中任一项所述的离子注入方法，其特征在于，还包括：
通过随着时间流逝而发生的所述晶片的热发散，冷却所述晶片的工序。
15.一种离子注入方法，其特征在于，
使用温度调整装置将晶片加热或冷却至规定的温度，以满足规定的通道效应条件的方式对所述规定的温度的所述晶片照射离子束，在所述晶片内形成与在不同于所述规定的温度的温度下以满足所述规定的通道效应条件的方式照射离子束时形成于所述晶片内的注入分布相比在深度方向及与所述深度方向正交的面内方向中的至少一个方向上不同的注入分布。
16.一种离子注入装置，其特征在于，具备：
射束线装置，输送离子束；
晶片保持装置，保持所述离子束所照射的晶片；及
温度调整装置，用于对所述晶片进行加热或冷却，
所述离子注入装置使用温度调整装置将所述晶片加热或冷却至规定的温度，以满足规定的通道效应条件的方式将所述晶片保持于所述晶片保持装置，对所述晶片保持装置所保持的所述规定的温度的所述晶片照射所述离子束。
CN201910648386.XA 2018-07-18 2019-07-18 离子注入方法及离子注入装置 Pending CN110739213A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-135346 2018-07-18
JP2018135346A JP2020013905A (ja) 2018-07-18 2018-07-18 イオン注入方法およびイオン注入装置

Publications (1)

Publication Number Publication Date
CN110739213A true CN110739213A (zh) 2020-01-31

Family

ID=69162525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910648386.XA Pending CN110739213A (zh) 2018-07-18 2019-07-18 离子注入方法及离子注入装置

Country Status (4)

Country Link
US (2) US11830703B2 (zh)
JP (2) JP2020013905A (zh)
CN (1) CN110739213A (zh)
TW (1) TWI810331B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019135490A1 (de) * 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung
US11830739B2 (en) * 2020-10-07 2023-11-28 Applied Materials, Inc. Techniques to increase CMOS image sensor well depth by cyrogenic ion channeling of ultra high energy ions

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472523A (en) 1987-09-11 1989-03-17 Seiko Instr & Electronics Manufacture of semiconductor device
US4934644A (en) * 1989-01-10 1990-06-19 Nagy Dennis J Electrical junction box support clamp
JP2922918B2 (ja) * 1989-04-20 1999-07-26 ソニー株式会社 イオン注入方法
JPH03110834A (ja) 1989-09-25 1991-05-10 Fujitsu Ltd イオン注入装置及びイオン注入方法
JPH04160157A (ja) 1990-10-24 1992-06-03 Nec Yamagata Ltd イオン注入装置
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JP3810168B2 (ja) * 1997-01-30 2006-08-16 シャープ株式会社 半導体基板の製造方法
JP3448731B2 (ja) * 1998-06-19 2003-09-22 住友イートンノバ株式会社 イオン注入装置
JP5060002B2 (ja) 2001-07-12 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6672029B2 (en) * 2001-12-12 2004-01-06 Woodrow James Tucker Pipe support apparatus
US6815301B2 (en) 2003-03-24 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating bipolar transistor
JP2004311960A (ja) 2003-03-24 2004-11-04 Matsushita Electric Ind Co Ltd バイポーラトランジスタの製造方法
JP5100963B2 (ja) * 2004-11-30 2012-12-19 株式会社Ｓｅｎ ビーム照射装置
JP5061489B2 (ja) 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法
US8735263B2 (en) * 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JPWO2013031868A1 (ja) * 2011-08-30 2015-03-23 有限会社Ｍｔｅｃ 化合物半導体装置及びその製造方法
JP5941377B2 (ja) * 2012-08-31 2016-06-29 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
US9232628B2 (en) * 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US9847240B2 (en) * 2014-02-12 2017-12-19 Axcelis Technologies, Inc. Constant mass flow multi-level coolant path electrostatic chuck
US9343312B2 (en) * 2014-07-25 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature intermittent ion implantation
JP6571773B2 (ja) * 2014-07-28 2019-09-04 タイフォン・トリートメント・システムズ・リミテッド 流体を処理するための方法、システムおよび装置
US9620407B2 (en) * 2014-12-08 2017-04-11 Applied Materials, Inc. 3D material modification for advanced processing
US9287148B1 (en) * 2014-12-18 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Dynamic heating method and system for wafer processing
DE102015109661A1 (de) * 2015-06-17 2016-12-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
DE102015117821B4 (de) * 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
JP6588323B2 (ja) * 2015-12-10 2019-10-09 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
JP6644596B2 (ja) * 2016-03-18 2020-02-12 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
KR102356531B1 (ko) * 2016-06-02 2022-01-27 액셀리스 테크놀러지스, 인크. 웨이퍼를 가열 또는 냉각하기 위한 장치 및 방법
WO2017221546A1 (ja) * 2016-06-24 2017-12-28 富士電機株式会社 半導体装置の製造方法および半導体装置
US20180197761A1 (en) * 2017-01-10 2018-07-12 Axcelis Technologies, Inc. Active workpiece heating or cooling for an ion implantation system
US11072543B2 (en) * 2017-05-25 2021-07-27 Canopus Water Technologies, inc. Water disinfection chamber and system with UVC LEDs
JP6972697B2 (ja) * 2017-06-22 2021-11-24 セイコーエプソン株式会社 ノズルプレート、液体噴射ヘッド、及び、液体噴射装置
KR102595605B1 (ko) * 2017-08-08 2023-10-30 삼성전자주식회사 웨이퍼 서포트 어셈블리 및 이를 포함하는 이온 주입 설비
US10811257B2 (en) * 2018-03-27 2020-10-20 Varian Semiconductor Equipment Associates, Inc. Techniques for forming low stress etch-resistant mask using implantation
CN208175932U (zh) * 2018-04-21 2018-12-04 连江县金源工业设计有限公司 具有自动上料功能的面粉搅拌机

Also Published As

Publication number Publication date
TW202006802A (zh) 2020-02-01
JP2020013905A (ja) 2020-01-23
US20200027697A1 (en) 2020-01-23
US11830703B2 (en) 2023-11-28
KR20200010066A (ko) 2020-01-30
JP2023133393A (ja) 2023-09-22
US20240047176A1 (en) 2024-02-08
TWI810331B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
KR102342019B1 (ko) 이온주입장치, 최종에너지필터, 및 이온주입방법
US20240047176A1 (en) Ion implantation method and ion implanter
US10453689B2 (en) Ion implantation method and ion implantation apparatus
KR102523948B1 (ko) 이온주입방법 및 이온주입장치
KR102281605B1 (ko) 이온주입장치
JP2018507506A (ja) イオン注入用の複合静電レンズシステム
KR102342036B1 (ko) 이온주입장치
KR102204217B1 (ko) 자기 제한을 갖는 플라즈마 소스를 이용하는 플라즈마 기반 재료 변경
TWI386967B (zh) 離子佈植機、離子佈植機電極，以及用於將離子佈植到基材之方法
KR20170101191A (ko) 빔 감속을 가지는 이온 주입기의 빔 각도 조정을 위한 시스템 및 방법
KR102195202B1 (ko) 이온주입장치
US9697988B2 (en) Ion implantation system and process
US20160111245A1 (en) Electrode assembly having pierce electrodes for controlling space charge effects
JP7256711B2 (ja) イオン生成装置およびイオン注入装置
KR102664606B1 (ko) 이온주입방법 및 이온주입장치
JP3376857B2 (ja) イオン注入装置
KR20240043765A (ko) 연속적 체인형 에너지 이온 주입 방법 및 장치
US9748072B2 (en) Lower dose rate ion implantation using a wider ion beam
US20230038565A1 (en) Method and apparatus for continuous chained energy ion implantation
KR20210053206A (ko) 이온주입장치 및 빔프로파일러
KR100569213B1 (ko) 이온 주입 시스템 및 제어 방법
WO2023076492A1 (en) Charge filter magnet with variable achromaticity
JPH10321181A (ja) イオン注入装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination