CN110708072B - 模数转换装置以及转换方法 - Google Patents

Abstract

本申请涉及一种模数转换装置以及转换方法。该装置包括：电压采样模块、电容阵列模块、动态比较模块、电压转换控制模块以及逐次逼近逻辑模块；在动态比较模块将采集的采样电压与模拟电压比较，输出比较结果的同时，电压转换控制模块也会输出第一控制信号给电容阵列模块以使得电容阵列模块进行电容预转换，而当逐次逼近逻辑模块根据比较结果以及转换时钟信号输出触发状态时，电压转换控制模块再输出第二控制信号给电容阵列模块以使得电容阵列模块进行电容再转换，即将电容的转换过程分为了两个步骤，将前一部分中的电容预转换过程与逐次逼近逻辑模块并行，从而缩短了整个模数转换所花费的时间，提高了模数转换装置的模数转换速度。

Description

模数转换装置以及转换方法

技术领域

本申请涉及模数转换技术领域，特别是涉及一种模数转换装置以及转换方法。

背景技术

模数转换器即A/D转换器，简称为ADC，模数转换器重要的性能参数包括转换精度、转换速度、功耗、面积等等，转换的精度通常用输出的二进制数字信号的位数的多少表示，位数越多则精度相应的越高；而转换的速度则意味着模数转换器能够更快的将模拟信号转换为数字信号。

高速SAR ADC(逐次逼近式模拟数字转换器)在进行模数转换过程中，是由DAC产生一个模拟信号，通过比较器将模拟信号与输入信号进行比较，得到的比较结果反馈输出至异步逐次逼近逻辑模块，然后再通过异步逐次逼近逻辑输出控制信号来对DAC进行切换，使DAC产生的模拟信号逐渐逼近输入信号。模数转换所花费的时间主要集中在DAC切换、比较器的比较判定以及异步逐次逼近逻辑模块这三个部分，传统的高速SAR ADC(逐次逼近式模拟数字转换器)在模数转换过程中，这三个部分是不能够并行的，只能是依次在比较器完成比较之后，再通过异步逐次逼近逻辑模块输出控制信号至DAC，通知DAC进行切换，在DAC完成切换之后，比较器再重复进行比较，这种依序运行的方式占用的时间较多，使得高速SARADC(逐次逼近式模拟数字转换器)在进行模数转换时花费较长的时间，降低了模数转换速度。

发明内容

基于此，有必要针对模数转换速度慢的问题，提供一种模数转换装置。该装置包括：电压采样模块、电容阵列模块、动态比较模块、电压转换控制模块以及逐次逼近逻辑模块；电压采样模块用于当采样时钟为高电平时，对输入信号进行采样，得到采样电压，并输出至动态比较模块；动态比较模块用于获取电容阵列模块的模拟电压，并当采样时钟为低电平时，将模拟电压与采样电压进行动态比较，得到比较结果并输出至逐次逼近逻辑模块；电压转换控制模块用于当采样时钟为低电平时，根据逐次逼近逻辑模块输出的初始状态生成第一控制信号，并输出至电容阵列模块以使电容阵列模块进行电容预转换；电压转换控制模块还用于当输出第一控制信号至电容阵列模块之后，根据逐次逼近逻辑模块输出的触发状态生成第二控制信号，并将第二控制信号输出至电容阵列模块以使电容阵列模块进行电容再转换，触发状态为逐次逼近逻辑模块在接入的预设转换时钟为高电平时，根据比较结果得到并输出的；电容阵列模块用于进行电容再转换之后，对模拟电压进行动态更新。

上述装置，在动态比较模块将采集的采样电压与模拟电压比较，输出比较结果的同时，电压转换控制模块也会输出第一控制信号给电容阵列模块以使得电容阵列模块进行电容预转换，而当逐次逼近逻辑模块根据比较结果以及转换时钟信号输出触发状态时，电压转换控制模块再输出第二控制信号给电容阵列模块以使得电容阵列模块进行电容再转换，即将电容的转换过程分为了两个步骤，将前一部分中的电容预转换过程与逐次逼近逻辑模块并行，从而缩短了整个模数转换所花费的时间，提高了模数转换装置的模数转换速度。

在其中一个实施例中，电容阵列模块包括第一电容阵列单元以及第二电容阵列单元，第一电容阵列单元的上极板与动态比较模块相连，第一电容阵列单元的下极板与电压转换控制模块相连；第二电容阵列单元的上极板与动态比较模块相连，第二电容阵列单元的下极板与电压转换控制模块相连。

在其中一个实施例中，第一电容阵列单元包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与动态比较模块连接，各个电容的下极板分别与电压转换控制模块连接；第二电容阵列单元包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与动态比较模块连接，各个电容的下极板分别与电压转换控制模块连接，其中，N为模数转换装置的位数。

在其中一个实施例中，逐次逼近逻辑模块包括N组触发单元，每一组触发单元分别与动态比较模块以及电压转换控制模块连接，其中，N为模数转换装置的位数。

在其中一个实施例中，每一组触发单元包括两个D触发器，每一组触发单元中的一个D触发器与动态比较模块以及电压转换控制模块连接，另一个D触发器与动态比较模块以及电压转换控制模块连接，预设转换时钟分别接入至两个D触发器。

在其中一个实施例中，该装置还包括门控振荡器，门控振荡器用于当采样时钟为低电平时，生成一路高频时钟信号，并在高频时钟信号每一个上升沿到来时，依次生成N路预设转换时钟，并依次输送至对应的触发单元。

在其中一个实施例中，门控振荡器还用于当采样时钟为高电平时，生成一路复位信号，分别输送至N组触发单元以使触发单元进行复位，输出初始状态至电压转换控制模块。

在其中一个实施例中，电压转换控制模块包括第一转换控制单元以及第二转换控制单元，第一转换控制单元与N组触发单元中最高位的一组触发单元以及电容阵列模块连接，第一控制单元还接入有预设脉冲时钟，第一控制单元用于当预设脉冲时钟为高电平时，根据初始状态，输出第一控制信号至电容阵列模块以使电容阵列模块进行电容预转换；第二转换控制单元分别与每一组触发单元以及电容阵列模块连接，第二转换控制单元用于根据逐次逼近逻辑模块输出的触发状态，输出第二控制信号至电容阵列模块以使电容阵列模块进行电容再转换。

在其中一个实施例中，第一转换控制单元为与门，第二转换控制单元包括N个反相器，各个反相器的输入端分别与对应的一组触发单元连接，各个反向器的输出端分别与电容阵列模块连接。

在其中一个实施例中，一种模数转换方法，该方法包括步骤：

当采样时钟为高电平时，电压采样模块对输入信号进行采样，得到采样电压并输出至动态比较模块；

当采样时钟为低电平时，动态比较模块获取电容阵列模块的模拟电压，并将模拟电压与采样电压进行动态比较，得到比较结果并输出至逐次逼近逻辑模块；

当采样时钟为低电平时，电压转换模块根据逐次逼近逻辑模块输出的初始状态生成第一控制信号，输出至电容阵列模块以使电容阵列模块进行电容预转换，且在输出第一控制信号至电容阵列模块之后，根据逐次逼近逻辑模块输出的触发状态生成第二控制信号，并将第二控制信号输出至电容阵列模块以使电容阵列模块进行电容再转换，触发状态为逐次逼近逻辑模块在接入的预设转换时钟为高电平时，根据比较结果得到并输出的；

电容阵列模块根据第二控制信号进行电容再转换之后，对模拟电压进行动态更新。

上述方法，在动态比较模块将采集的采样电压与模拟电压比较，输出比较结果的同时，电压转换控制模块也会输出第一控制信号给电容阵列模块以使得电容阵列模块进行电容预转换，而当逐次逼近逻辑模块根据比较结果以及转换时钟信号输出触发状态时，电压转换控制模块再输出第二控制信号给电容阵列模块以使得电容阵列模块进行电容再转换，即将电容的转换过程分为了两个步骤，将前一部分中的电容预转换过程与逐次逼近逻辑模块并行，从而缩短了整个模数转换所花费的时间，提高了模数转换装置的模数转换速度。

附图说明

图1为一实施例提供的模数转换装置的系统结构图；

图2为一实施例提供的模数转换装置的具体电路结构图；

图3为一实施例提供的采样时钟、高频时钟以及预设转换时钟的脉冲时序图；

图4为一实施例提供的3bit模数转换装置的电容阵列模块中第一电容阵列单元以及第二电容阵列单元的电容预转换以及电容再转换的流程示意图；

图5为一实施例提供的3bit模数转换装置的电容阵列模块中第一电容阵列单元或第二电容阵列单元的电容预转换以及电容再转换模型示意图；

图6为一实施例提供的Nbit模数转换装置的电容阵列模块中第一电容阵列单元或第二电容阵列单元的电容预转换以及电容再转换模型示意图；

图7为传统的3bit模数转换装置的电容阵列模块中第一电容阵列单元以及第二电容阵列单元的电容转换流程示意图；

图8为传统的3bit模数转换装置的电容阵列模块中第一电容阵列单元或第二电容阵列单元的电容转换模型示意图；

图9为传统的Nbit模数转换装置的电容阵列模块中第一电容阵列单元或第二电容阵列单元的电容转换模型示意图；

图10为一实施例提供的模数转换装置的模数转换方法流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图1所示，提供了一种模数转换装置，该装置包括：电压采样模块100、电容阵列模块200、动态比较模块300、电压转换控制模块500以及逐次逼近逻辑模块400。电压采样模块100用于当采样时钟为高电平时，对输入信号进行采样，得到采样电压，并输出至动态比较模块300；动态比较模块300用于获取电容阵列模块200的模拟电压，并当采样时钟为低电平时，将模拟电压与采样电压进行动态比较，得到比较结果并输出至逐次逼近逻辑模块400；电压转换控制模块500用于当采样时钟为低电平时，根据逐次逼近逻辑模块400输出的初始状态以及输入的高电平信号生成第一控制信号，并输出至电容阵列模块200以使电容阵列模块200进行电容预转换；电压转换控制模块500还用于当输出第一控制信号至电容阵列模块200之后，根据逐次逼近逻辑模块400输出的触发状态生成第二控制信号，并将第二控制信号输出至电容阵列模块200以使电容阵列模块200进行电容再转换，触发状态为逐次逼近逻辑模块400在接入的预设转换时钟为高电平时，根据比较结果得到并输出的；电容阵列模块200用于进行电容再转换之后，对模拟电压进行动态更新。

其中，采样时钟CLKS通过外部时钟发生器提供，常见的外部时钟发生器包括有晶振、振荡器等等，电压采样模块100在对输入信号采样的过程中，可以设置一组开关来控制输入信号的输入，该开关的开闭通过采样时钟CLKS来进行控制，例如当采样时钟CLKS为高电平时，控制该开关闭合，此时输入信号将输入至电压采样模块100，使得电压采样模块100对输入信号进行采样，得到采样电压，当采样时钟CLKS为低电平时，控制该开关打开，则输入信号与电压采样模块100之间截断，不再进行采样。电压采样模块100可以采用电容组阵得到，也可以通过电容与电阻混合组阵得到。动态比较模块300可以是比较器，动态比较模块300可以根据实际需要进行选择，例如采用电压比较器等等，逐次逼近逻辑模块400输出的初始状态是模数转换装置在进入工作之前的状态，也可以是通过复位信号复位之后的复位状态，逐次逼近逻辑模块400可以是是触发器，例如D触发器，D触发器可以将输入端的比较结果采样到Q端，根据比较结果的不同，其可以输出两种不同的电平信号，例如“0”或者“1”，当输出的为初始状态时，此时输出的电平信号为“0”。电压转换控制模块500可以是逻辑门以及反相器组成，例如同或逻辑门与反相器。电容阵列模块200可以是由若干个电容阵列组成，电容阵列模块200在接收到第一控制信号或第二控制信号时，通过对电容进行翻转，来实现对模拟电压的转换，使得模拟电压值变大或变小。

在模数转换装置工作的过程中，动态比较模块300在将比较结果输出至逐次逼近逻辑模块400之前，逐次逼近逻辑模块400由于没有接收到输入的比较结果，此时其还输出的是初始状态(即“0”电平信号)，电压转换控制模块500与逐次逼近逻辑模块400连接，接收到的是逐次逼近逻辑模块400输出的初始状态，而当采样信号变为低电平，动态比较模块300开始工作并输出比较结果至逐次逼近逻辑模块400的这个阶段之间，电压转换控制模块500就会根据初始状态(即“0”电平信号)输出第一控制信号给电容阵列模块200，通知电容阵列模块200进行电容预转换，而当逐次逼近逻辑模块400接收到比较结果之后，此时逐次逼近逻辑模块400的输出状态就会从初始状态变为触发状态(触发状态可以是“0”，即与初始状态相同，第一控制信号与第二控制信号相同，保持不变，也可以是“1”，则后续电压转换控制模块500产生的第二控制信号就会与第一控制信号不相同)，然后电压转换控制模块500再根据触发状态，输出第二控制信号至电容阵列模块200，使得电容阵列模块200进行电容再转换，电容阵列模块200通过电容预转换以及再转换之后，完成了一次完整的DAC切换，对模拟电压进行了改变，使得模拟电压逐渐接近采样电压，然后动态比较模块300再重复进行比较，输出比较结果，电容阵列模块200再完成一次DAC切换，不断重复，直到模拟电压最终与采样电压相同，即完成了模数转换，可以得到相应的二进制数字信号，具体的逐次逼近式模拟数字转换的实现原理过程在此不做详细的赘述。

需要说明的是，在电容阵列模块200进行电容预转换和电容再转换的过程中，是对DAC的电容进行切换，DAC中的电容根据高低顺序，包括有最高位电容以及相应的次高位电容(最高位电容只有一个，而次高位电容可以是多个，例如最高位为第一个电容，那么根据高低顺序，后面其它电容都可以是前一个电容的次高位)，当电容阵列模块200在进行电容预转换时，是将最高位电容进行切换，当电容阵列模块200在进行电容再转换时，是将最高位下的一个次高位的电容进行切换，当将最高位和一个次高位的电容进行切换之后，DAC完成了第一次转换，对模拟电压进行更新。后续动态比较器重复进行比较，而电压转换控制模块500也会重复输出第二控制信号来使得电容阵容模块对次高位电容进行电容再转换(最高位电容已经转换完毕，不需要再输出第一控制信号来进行电容预转换了)，每重复一次，DAC就完成一次转换，直到DAC中所有的次高位电容完成切换，此时完成了整个模数转换过程，本文在后续将会结合附图中的模型对电容阵列模块200的电容预转换以及电容再转换进行详细说明，在此不做过多的赘述。

上述装置，在动态比较模块300将采集的采样电压与模拟电压比较，输出比较结果的同时，电压转换控制模块500也会输出第一控制信号给电容阵列模块200以使得电容阵列模块200进行电容预转换，而当逐次逼近逻辑模块400根据比较结果以及转换时钟信号输出触发状态时，电压转换控制模块500再输出第二控制信号给电容阵列模块200以使得电容阵列模块200进行电容再转换，即将电容的转换过程分为了两个步骤，将前一部分中的电容预转换过程与逐次逼近逻辑模块400并行，从而缩短了整个模数转换所花费的时间，提高了模数转换装置的模数转换速度。

在一个实施例中，如图2所示，电容阵列模块200包括第一电容阵列单元210以及第二电容阵列单元220，第一电容阵列单元210的上极板与动态比较模块300相连，第一电容阵列单元210的下极板与电压转换控制模块500相连；第二电容阵列单元220的上极板与动态比较模块300相连，第二电容阵列单元220的下极板与电压转换控制模块500相连。

动态比较模块300为比较器时，其具有两个输入端，第一电容阵列单元210的上极板与比较器的一个输入端连接，第二电容阵列单元220的上极板与比较器的另一个输入端连接。

在一个实施例中，第一电容阵列单元210包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与动态比较模块300连接，各个电容的下极板分别与电压转换控制模块500连接；第二电容阵列单元220包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与动态比较模块300连接，各个电容的下极板分别与电压转换控制模块500连接，其中，N为模数转换装置的位数。进一步的，在其它实施例中，各个电容的下极板与电压转换控制模块500之间设置有反相器。图2中示出了3bit模数转换装置，此时第一电容阵列包括有4个电容以及与各个电容分别连接的反相器，第二电容阵列包括有4个电容以及与各个电容分别连接的反相器，在这4个电容中，根据高低顺序，包括有一个最高位电容，其它的3个则为次高位电容，在进行电容预转换时，先对最高位电容进行切换，在进行电容再转换时，对一个次高位电容进行切换，完成一次DAC转换。

在一个实施例中，逐次逼近逻辑模块400包括N组触发单元410，每一组触发单元410分别与动态比较模块300以及电压转换控制模块500连接，其中，N为模数转换装置的位数。如图2所示，图2中示出了3bit模数转换装置，其包括有三组触发单元410，在其它的实施例中，触发单元410可以是采用D触发器。

进一步的，在一个实施例中，如图2所示，每一组触发单元410包括两个D触发器，每一组触发单元410中的一个D触发器与动态比较模块300以及电压转换控制模块500连接，另一个D触发器与动态比较模块300以及电压转换控制模块500连接，预设转换时钟CK1、CK2以及CK3分别接入至两个D触发器。预设转换时钟CK1、CK2以及CK3是不同时序的时钟信号，它们的上升沿到来的时间是不同的，当CK1的上升沿到来之后，间隔一段时间，CK2的上升沿就会到来，依次类推。其中的间隔时间是根据动态比较模块300以及DAC转换所需时间来确定的。在其它的实施例中，当为N组触发单元410时，对应的就有N个预设转换时钟，每一组触发单元410都接入一个不同时序的预设转换时钟。

在一个实施例中，该装置还包括门控振荡器，门控振荡器用于当采样时钟CLKS为低电平时，生成一路高频时钟信号CLKC，并在高频时钟信号CLKC每一个上升沿到来时，依次生成N路预设转换时钟CLK1、CLK2…CLKn，并依次输送至对应的触发单元410，以图3为例，当采样时钟CLKS进入到第一个下降沿时，高频时钟信号CLKC也相应的进入到下降沿，再当高频时钟信号CLKC第一次上升沿的，输出一路高电平的预设转换时钟CK1，当高频时钟信号CLKC第二次上升沿时，再输出一路高电平的预设转换时钟CK2，依次类推，当模数转换装置完成一次模数转换之后，高频时钟信号CLKC完成一个周期。

进一步的，在一个实施例中，如图2所示，门控振荡器还用于当采样时钟为高电平时，生成一路复位信号rst，分别输送至N组触发单元410以使触发单元410进行复位，输出初始状态至电压转换控制模块500。

在一个实施例中，如图2所示，电压转换控制模块500包括第一转换控制单元510以及第二转换控制单元520，第一转换控制单元510与N组触发单元410中最高位的一组触发单元410(最高位的一组触发单元410在图2中为接入预设转换时钟clk1的触发单元410)以及电容阵列模块200连接，第一控制单元还接入有预设脉冲时钟Clk_sb，第一控制单元用于当预设脉冲时钟Clk_sb为高电平时，根据初始状态，输出第一控制信号(第一控制信号包括D1_1和B1_1)至电容阵列模块200以使电容阵列模块200进行电容预转换；第二转换控制单元520分别与每一组触发单元410以及电容阵列模块200连接，第二转换控制单元520用于根据逐次逼近逻辑模块400输出的触发状态，输出第二控制信号(第二控制信号包括D1_2、D2、D3…Dn以及B1_2、B2、B3…Bn)至电容阵列模块200以使电容阵列模块200进行电容再转换。

进一步的，在一个实施例中，如图2所示，第一转换控制单元510为与门，第二转换控制单元520包括N个反相器，各个反相器的输入端分别与对应的一组触发单元410连接，各个反向器的输出端分别与电容阵列模块200连接。

在一个实施例中，以图4为例，对电容阵列模块200的电容预转换以及电容再转换进行详细说明，图4中示出的是3bit的模数转换装置的电容阵列模块200，其包括有第一电容阵列单元210以及第二电容阵列单元220，首先在第一电容阵列单元210以及第二电容阵列单元220中，都具有1个最高位电容以及3个次高位电容，在模数转换装置还没有工作或者是电压采样模块100还在对输入信号进行采样时，此时的第一电容阵列单元210以及第二电容阵列单元220为图4最左边的状态(即最高位以及次高位都为“0”，在本文中，“0”表示地电压，“1”表示参考电压VREF)，再结合图2，当模数转换装置开始工作，动态比较模块300在进行比较并将比较结果输出至逐次逼近逻辑模块400之间的这个时间段，第一转换控制单元510根据预设脉冲时钟Clk_sb(Clk_sb为高电平“1”)以及逐次逼近逻辑模块400Q端输出的初始状态(初始状态为“0”)，输出第一控制信号B1_1以及第一控制信号D1_1(此时第一控制信号B1_1和D1_1都为“0”)，电容阵列模块200进行电容预转换，此时的第一电容阵列单元210以及第二电容阵列单元220变为图4中中间的状态(即最高位为1，次高位为“0”)，之后，动态比较模块300输出比较结果至逐次逼近逻辑模块400，使得逐次逼近逻辑模块400中的最高位的一组触发单元410将比较结果采样到Q端，输出触发状态(即Q端为触发状态)，比较结果包括有outn以及outp，若outn为“0”，outp为“1”时，那么第一控制信号D1_1会从“0”变成“1”，第二控制信号D1_2将从“1”变成“0”；而第一控制信号B1_1和第二控制信号B1_2将不变，此时的第一电容阵列单元210以及第二电容阵列单元220变为图4中右下方的状态；若outn为“1”，outp为“0”时，那么第一控制信号B1_1会从“0”变成“1”，第二控制信号B1_2将从“1”变成“0”；与此同时，第一控制信号D1_1和第二控制信号D1_2将不变，此时的第一电容阵列单元210以及第二电容阵列单元220变为图4中右上方的状态，整个过程完成了电容阵列模块200的电容预转换以及电容再转换。

进一步的，图5为3bit模数转换装置的电容阵列模块200中第一电容阵列单元210或第二电容阵列单元220的转换模型示意图，图5中左边示出的为电容预转换的模型，右边示出的为完成了电容预转换以及电容再转换的模型。在完成整个转换过程所需要的时间(即DAC切换时间)为：3*ln(2)*Rsw*C，其中C为电容值，3/4*Rsw*2^N-2C为时间常数。

进一步的，图6为Nbit模数转换装置的电容阵列模块200中第一电容阵列单元210或第二电容阵列单元220的转换模型示意图，图5中左边示出的为电容预转换的模型，右边示出的为完成了电容预转换以及电容再转换的模型。在完成整个转换过程所需要的时间(即DAC切换时间)为：(N+1)*ln2*Rsw*2^N-2C*3/4，其中C为电容值，3/4*Rsw*2^N-2C为时间常数，需要说明的是，对于Nbit模数转换装置来说，其需要的建立精度为(N+1)xln2。

在一个实施例中，如图7所示，图7示出了传统的3bit模数转换装置的电容阵列模块200在进行电容转换时的示意图，其在转换过程中没有进行电容预转换以及再转换的步骤，而是直接一次性的根据逐次逼近逻辑模块400所输出的控制信号来完成电容转换，相应的图8也示出了传统的3bit模数转换装置的电容阵列模块200中第一电容阵列单元210或第二电容阵列单元220的转换模型示意图。其在完成整个转换过程所需要的时间(即DAC切换时间)为：4*ln(2)*Rsw*C，其中C为电容值，Rsw*2^N-2C为时间常数，其多花费了本申请中四分之一的时间。图9为传统的Nbit模数转换装置的电容阵列模块200中第一电容阵列单元210或第二电容阵列单元220的转换模型示意图，相应的，其在转换过程中没有进行电容预转换以及再转换的步骤，而是直接一次性的根据逐次逼近逻辑模块400所输出的控制信号来完成电容转换，在完成整个转换过程所需要的时间(即DAC切换时间)为：(N+1)*ln2*Rsw*2^{N- 2}C，其中C为电容值，Rsw*2^N-2C为时间常数，其多花费了本申请四分之一的时间。

在一个实施例中，如图10所示，提供了一种模数转换方法，该方法包括步骤：S100、当采样时钟为高电平时，电压采样模块对输入信号进行采样，得到采样电压并输出至动态比较模块。S200、当采样时钟为低电平时，动态比较模块获取电容阵列模块的模拟电压，并将模拟电压与采样电压进行动态比较，得到比较结果并输出至逐次逼近逻辑模块。S300、当采样时钟为低电平时，电压转换模块根据逐次逼近逻辑模块输出的初始状态生成第一控制信号，输出至电容阵列模块以使电容阵列模块进行电容预转换，且在输出第一控制信号至电容阵列模块之后，根据逐次逼近逻辑模块输出的触发状态生成第二控制信号，并将第二控制信号输出至电容阵列模块以使电容阵列模块进行电容再转换，触发状态为逐次逼近逻辑模块在接入的预设转换时钟为高电平时，根据比较结果得到并输出的。S400、电容阵列模块根据第二控制信号进行电容再转换之后，对模拟电压进行动态更新。关于上述模数转换方法的具体限定以及说明可以参见上文中的模数转换装置，在此不再赘述。

上述方法，在动态比较模块将采集的采样电压与模拟电压比较，输出比较结果的同时，电压转换控制模块也会输出第一控制信号给电容阵列模块以使得电容阵列模块进行电容预转换，而当逐次逼近逻辑模块根据比较结果以及转换时钟信号输出触发状态时，电压转换控制模块再输出第二控制信号给电容阵列模块以使得电容阵列模块进行电容再转换，即将电容的转换过程分为了两个步骤，将前一部分中的电容预转换过程与逐次逼近逻辑模块并行，从而缩短了整个模数转换所花费的时间，提高了模数转换装置的模数转换速度。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种模数转换装置，其特征在于，所述的装置包括：电压采样模块、电容阵列模块、动态比较模块、电压转换控制模块以及逐次逼近逻辑模块；

所述电压采样模块用于当采样时钟为高电平时，对输入信号进行采样，得到采样电压，并输出至动态比较模块；

所述动态比较模块用于获取电容阵列模块的模拟电压，并当采样时钟为低电平时，将所述模拟电压与采样电压进行动态比较，得到比较结果并输出至所述逐次逼近逻辑模块；

所述逐次逼近逻辑模块在接入的预设转换时钟为高电平时，根据所述比较结果得到触发状态并输出至电压转换控制模块；

所述电压转换控制模块用于当采样时钟为低电平时，根据所述逐次逼近逻辑模块输出的初始状态生成第一控制信号，并输出至所述电容阵列模块以使所述电容阵列模块进行电容预转换；所述电压转换控制模块还用于当输出第一控制信号至所述电容阵列模块之后，根据所述逐次逼近逻辑模块输出的触发状态生成第二控制信号，并将所述第二控制信号输出至所述电容阵列模块以使所述电容阵列模块进行电容再转换；

所述电容阵列模块用于进行电容再转换之后，对所述模拟电压进行动态更新。

2.根据权利要求1所述的模数转换装置，其特征在于，所述电容阵列模块包括第一电容阵列单元以及第二电容阵列单元，所述第一电容阵列单元的上极板与所述动态比较模块相连，所述第一电容阵列单元的下极板与所述电压转换控制模块相连；所述第二电容阵列单元的上极板与所述动态比较模块相连，所述第二电容阵列单元的下极板与所述电压转换控制模块相连。

3.根据权利要求2所述的模数转换装置，其特征在于，所述第一电容阵列单元包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与所述动态比较模块连接，各个电容的下极板分别与所述电压转换控制模块连接；所述第二电容阵列单元包括N+1个互相并联的电容，且各个电容的上极板互相连接之后与所述动态比较模块连接，各个电容的下极板分别与所述电压转换控制模块连接，其中，N为模数转换装置的位数。

4.根据权利要求1所述的模数转换装置，其特征在于，所述逐次逼近逻辑模块包括N组触发单元，每一组触发单元分别与所述动态比较模块以及所述电压转换控制模块连接，其中，N为模数转换装置的位数。

5.根据权利要求4所述的模数转换装置，其特征在于，每一组所述触发单元包括两个D触发器，每一组所述触发单元中的一个D触发器与所述动态比较模块以及所述电压转换控制模块连接，另一个D触发器与所述动态比较模块以及所述电压转换控制模块连接，所述预设转换时钟分别接入至两个所述D触发器。

6.根据权利要求4所述的模数转换装置，其特征在于，所述的装置还包括门控振荡器，所述门控振荡器用于当所述采样时钟为低电平时，生成一路高频时钟信号，并在所述高频时钟信号每一个上升沿到来时，依次生成N路所述预设转换时钟，并依次输送至对应的触发单元。

7.根据权利要求6所述的模数转换装置，其特征在于，所述门控振荡器还用于当所述采样时钟为高电平时，生成一路复位信号，分别输送至N组所述触发单元以使所述触发单元进行复位，输出所述初始状态至所述电压转换控制模块。

8.根据权利要求4所述的模数转换装置，其特征在于，所述电压转换控制模块包括第一转换控制单元以及第二转换控制单元，所述第一转换控制单元与N组所述触发单元中最高位的一组触发单元以及所述电容阵列模块连接，所述第一控制单元还接入有预设脉冲时钟，所述第一控制单元用于当所述预设脉冲时钟为高电平时，根据所述初始状态，输出第一控制信号至所述电容阵列模块以使所述电容阵列模块进行电容预转换；所述第二转换控制单元分别与每一组所述触发单元以及所述电容阵列模块连接，所述第二转换控制单元用于根据所述逐次逼近逻辑模块输出的触发状态，输出第二控制信号至所述电容阵列模块以使所述电容阵列模块进行电容再转换。

9.根据权利要求8所述的模数转换装置，其特征在于，所述第一转换控制单元为与门，所述第二转换控制单元包括N个反相器，各个反相器的输入端分别与对应的一组触发单元连接，各个反向器的输出端分别与所述电容阵列模块连接。

10.一种模数转换方法，其特征在于，所述的方法包括步骤：

当采样时钟为高电平时，电压采样模块对输入信号进行采样，得到采样电压并输出至动态比较模块；

当采样时钟为低电平时，动态比较模块获取电容阵列模块的模拟电压，并将所述模拟电压与采样电压进行动态比较，得到比较结果并输出至逐次逼近逻辑模块；

当采样时钟为低电平时，电压转换模块根据所述逐次逼近逻辑模块输出的初始状态生成第一控制信号，输出至所述电容阵列模块以使所述电容阵列模块进行电容预转换，且在输出第一控制信号至所述电容阵列模块之后，根据所述逐次逼近逻辑模块输出的触发状态生成第二控制信号，并将所述第二控制信号输出至所述电容阵列模块以使所述电容阵列模块进行电容再转换，所述触发状态为所述逐次逼近逻辑模块在接入的预设转换时钟为高电平时，根据所述比较结果得到并输出的；

电容阵列模块根据所述第二控制信号进行电容再转换之后，对所述模拟电压进行动态更新。