CN110675829A - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents

像素驱动电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN110675829A
CN110675829A CN201911087289.4A CN201911087289A CN110675829A CN 110675829 A CN110675829 A CN 110675829A CN 201911087289 A CN201911087289 A CN 201911087289A CN 110675829 A CN110675829 A CN 110675829A
Authority
CN
China
Prior art keywords
transistor
circuit
electrically connected
node
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911087289.4A
Other languages
English (en)
Other versions
CN110675829B (zh
Inventor
董甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911087289.4A priority Critical patent/CN110675829B/zh
Publication of CN110675829A publication Critical patent/CN110675829A/zh
Application granted granted Critical
Publication of CN110675829B publication Critical patent/CN110675829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置，涉及显示技术领域，可进行阈值电压补偿并消除IR压降。一种像素驱动电路，包括：第一复位子电路在第一信号端的信号的控制下使初始信号端对第一节点复位；数据写入子电路包括栅极和第二极均与第一节点电连接的第一晶体管，在第二信号端的信号的控制下将数据信号端的数据电压和第一晶体管的阈值电压写入到第一节点，对驱动子电路中的驱动晶体管补偿阈值电压；第二复位子电路在第三信号端的控制下使参考信号端对第二节点复位；发光控制子电路在第四信号端的控制下使驱动晶体管与第一电压端连接，以通过驱动晶体管驱动与第二节点连接的发光器件发光。

Description

像素驱动电路及其驱动方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。
背景技术
有机电致发光二极管(Organic Light Emitting Diode，OLED)显示面板具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点，是目前研究领域的热点之一。其中，像素驱动电路设计是OLED显示面板核心技术内容，具有重要的研究意义。
然而，由于工艺制程和器件老化等原因，会使像素驱动电路的驱动晶体管的阈值电压存在不均匀性，这样就导致了流过与该像素驱动电路相连的发光器件的电流发光变化，使得显示亮度不均。并且，随着OLED显示面板的尺寸越来越大，IR Drop(IR压降)问题越来越严重，也会使得显示亮度不均匀，从而影响整个图像的显示效果。
发明内容
本发明的实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置，可进行阈值电压补偿，并消除IR压降。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种像素驱动电路，包括：第一复位子电路、数据写入子电路、第二复位子电路、发光控制子电路以及驱动子电路；所述驱动子电路与第一节点和第二节点电连接；所述第一复位子电路与所述第一节点、第一信号端、以及初始信号端电连接；所述第一复位子电路被配置为在来自所述第一信号端的信号的控制下，通过所述初始信号端的电压信号对所述第一节点进行复位；所述数据写入子电路与第二信号端、数据信号端、以及所述第一节点电连接；其中，所述数据写入子电路包括第一晶体管，所述第一晶体管的栅极和第二极均与所述第一节点电连接；所述数据写入子电路被配置为在来自所述第二信号端的信号的控制下，将来自所述数据信号端的数据电压和所述第一晶体管的阈值电压写入到所述第一节点，对所述驱动子电路中的驱动晶体管进行阈值电压补偿；所述第二复位子电路与第三信号端、参考信号端、以及所述第二节点电连接；所述第二复位子电路被配置为在来自所述第三信号端的信号的控制下，通过所述参考信号端的电压信号对所述第二节点进行复位；所述发光控制子电路至少与所述驱动晶体管、第四信号端和第一电压端电连接；所述发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述驱动晶体管与所述第一电压端连接，以通过所述驱动晶体管驱动与所述第二节点连接的发光器件发光。
可选的，所述发光控制子电路与所述驱动晶体管、所述第四信号端、所述第一电压端和所述第二节点电连接，所述发光控制子电路包括第一发光控制子电路和第二发光控制子电路；所述第一发光控制子电路与所述第四信号端、所述第一电压端、以及所述驱动晶体管的第一极电连接；所述第一发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述第一电压端与所述驱动晶体管的第一极电连接；所述第二发光控制子电路与所述第四信号端、所述第二节点、以及所述驱动晶体管的第二极电连接；所述第二发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述驱动晶体管的第二极与所述第二节点连接。
可选的，所述发光控制子电路与所述第四信号端、所述第一电压端、以及所述驱动晶体管的第一极电连接；所述发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述第一电压端与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述第二节点电连接。
在此基础上，可选的，所述第三信号端和所述第四信号端为同一信号端。
可选的，所述第一发光控制子电路包括第二晶体管；所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。
可选的，所述第二发光控制子电路包括第三晶体管；所述第三晶体管的栅极与所述第四信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述第二节点电连接。
可选的，所述发光控制子电路包括第二晶体管；所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。
可选的，所述数据写入子电路还包括第四晶体管；所述第四晶体管的栅极与所述第二信号端电连接，所述第四晶体管的第一极与所述数据信号端电连接，所述第四晶体管的第二极与所述第一晶体管的第一极电连接；和/或，所述第一复位子电路包括第五晶体管；所述第五晶体管的栅极与所述第一信号端电连接，所述第五晶体管的第一极与所述初始信号端电连接，所述第五晶体管的第二极与所述第一节点电连接；和/或，所述第二复位子电路包括第六晶体管；所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；和/或，所述驱动子电路还包括电容；所述电容的第一极与所述第一节点和所述驱动晶体管的栅极电连接，所述电容的第二极与所述第二节点电连接。
可选的，在所述发光控制子电路包括第一发光控制子电路和第二发光控制子电路的情况下，所述第一发光控制子电路包括第二晶体管，所述第二发光控制子电路包括第三晶体管，所述第二复位子电路包括第六晶体管；所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；所述第三晶体管的栅极与所述第四信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述第二节点电连接；所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；其中，所述第六晶体管为N型晶体管，所述第二晶体管和所述第三晶体管均为P型晶体管；或者，所述第六晶体管为P型晶体管，所述第二晶体管和所述第三晶体管均为N型晶体管。
可选的，所述第二复位子电路包括第六晶体管，所述发光控制子电路包括第二晶体管；所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述第二节点电连接；所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；其中，所述第六晶体管为N型晶体管，所述第二晶体管为P型晶体管；或者，所述第六晶体管为P型晶体管，所述第二晶体管为N型晶体管。
第二方面，提供一种显示面板，包括如上述的像素驱动电路。
第三方面，提供一种显示装置，包括如上述的显示面板。
第四方面，提供一种像素驱动电路的驱动方法，所述像素驱动电路包括：第一复位子电路、数据写入子电路、第二复位子电路、发光控制子电路以及驱动子电路；所述驱动子电路与第一节点和第二节点电连接；所述第一复位子电路与所述第一节点、第一信号端、以及初始信号端电连接；所述数据写入子电路与第二信号端、数据信号端、以及所述第一节点电连接；其中，所述数据写入子电路包括第一晶体管，所述第一晶体管的栅极和第二极均与所述第一节点电连接；所述第二复位子电路与第三信号端、参考信号端、以及所述第二节点电连接；所述发光控制子电路至少与所述驱动子电路中的驱动晶体管、第四信号端和第一电压端电连接；在一图像帧内，所述像素驱动电路的驱动方法，包括：在所述图像帧的第一阶段：所述第一复位子电路在来自所述第一信号端的信号的控制下，通过所述初始信号端的电压信号对所述第一节点进行复位；所述第二复位子电路在来自所述第三信号端的信号的控制下，通过所述参考信号端的电压信号对所述第二节点进行复位；在所述图像帧的第二阶段：所述数据写入子电路在来自所述第二信号端的信号的控制下，将来自所述数据信号端的数据电压和所述第一晶体管的阈值电压写入到所述第一节点，对所述驱动子电路中的驱动晶体管进行阈值电压补偿；在所述图像帧的第三阶段：所述发光控制子电路在来自所述第四信号端的信号的控制下，使所述驱动晶体管与所述第一电压端连接，以通过所述驱动晶体管驱动与所述第二节点连接的发光器件发光。
综上所述，本发明实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置，该像素驱动电路包括第一复位子电路、数据写入子电路、第二复位子电路、发光控制子电路、驱动子电路以及发光器件。驱动子电路与第一节点和第二节点电连接，发光器件与第二节点电连接。第一复位子电路与第一节点、第一信号端、以及初始信号端电连接。数据写入子电路与第二信号端、数据信号端、以及第一节点电连接。其中，数据写入子电路包括第一晶体管，第一晶体管的栅极和第二极均与第一节点电连接。第二复位子电路与第三信号端、参考信号端、以及第二节点电连接。发光控制子电路至少与驱动子电路中的驱动晶体管、第四信号端和第一电压端电连接。第一复位子电路用于在来自第一信号端的信号的控制下，通过初始信号端的电压信号对第一节点进行复位。数据写入子电路用于在来自第二信号端的信号的控制下，将来自数据信号端的数据电压和第一晶体管的阈值电压写入到第一节点，对驱动子电路中的驱动晶体管进行阈值电压补偿。第二复位子电路用于在来自第三信号端的信号的控制下，通过参考信号端的电压信号对第二节点进行复位。发光控制子电路用于在来自第四信号端的信号的控制下，使驱动晶体管与第一电压端连接，以通过驱动晶体管驱动与第二节点连接的发光器件发光。因此，通过数据写入子电路将数据信号端的数据电压和第一晶体管的阈值电压写入到第一节点，对驱动子电路中的驱动晶体管进行阈值电压补偿，并通过在不同显示时间内控制第一节点和第二节点的电位，使得通过驱动晶体管驱动与第二节点连接的发光器件时，流过发光器件的电流与驱动晶体管的阈值电压和第一电压端无关，从而实现了对驱动子电路中的驱动晶体管的阈值电压补偿和IR压降补偿，消除了驱动晶体管的阈值电压和IR压降对发光亮度的影响，提高了显示面板亮度的均匀性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的俯视示意图；
图2为本发明实施例提供的一种亚像素的结构示意图；
图3为本发明实施例提供的一种像素驱动电路的结构示意图；
图4为本发明实施例提供的另一种像素驱动电路的结构示意图；
图5为本发明实施例提供的又一种像素驱动电路的结构示意图；
图6为图4中的像素驱动电路的具体结构示意图；
图7为图5中的像素驱动电路的具体结构示意图；
图8为本发明实施例提供的一种像素驱动电路的具体结构示意图；
图9为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图10为本发明实施例提供的又一种像素驱动电路的具体结构示意图；
图11为本发明实施例提供的又一种像素驱动电路的具体结构示意图；
图12为一种用于驱动如图6和图7所示的像素驱动电路的信号时序图；
图13为一种用于驱动如图8和图10所示的像素驱动电路的信号时序图；
图14为一种用于驱动如图9和图11所示的像素驱动电路的信号时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示装置，包括显示面板。该显示面板包括像素驱动电路。
如图1所示，显示面板具有显示区(active area，简称AA区)和周边区S。周边区S例如围绕AA区一圈设置。上述AA区中设置有多个子像素P。
需要说明的是，图1中以上述多个子像素P呈阵列形式排列为例进行示意，但本发明实施例不限于此，上述多个子像素P还可以以其他方式进行排布。
在此基础上，如图2所示，每个子像素P中还设置有发光器件L。像素驱动电路与发光器件L电连接，以驱动发光器件L发光。其中，像素驱动电路位于子像素P中。
在上述的基础上，本发明实施例提供一种像素驱动电路，如图3所示，该像素驱动电路包括第一复位子电路10、数据写入子电路20、第二复位子电路30、发光控制子电路40以及驱动子电路50。
驱动子电路50与第一节点A和第二节点B电连接。
第一复位子电路10与第一节点A、第一信号端S1、以及初始信号端Vinit电连接。
数据写入子电路20与第二信号端S2、数据信号端Vdata、以及第一节点A电连接。其中，数据写入子电路20包括第一晶体管T1，第一晶体管T1的栅极和第二极均与第一节点A电连接。
第二复位子电路30与第三信号端S3、参考信号端Vref、以及第二节点B电连接。
发光控制子电路40至少与驱动子电路50中的驱动晶体管Td、第四信号端S4和第一电压端ELVDD电连接。
如图2所示，发光器件L还与第二电压端ELVSS电连接。示例的，该发光器件L可以为OLED(Organic Light Emitting Diode，有机发光二极管)。
其中，第二电压端ELVSS的信号的电位低于第一电压端ELVDD的信号的电位，并且，在第一电压端ELVDD输入高电平的情况下，第二电压端ELVSS可以输入低电平，或者，第二电压端ELVSS接地处理。
需要说明的是，本发明的高、低仅表示输入的电压之间的相对大小关系。
在此基础上，第一复位子电路10用于在来自第一信号端S1的信号的控制下，通过初始信号端Vinit的电压信号对第一节点A进行复位。
数据写入子电路20用于在来自第二信号端S2的信号的控制下，将来自数据信号端Vdata的数据电压和第一晶体管的阈值电压Vth写入到第一节点A，对驱动子电路50中的驱动晶体管Td进行阈值电压补偿。
第二复位子电路30用于在来自第三信号端S3的信号的控制下，通过参考信号端Vref的电压信号对第二节点B进行复位。
发光控制子电路40用于在来自第四信号端S4的信号的控制下，使驱动晶体管Td与第一电压端ELVDD连接，以通过驱动晶体管Td驱动与第二节点B连接的发光器件L发光。
需要说明的是，第一晶体管的阈值电压Vth和驱动晶体管Td的阈值电压Vthd相等或者相近。
综上所述，本发明实施例提供一种像素驱动电路，包括第一复位子电路10、数据写入子电路20、第二复位子电路30、发光控制子电路40、驱动子电路50以及发光器件L。驱动子电路50与第一节点A和第二节点B电连接，发光器件L与第二节点B电连接。第一复位子电路10与第一节点A、第一信号端S1、以及初始信号端Vinit电连接。数据写入子电路20与第二信号端S2、数据信号端Vdata、以及第一节点A电连接。其中，数据写入子电路20包括第一晶体管T1，第一晶体管T1的栅极和第二极均与第一节点A电连接。第二复位子电路30与第三信号端S3、参考信号端Vref、以及第二节点B电连接。发光控制子电路40至少与驱动子电路50中的驱动晶体管Td、第四信号端S4和第一电压端ELVDD电连接。第一复位子电路10用于在来自第一信号端S1的信号的控制下，通过初始信号端Vinit的电压信号对第一节点A进行复位。数据写入子电路20用于在来自第二信号端S2的信号的控制下，将来自数据信号端Vdata的数据电压和第一晶体管的阈值电压Vth写入到第一节点A，对驱动子电路50中的驱动晶体管Td进行阈值电压补偿。第二复位子电路30用于在来自第三信号端S3的信号的控制下，通过参考信号端Vref的电压信号对第二节点B进行复位。发光控制子电路40用于在来自第四信号端S4的信号的控制下，使驱动晶体管Td与第一电压端ELVDD连接，以通过驱动晶体管Td驱动与第二节点B连接的发光器件L发光。因此，通过数据写入子电路20将数据信号端Vdata的数据电压和第一晶体管的阈值电压Vth写入到第一节点A，对驱动子电路50中的驱动晶体管Td进行阈值电压补偿，并通过在不同显示时间内控制第一节点A和第二节点B的电位，使得通过驱动晶体管Td驱动与第二节点B连接的发光器件L时，流过发光器件L的电流与驱动晶体管Td的阈值电压和第一电压端ELVDD无关，从而实现了对驱动子电路50中的驱动晶体管Td的阈值电压补偿和IR压降补偿，消除了驱动晶体管Td的阈值电压和IR压降对发光亮度的影响，提高了显示面板亮度的均匀性。
在此基础上，在本发明的一些实施例中，如图4所示，发光控制子电路40与驱动晶体管Td、第四信号端S4、第一电压端ELVDD和第二节点B电连接，发光控制子电路40包括第一发光控制子电路41和第二发光控制子电路42。
第一发光控制子电路41与第四信号端S4、第一电压端ELVDD、以及驱动晶体管Td的第一极电连接。
第二发光控制子电路42与第四信号端S4、第二节点B、以及驱动晶体管Td的第二极电连接。
其中，第一发光控制子电路41用于在来自第四信号端S4的信号的控制下，使第一电压端ELVDD与驱动晶体管Td的第一极电连接。
第二发光控制子电路42用于在来自第四信号端的信号的控制下，使驱动晶体管Td的第二极与第二节点B连接。
在本发明的一些实施例中，如图5所示，发光控制子电路40与第四信号端S4、第一电压端ELVDD、以及驱动晶体管Td的第一极电连接。
其中，驱动晶体管Td的第二极与第二节点B电连接。
发光控制子电路40用于在来自第四信号端S4的信号的控制下，使第一电压端ELVDD与驱动晶体管Td的第一极电连接。
在此基础上，可选的，第三信号端S3和第四信号端S4为同一信号端。从而可以减少显示面板中的信号走线，并简化了驱动像素驱动电路的时序。
具体地，在本发明的一些实施例中，如图6所示，第一发光控制子电路41包括第二晶体管T2。
第二晶体管T2的栅极与第四信号端S4电连接，第二晶体管T2的第一极与第一电压端ELVDD电连接，第二晶体管T2的第二极与驱动晶体管Td的第一极电连接。
在本发明的一些实施例中，如图6所示，第二发光控制子电路42包括第三晶体管T3。
第三晶体管T3的栅极与第四信号端S4电连接，第三晶体管T3的第一极与驱动晶体管Td的第二极电连接，第三晶体管T3的第二极与第二节点B电连接。
在本发明的一些实施例中，如图7所示，发光控制子电路40包括第二晶体管T2。
第二晶体管T2的栅极与第四信号端S4电连接，第二晶体管T2的第一极与第一电压端ELVDD电连接，第二晶体管T2的第二极与驱动晶体管Td的第一极电连接。
在本发明的一些实施例中，如图6和图7所示，数据写入子电路20还包括第四晶体管T4。
第四晶体管T4的栅极与第二信号端S2电连接，第四晶体管T4的第一极与数据信号端Vdata电连接，第四晶体管T4的第二极与第一晶体管T1的第一极电连接。
在本发明的一些实施例中，如图6和图7所示，第一复位子电路10包括第五晶体管T5。
第五晶体管T5的栅极与第一信号端S1电连接，第五晶体管T5的第一极与初始信号端Vinit电连接，第五晶体管T5的第二极与第一节点A电连接。
在本发明的一些实施例中，如图6和图7所示，第二复位子电路30包括第六晶体管T6。
第六晶体管T6的栅极与第三信号端S3电连接，第六晶体管T6的第一极与第二节点B电连接，第六晶体管T6的第二极与参考信号端Vref电连接。
在本发明的一些实施例中，如图6和图7所示，驱动子电路50还包括电容C。
电容C的第一极与第一节点A和驱动晶体管Td的栅极电连接，电容C的第二极与第二节点B电连接。
在本发明的一些实施例中，当第三信号端S3和第四信号端S4为同一信号端时，在发光控制子电路40包括第一发光控制子电路41和第二发光控制子电路42的情况下，如图8和图9所示，第一发光控制子电路41包括第二晶体管T2，第二发光控制子电路42包括第三晶体管T3，第二复位子电路30包括第六晶体管T6。
第二晶体管T2的栅极与第四信号端S4电连接，第二晶体管T2的第一极与第一电压端ELVDD电连接，第二晶体管T2的第二极与驱动晶体管Td的第一极电连接。
第三晶体管T3的栅极与第四信号端S4电连接，第三晶体管T3的第一极与驱动晶体管Td的第二极电连接，第三晶体管T3的第二极与第二节点B电连接。
第六晶体管T6的栅极与第三信号端S3电连接，第六晶体管T6的第一极与第二节点B电连接，第六晶体管T6的第二极与参考信号端Vref电连接。
其中，如图8所示，第六晶体管T6为N型晶体管，第二晶体管T2和第三晶体管T3均为P型晶体管。或者，如图9所示，第六晶体管T6为P型晶体管，第二晶体管T2和第三晶体管T3均为N型晶体管。
在此情况下，上述的各个子电路中的晶体管，第一晶体管T1、第四晶体管T4、第五晶体管T5以及驱动晶体管Td可以均为N型晶体管或者P型晶体管。
或者，在本发明的另一些实施例中，当第三信号端S3和第四信号端S4为同一信号端时，如图10和图11所示，第二复位子电路30包括第六晶体管T6，发光控制子电路40包括第二晶体管T2。
第二晶体管T2的栅极与第四信号端S4电连接，第二晶体管T2的第一极与第一电压端ELVDD电连接，第二晶体管T2的第二极与驱动晶体管Td的第一极电连接，驱动晶体管Td的第二极与第二节点B电连接。
第六晶体管T6的栅极与第三信号端S3电连接，第六晶体管T6的第一极与第二节点B电连接，第六晶体管T6的第二极与参考信号端Vref电连接。
其中，如图10所示，第六晶体管T6为N型晶体管，第二晶体管T2为P型晶体管。或者，如图11所示，第六晶体管T6为P型晶体管，第二晶体管T2为N型晶体管。
在此情况下，上述的各个子电路中的晶体管，第一晶体管T1、第四晶体管T4、第五晶体管T5以及驱动晶体管Td可以均为N型晶体管或者P型晶体管。
需要说明的是，当第三信号端S3和第四信号端S4不为同一信号端时，上述的各个子电路中的晶体管，即，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及驱动晶体管Td可以均为N型晶体管或者P型晶体管。
其中，上述的晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明对此不作限制。当驱动晶体管Td为P型晶体管时，由于P型晶体管的源极电压高于漏极电压，因此，驱动晶体管Td的第一极为源极，第二极为漏极。当驱动晶体管为N型晶体管时，与P型晶体管正好相反。
此外，根据晶体管导电方式的不同，可以将上述像素驱动电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明对此不作限制。
在此情况下，结合图12所示的信号时序图，对图6所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，图6所示的像素驱动电路中各个子电路中的晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入高电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2和第四信号端S4均输入低电平信号，因此，第二晶体管T2、第三晶体管T3、以及第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入高电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平，使得第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
需要说明的是，Vinit>Vdata+Vth>Vdata。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为低电平信号，第二晶体管T2和第三晶体管T3均为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
需要说明的是，可以通过调整初始信号端Vinit的电压信号的大小，来调节驱动晶体管进行阈值电压补偿的范围。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2和第三晶体管T3开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B通过第三晶体管T3与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为低电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
需要说明的是，数据信号端Vdata的数据电压的数值的上下限，与参考信号端Vref的电压信号的大小有关，参考信号端Vref的电压信号越高，数据信号端Vdata的数据电压的下限也就越高。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
或者，结合图12所示的信号时序图，对图7所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，图7所示的像素驱动电路中各个子电路中的晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入高电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2和第四信号端S4均输入低电平信号，因此，第二晶体管T2和第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入高电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平，使得第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为低电平信号，第二晶体管T2为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为低电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
或者，结合图13所示的信号时序图，对图8所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，第三信号端S3和第四信号端S4为同一信号端。并且，图8所示的像素驱动电路中，第二晶体管T2和第三晶体管T3均为P型晶体管，第六晶体管T6为N型晶体管，剩余各个晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入高电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2输入低电平信号，第四信号端S4输入与第三信号端S3相同的高电平信号，因此，第二晶体管T2、第三晶体管T3、以及第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入高电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平，第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为高电平信号，第二晶体管T2和第三晶体管T3均为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2和第三晶体管T3开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B通过第三晶体管T3与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为低电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
或者，结合图14所示的信号时序图，对图9所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，第三信号端S3和第四信号端S4为同一信号端。并且，图9所示的像素驱动电路中，第二晶体管T2和第三晶体管T3均为N型晶体管，第六晶体管T6为P型晶体管，剩余各个晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入低电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2输入低电平信号，第四信号端S4输入与第三信号端S3相同的低电平信号，因此，第二晶体管T2、第三晶体管T3、以及第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入低电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平，第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为低电平信号，第二晶体管T2和第三晶体管T3均为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2和第三晶体管T3开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B通过第三晶体管T3与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为高电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
或者，结合图14所示的信号时序图，对图11所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，第三信号端S3和第四信号端S4为同一信号端。并且，图11所示的像素驱动电路中，第二晶体管T2为N型晶体管，第六晶体管T6为P型晶体管，剩余各个的晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入低电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2输入低电平信号，第四信号端S4输入与第三信号端S3相同的低电位信号，因此，第二晶体管T2和第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入低电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平信号，第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为低电平信号，第二晶体管T2为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为高电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
或者，结合图13所示的信号时序图，对图10所示的像素驱动电路在不同的阶段(P1～P3)的工作情况进行详细的举例说明。其中，第三信号端S3和第四信号端S4为同一信号端。并且，图10所示的像素驱动电路中，第二晶体管T2为P型晶体管，第六晶体管T6为N型晶体管，剩余各个的晶体管均为N型晶体管。
在一图像帧的显示过程中，在第一阶段P1，第一信号端S1输入高电平信号，使得第五晶体管T5开启，将初始信号端Vinit的电压信号传输至第一节点A，从而对第一节点A进行复位。此时，第一节点A的电位为Vinit。
由于第一节点A与驱动晶体管Td的栅极电连接，因此，驱动晶体管Td被复位。
同时，第三信号端S3输入高电平信号，使得第六晶体管T6开启，将参考信号端Vref的参考电压传输至第二节点B，对第二节点B进行复位。此时，第二节点B的电位为Vref。
由于第二节点B与发光器件L的阳极电连接，因此，发光器件L也被复位。
在此情况下，由于电容C的第一极与第一节点A电连接，电容C的第二极与第二节点B电连接，即，电容C的第一极的电位为Vinit，电容C的第二极的电位为Vref，因此，电容C的第一极与第二极的电位差为Vinit-Vref。
此外，由于第二信号端S2输入低电平信号，第四信号端S4输入与第三信号端S3相同的高电平信号，因此，第二晶体管T2和第四晶体管T4均截止。在此情况下，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第一阶段P2，第三信号端S3仍输入高电平信号，使得第六晶体管T6保持开启，将参考信号端Vref的参考电压传输至第二节点B和电容C的第二极，即第二节点B和电容C的第二极的电位保持为Vref。
需要说明的是，在第一信号端S1的信号从高电平变为低电平，第五晶体管T5截止，数据写入子电路20还未将来自数据信号端Vdata的数据电压传输至第一节点A时，第一节点A仍保持上一阶段的电位，即，第一节点A的电位仍为Vinit。并且，由于电容C的第一极和第二极的电压差不会突变，在电容C的第二极的电位为Vref的情况下，电容C的第一极的电位仍为Vinit。
当第二信号端S2输入高电平信号时，第四晶体管T4开启。此时，第四晶体管T4将数据信号端Vdata的数据电压传输至第一晶体管T1的第一极，此时，第一晶体管T1的第一极的电位为Vdata。由于第一晶体管T1的栅极和第二极电连接，使得第一晶体管T1呈二极管连接状态，从而可以将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth，通过第一晶体管T1写入第一节点A，使得第一节点A电位变为Vdata+Vth。此时，与第一节点A电连接的第一晶体管T1的栅极为Vdata+Vth，第一晶体管T1截止。
并且，由于与第一节点A连接的驱动晶体管Td的栅极电位也为Vdata+Vth，第一晶体管T1的阈值电压Vth与驱动晶体管Td的阈值电压Vthd相等或相近，因此，能够对驱动晶体管Td进行阈值电压补偿。
在此情况下，由于电容C的第一极与第一节点A电连接，因此，电容C的第一极的电位也变为Vdata+Vth。并且，电容C的第二极的电位保持在Vref。此时，电容C的第一极和第二极的电位差为Vdata+Vth-Vref。
此外，由于第四信号端S4的信号为高电平信号，第二晶体管T2为截止状态，因此，驱动晶体管Td与第一电压端ELVDD断开，使得发光器件L关闭不发光。
在第三阶段P3，由于驱动晶体管Td的栅极的电位为Vdata+Vth，因此，驱动晶体管Td开启。并且，在第四信号端输入高电平信号时，第二晶体管T2开启，来自第一电压端ELVDD通过第二晶体管T2与驱动晶体管Td的第一极连接，使得来自第一电压端ELVDD的电压信号通过第二晶体管T2和驱动晶体管Td的第一极传输至驱动晶体管Td的第二极，此时，驱动晶体管Td的第二极的电位为Vs。由于第二节点B与驱动晶体管Td的第二极连接，因此，第二节点B的电位与驱动晶体管Td的第二极的电位相等，即，第二节点B的电位为Vs。此时，驱动晶体管Td可以驱动与第二节点B连接的发光器件L发光。
在此情况下，在第三信号端S3的信号电位为低电位时，第六晶体管T6截止。此时，由于第二节点B的电位为Vs，使得电容C的第二极的电位也为Vs。
由于电容C的第一极和第二极的电位差(Vdata+Vth-Vref)不会突变，因此，当电容C的第二极的电位为Vs时，电容C的第一极的电位＝(Vdata+Vth-Vref)+Vs＝Vdata+Vth+Vs-Vref。
此时，与电容C的第一极电连接的第一节点A和驱动晶体管Td的栅极电位也为Vdata+Vth+Vs-Vref。
在此基础上，由于驱动晶体管Td为N型晶体管，因此，驱动晶体管Td的栅极电位Vg＝Vdata+Vth+Vs-Vref，驱动晶体管Td的第二极为源极，即，驱动晶体管Td的源极的电位Vs，此时，驱动晶体管Td的栅源电压Vgs＝Vdata+Vth-Vref。因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata+Vth-Vref-Vthd)2。
由于第一晶体管T1和驱动晶体管Td的阈值电压相等或相近，即，Vth＝Vthd，因此，流过驱动晶体管Td的驱动电流I＝1/2×K×(Vdata-Vref)2，即为流过发光器件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据信号端Vdata的数据电压和参考信号端Vref的电压信号有关，与驱动晶体管Td的阈值电压Vthd无关，也与来自第一电压端ELVDD的电压信号无关，从而对驱动晶体管Td进行了阈值补偿，并消除了IR压降，改善了驱动晶体管Td的阈值电压Vthd和第一电压端ELVDD的电压信号对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
在此基础上，本发明实施例还提供一种像素驱动电路的驱动方法，如图3所示，像素驱动电路包括：第一复位子电路10、数据写入子电路20、第二复位子电路30、发光控制子电路40以及驱动子电路50。
驱动子电路50与第一节点A和第二节点B电连接。
第一复位子电路10与第一节点A、第一信号端S1、以及初始信号端Vinit电连接。
数据写入子电路20与第二信号端S2、数据信号端Vdata、以及第一节点A电连接。其中，数据写入子电路20包括第一晶体管T1，第一晶体管T1的栅极和第二极均与第一节点A电连接。
第二复位子电路30与第三信号端S3、参考信号端Vref、以及第二节点B电连接。
发光控制子电路40至少与驱动子电路50中的驱动晶体管Td、第四信号端S4和第一电压端ELVDD电连接。
在一图像帧内，像素驱动电路的驱动方法，包括：
在图像帧的第一阶段P1：
第一复位子电路10在来自第一信号端S1的信号的控制下，通过初始信号端Vinit的电压信号对第一节点A进行复位。
第二复位子电路30在来自第三信号端S3的信号的控制下，通过参考信号端Vref的电压信号对第二节点B进行复位。
在图像帧的第二阶段P2：
数据写入子电路20在来自第二信号端S2的信号的控制下，将来自数据信号端Vdata的数据电压和第一晶体管T1的阈值电压Vth写入到第一节点A，对驱动子电路50中的驱动晶体管Td进行阈值电压补偿。
在图像帧的第三阶段P3：
发光控制子电路40在来自第四信号端S4的信号的控制下，使驱动晶体管Td与第一电压端ELVDD连接，以通过驱动晶体管Td驱动与第二节点B连接的发光器件L发光。
上述的像素驱动电路的驱动方法具有与上述的像素驱动电路相同的有益效果，因此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种像素驱动电路，其特征在于，包括：第一复位子电路、数据写入子电路、第二复位子电路、发光控制子电路以及驱动子电路；所述驱动子电路与第一节点和第二节点电连接；
所述第一复位子电路与所述第一节点、第一信号端、以及初始信号端电连接；所述第一复位子电路被配置为在来自所述第一信号端的信号的控制下，通过所述初始信号端的电压信号对所述第一节点进行复位；
所述数据写入子电路与第二信号端、数据信号端、以及所述第一节点电连接；其中，所述数据写入子电路包括第一晶体管，所述第一晶体管的栅极和第二极均与所述第一节点电连接；所述数据写入子电路被配置为在来自所述第二信号端的信号的控制下，将来自所述数据信号端的数据电压和所述第一晶体管的阈值电压写入到所述第一节点，对所述驱动子电路中的驱动晶体管进行阈值电压补偿；
所述第二复位子电路与第三信号端、参考信号端、以及所述第二节点电连接；所述第二复位子电路被配置为在来自所述第三信号端的信号的控制下，通过所述参考信号端的电压信号对所述第二节点进行复位；
所述发光控制子电路至少与所述驱动晶体管、第四信号端和第一电压端电连接；所述发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述驱动晶体管与所述第一电压端连接，以通过所述驱动晶体管驱动与所述第二节点连接的发光器件发光。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制子电路与所述驱动晶体管、所述第四信号端、所述第一电压端和所述第二节点电连接，所述发光控制子电路包括第一发光控制子电路和第二发光控制子电路；
所述第一发光控制子电路与所述第四信号端、所述第一电压端、以及所述驱动晶体管的第一极电连接；所述第一发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述第一电压端与所述驱动晶体管的第一极电连接；
所述第二发光控制子电路与所述第四信号端、所述第二节点、以及所述驱动晶体管的第二极电连接；所述第二发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述驱动晶体管的第二极与所述第二节点连接。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制子电路与所述第四信号端、所述第一电压端、以及所述驱动晶体管的第一极电连接；所述发光控制子电路被配置为在来自所述第四信号端的信号的控制下，使所述第一电压端与所述驱动晶体管的第一极电连接；
所述驱动晶体管的第二极与所述第二节点电连接。
4.根据权利要求1-3任一项所述的像素驱动电路，其特征在于，所述第三信号端和所述第四信号端为同一信号端。
5.根据权利要求2所述的像素驱动电路，其特征在于，所述第一发光控制子电路包括第二晶体管；
所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。
6.根据权利要求2所述的像素驱动电路，其特征在于，所述第二发光控制子电路包括第三晶体管；
所述第三晶体管的栅极与所述第四信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述第二节点电连接。
7.根据权利要求3所述的像素驱动电路，其特征在于，所述发光控制子电路包括第二晶体管；
所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。
8.根据权利要求1-3任一项所述的像素驱动电路，其特征在于，所述数据写入子电路还包括第四晶体管；
所述第四晶体管的栅极与所述第二信号端电连接，所述第四晶体管的第一极与所述数据信号端电连接，所述第四晶体管的第二极与所述第一晶体管的第一极电连接；
和/或，
所述第一复位子电路包括第五晶体管；
所述第五晶体管的栅极与所述第一信号端电连接，所述第五晶体管的第一极与所述初始信号端电连接，所述第五晶体管的第二极与所述第一节点电连接；
和/或，
所述第二复位子电路包括第六晶体管；
所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；
和/或，
所述驱动子电路还包括电容；
所述电容的第一极与所述第一节点和所述驱动晶体管的栅极电连接，所述电容的第二极与所述第二节点电连接。
9.根据权利要求4所述的像素驱动电路，其特征在于，在所述发光控制子电路包括第一发光控制子电路和第二发光控制子电路的情况下，所述第一发光控制子电路包括第二晶体管，所述第二发光控制子电路包括第三晶体管，所述第二复位子电路包括第六晶体管；
所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第三晶体管的栅极与所述第四信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述第二节点电连接；
所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；
其中，所述第六晶体管为N型晶体管，所述第二晶体管和所述第三晶体管均为P型晶体管；或者，所述第六晶体管为P型晶体管，所述第二晶体管和所述第三晶体管均为N型晶体管。
10.根据权利要求4所述的像素驱动电路，其特征在于，所述第二复位子电路包括第六晶体管，所述发光控制子电路包括第二晶体管；
所述第二晶体管的栅极与所述第四信号端电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述第二节点电连接；
所述第六晶体管的栅极与所述第三信号端电连接，所述第六晶体管的第一极与所述第二节点电连接，所述第六晶体管的第二极与所述参考信号端电连接；
其中，所述第六晶体管为N型晶体管，所述第二晶体管为P型晶体管；或者，所述第六晶体管为P型晶体管，所述第二晶体管为N型晶体管。
11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素驱动电路。
12.一种显示装置，其特征在于，包括如权利要求11所述的显示面板。
13.一种像素驱动电路的驱动方法，其特征在于，
所述像素驱动电路包括：第一复位子电路、数据写入子电路、第二复位子电路、发光控制子电路以及驱动子电路；所述驱动子电路与第一节点和第二节点电连接；
所述第一复位子电路与所述第一节点、第一信号端、以及初始信号端电连接；
所述数据写入子电路与第二信号端、数据信号端、以及所述第一节点电连接；其中，所述数据写入子电路包括第一晶体管，所述第一晶体管的栅极和第二极均与所述第一节点电连接；
所述第二复位子电路与第三信号端、参考信号端、以及所述第二节点电连接；
所述发光控制子电路至少与所述驱动子电路中的驱动晶体管、第四信号端和第一电压端电连接；
在一图像帧内，所述像素驱动电路的驱动方法，包括：
在所述图像帧的第一阶段：
所述第一复位子电路在来自所述第一信号端的信号的控制下，通过所述初始信号端的电压信号对所述第一节点进行复位；
所述第二复位子电路在来自所述第三信号端的信号的控制下，通过所述参考信号端的电压信号对所述第二节点进行复位；
在所述图像帧的第二阶段：
所述数据写入子电路在来自所述第二信号端的信号的控制下，将来自所述数据信号端的数据电压和所述第一晶体管的阈值电压写入到所述第一节点，对所述驱动子电路中的驱动晶体管进行阈值电压补偿；
在所述图像帧的第三阶段：
所述发光控制子电路在来自所述第四信号端的信号的控制下，使所述驱动晶体管与所述第一电压端连接，以通过所述驱动晶体管驱动与所述第二节点连接的发光器件发光。
CN201911087289.4A 2019-11-08 2019-11-08 像素驱动电路及其驱动方法、显示面板、显示装置 Active CN110675829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911087289.4A CN110675829B (zh) 2019-11-08 2019-11-08 像素驱动电路及其驱动方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911087289.4A CN110675829B (zh) 2019-11-08 2019-11-08 像素驱动电路及其驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN110675829A true CN110675829A (zh) 2020-01-10
CN110675829B CN110675829B (zh) 2021-03-12

Family

ID=69086743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911087289.4A Active CN110675829B (zh) 2019-11-08 2019-11-08 像素驱动电路及其驱动方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN110675829B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184472A1 (zh) * 2020-03-19 2021-09-23 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN113593475A (zh) * 2021-07-30 2021-11-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113808542A (zh) * 2021-09-22 2021-12-17 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
CN113838415A (zh) * 2020-06-08 2021-12-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
WO2024060841A1 (zh) * 2022-09-19 2024-03-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183758A1 (en) * 2003-03-21 2004-09-23 Industrial Technology Research Institute Pixel circuit for active matrix OLED and driving method
CN105096831A (zh) * 2015-08-21 2015-11-25 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN105845081A (zh) * 2016-06-12 2016-08-10 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
WO2019109673A1 (zh) * 2017-12-06 2019-06-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183758A1 (en) * 2003-03-21 2004-09-23 Industrial Technology Research Institute Pixel circuit for active matrix OLED and driving method
CN105096831A (zh) * 2015-08-21 2015-11-25 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN105845081A (zh) * 2016-06-12 2016-08-10 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
WO2019109673A1 (zh) * 2017-12-06 2019-06-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
CN109887464A (zh) * 2017-12-06 2019-06-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184472A1 (zh) * 2020-03-19 2021-09-23 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
US11727881B2 (en) 2020-03-19 2023-08-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel
CN113838415A (zh) * 2020-06-08 2021-12-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
US11790850B2 (en) 2020-06-08 2023-10-17 Boe Technology Group Co., Ltd. Pixel driving circuit and pixel driving method therefor, display panel, and display apparatus
CN113593475A (zh) * 2021-07-30 2021-11-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113808542A (zh) * 2021-09-22 2021-12-17 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
WO2024060841A1 (zh) * 2022-09-19 2024-03-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Also Published As

Publication number Publication date
CN110675829B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN107452334B (zh) 像素电路及其驱动方法、显示基板及其驱动方法、显示装置
CN110675829B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN110223636B (zh) 像素驱动电路及其驱动方法、显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
WO2021233027A1 (zh) 一种像素驱动电路及其驱动方法、显示装置
CN107452331B (zh) 一种像素电路及其驱动方法、显示装置
US10755636B2 (en) Pixel circuit and driving method for the same, display substrate and display device
US10504429B2 (en) Electroluminescent display and method of driving the same
CN107481675B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
CN105427809B (zh) 像素补偿电路及amoled显示装置
CN104036725B (zh) 像素电路及其驱动方法、有机发光显示面板及显示装置
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US9591715B2 (en) OLED driving compensation circuit and driving method thereof
US9548024B2 (en) Pixel driving circuit, driving method thereof and display apparatus
US9852685B2 (en) Pixel circuit and driving method thereof, display apparatus
WO2016050021A1 (zh) 一种像素驱动电路及其驱动方法、像素单元、显示装置
CN109817165B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
US20140118328A1 (en) Pixel driving circuit of an active-matrix organic light-emitting diode and a method of driving the same
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN109119029B (zh) 像素电路及其驱动方法、显示装置和电子设备
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN114586091B (zh) 像素驱动电路及显示面板
WO2019037301A1 (zh) 像素驱动电路及其驱动方法
CN110570819B (zh) 像素驱动电路及其驱动方法、阵列基板以及显示装置
US20130069537A1 (en) Pixel circuit and driving method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant