CN110637506A - 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置 - Google Patents

膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置 Download PDF

Info

Publication number
CN110637506A
CN110637506A CN201880032447.3A CN201880032447A CN110637506A CN 110637506 A CN110637506 A CN 110637506A CN 201880032447 A CN201880032447 A CN 201880032447A CN 110637506 A CN110637506 A CN 110637506A
Authority
CN
China
Prior art keywords
chip
pattern part
circuit board
conductive pattern
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880032447.3A
Other languages
English (en)
Other versions
CN110637506B (zh
Inventor
林埈永
朴钟硕
尹亨珪
林成焕
梁基郁
俞大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170060178A external-priority patent/KR102374299B1/ko
Priority claimed from KR1020170060056A external-priority patent/KR102438205B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN110637506A publication Critical patent/CN110637506A/zh
Application granted granted Critical
Publication of CN110637506B publication Critical patent/CN110637506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

根据实施例的膜上多合一芯片用柔性电路板可以包括：基板；设置在基板上的导电图案部；以及部分地设置在导电图案部上的保护层，其中，导电图案部包括彼此间隔开的第一导电图案部和第二导电图案部，第一导电图案部和第二导电图案部各自包括依次布置在基板上的布线图案层、第一镀层和第二镀层，第一导电图案部包括第一开口区域，保护层在第一开口区域中开口，第二导电图案部包括第二开口区域，保护层在第二开口区域中开口，并且在第一开口区域中的第二镀层的锡含量大于在第二开口区域中的第二镀层的锡含量。

Description

膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其 的电子装置
技术领域
实施例涉及一种膜上多合一芯片(all-in-one chip on film)用柔性电路板，包括其的芯片封装，以及包括其的电子装置。
具体地，一种膜上多合一芯片用柔性电路板，其芯片封装，以及包括其的电子装置，该膜上多合一芯片用柔性电路板可以是能够将不同类型的芯片安装在一个基板上的柔性电路板。
背景技术
近来，各种电子产品变薄、小型化和轻量化。因此，以各种方式进行了用于将半导体芯片以高密度安装在电子装置的狭窄区域中的研究。
其中，由于膜上芯片(COF)方法使用柔性基板，所以COF方法可以应用于平板显示器和柔性显示器中。也就是说，由于COF方法可以应用于各种可穿戴电子装置，因此COF方法正在引起关注。另外，由于COF方法可以实现细微间距，因此随着像素数量的增加，COF方法可以用于实现高分辨率显示(QHD)。
膜上芯片(COF)是一种将半导体芯片以薄膜形式安装在柔性电路板上的方法。例如，半导体芯片可以是集成电路(IC)芯片或者大规模集成电路(LSI)芯片。
然而，COF柔性电路板可能不直接连接在显示面板与主板之间。
也就是说，在显示面板与主板之间需要至少两个印刷电路板。
具有显示单元的电子装置需要多个印刷电路板，并因此存在厚度增加的问题。另外，多个印刷电路板的尺寸可能会限制电子装置的小型化。此外，多个印刷电路板的不良接合可能劣化电子装置的可靠性。
因此，需要可以解决这些问题的新型柔性电路板。
发明内容
技术问题
实施例提供一种能够将多个芯片安装在一个基板上的膜上多合一芯片用柔性电路板，包括该柔性电路板的芯片封装，以及包括其的电子装置。
技术方案
根据实施例的膜上多合一芯片用柔性电路板可以包括：基板；设置在基板上的导电图案部；以及部分地设置在导电图案部上的保护层，其中，导电图案部包括彼此间隔开的第一导电图案部和第二导电图案部，第一导电图案部和第二导电图案部中的每一者包括依次布置在基板上的布线图案层、第一镀层和第二镀层，第一导电图案部包括第一开口区域，保护层在第一开口区域中开口，第二导电图案部包括第二开口区域，保护层在第二开口区域中开口，并且在第一开口区域中的第二镀层的锡含量大于在第二开口区域中的第二镀层的锡含量。
根据实施例的包括膜上多合一芯片用柔性电路板的芯片封装可以包括：设置在膜上多合一芯片用柔性电路板的第一开口区域中的第一芯片；以及设置在膜上多合一芯片用柔性电路板的第二开口区域中的第二芯片。
根据实施例的电子装置可以包括：膜上多合一芯片用柔性电路板；连接到膜上多合一芯片用柔性电路板的一端的显示面板；以及连接到膜上多合一芯片用柔性电路板的所述一端相对的另一端的主板。
有益效果
根据实施例的膜上多合一芯片用柔性电路板可以包括基板和设置在基板上的导电图案部。
导电图案部可以包括在基板上彼此间隔开的第一导电图案部和第二导电图案部。
第一导电图案部包括位于第一导电图案部的一端和另一端处的第一引线图案部以及连接第一导电图案部的一端和另一端的第一延伸图案部，并且第二导电图案部包括位于第二导电图案部的一端和另一端处的第二引线图案部以及连接第二导电图案部的一端和另一端的第二延伸图案部。
第一引线图案部可以在形状上与第二引线图案部不同。因此，根据实施例的膜上多合一芯片用柔性电路板可以提高不同类型的第一芯片和第二芯片之间的粘合力。
导电图案部可以包括布线图案层、第一镀层和第二镀层。
保护层可以设置在导电图案部的一个区域中以形成保护部，并且该一个区域和另一个区域可以是未设置保护部的开口区域。保护部可以设置在第一延伸图案部和第二延伸图案部上。保护部可以不设置在第一引线图案部和第二引线图案部上。也就是说，第一引线图案部的一个表面可以暴露于外部，并且可以是保护层开口的第一开口区域。第二引线图案部的一个表面可以暴露于外部，并且可以是保护层开口的第二开口区域。在第一开口区域中的第一引线图案部的第二镀层的锡(Sn)含量可以与在第二开口区域中的第二引线图案部的第二镀层的锡(Sn)含量不同。因此，第一引线图案部在与第一引线图案部上的第一连接部的组装方面可以是优异的，并且在与第一连接部上的第一芯片的电连接方面可以是优异的。另外，第二引线图案部在与第二引线图案部上的第二连接部的组装方面可以是优异的，并且在与第二连接部上的第二芯片的电连接方面可以是优异的。也就是说，可以将不同类型的第一芯片和第二芯片安装在一个柔性电路板上，并因此，实施例可以提供一种具有提高的可靠性的包括膜上多合一芯片用柔性电路板的芯片封装。
另外，根据实施例的一个膜上多合一芯片用柔性电路板可以直接连接显示面板和主板。因此，可以减小用于将从显示面板产生的信号传输到主板的柔性电路板的尺寸和厚度。
因此，根据实施例的膜上多合一芯片用柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置可以增加其他组件的空间和/或电池空间。
另外，由于不需要多个印刷电路板的连接，因此可以提高处理的便利性和电连接的可靠性。
因此，根据实施例的膜上多合一芯片用柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置可以适合于具有高分辨率显示单元的电子装置。
附图说明
图1a是包括显示单元的电子装置的剖视图，该显示单元包括常规的印刷电路板。
图1b是根据图1a的印刷电路板弯曲的形式的剖视图。
图1c是根据图1a的印刷电路板弯曲的形式的平面图。
图2a是根据实施例的包括显示单元的电子装置的剖视图，该显示单元包括膜上多合一芯片用柔性电路板。
图2b是根据图2a的膜上多合一芯片用柔性电路板弯曲的形式的剖视图。
图2c是根据图2a的膜上多合一芯片用柔性电路板弯曲的形式的平面图。
图3a是根据实施例的膜上多合一芯片用单面柔性电路板的剖视图。
图3b是根据实施例的包括膜上多合一芯片用单面柔性电路板的芯片封装的剖视图。
图4至图6是示出根据实施例的包括膜上多合一芯片用柔性电路板的芯片封装的制造工艺的剖视图。
图7是根据实施例的包括膜上多合一芯片用双面柔性电路板的芯片封装的剖视图。
图8a是根据实施例的膜上多合一芯片用双面柔性电路板的另一个剖视图。
图8b是包括根据图8a的膜上多合一芯片用双面柔性电路板的芯片封装的剖视图。
图9是根据实施例的包括膜上多合一芯片用双面柔性电路板的芯片封装的又一个剖视图。
图10是根据实施例的膜上多合一芯片用双面柔性电路板的一个区域的放大剖视图。
图11是根据图8a的膜上多合一芯片用双面柔性电路板的平面图。
图12是根据图8a的膜上多合一芯片用双面柔性电路板的底视图。
图13a和图13b是包括根据图8b的膜上多合一芯片用双面柔性电路板的芯片封装的示意性平面图。
图14a是根据图13的膜上多合一芯片用双面柔性电路板的剖视图。
图14b是包括图14a的膜上多合一芯片用双面柔性电路板的芯片封装的剖视图。
图15a、图15b、图15c、图16a、图16b、图16c、图17a、图17b和图17c是示出将根据图14a的膜上多合一芯片用双面柔性电路板制造成根据图14b的包括膜上多合一芯片用双面柔性电路板的芯片封装的工艺的视图。
图18至图22是包括膜上多合一芯片用柔性电路板的各种电子装置的视图。
具体实施方式
在实施例的描述中，当描述每个层(膜)、区域、图案或结构形成在基板、每个层(膜)、区域、焊盘或图案“上方/上”或“下方/下”时，该描述包括“直接”或“间接(通过插入另一个层)”形成在“上方/上”或“下方/下”。将参照附图来描述每个层的上方/上或下方/下的基准。
另外，当将某个部件称为“连接”到另一个部件时，它不仅包括“直接连接”，而且包括在它们之间含有另一个构件的“间接连接”。此外，当某一部件“包括”某一组件时，除非相反地描述，否则这意味着可以不排除其他组件，而是可以进一步设置其他组件。
在附图中，为了清楚和方便地说明，可以对每个层(膜)、区域、图案或结构的厚度或尺寸作修改，因此该厚度或尺寸不完全反映实际尺寸。
在下文中，将参照附图详细描述本公开的实施例。
将参照图1a至图1c描述根据比较例的印刷电路板。
具有显示单元的电子装置需要至少两个印刷电路板以将显示面板信号传输到主板。
在根据比较例的包括显示单元的电子装置中可以包括至少两个印刷电路板。
根据比较例的包括显示单元的电子装置可以包括第一印刷电路板10和第二印刷电路板20。
第一印刷电路板10可以是柔性印刷电路板。具体地，第一印刷电路板10可以是膜上芯片(COF)用柔性印刷电路板。第一印刷电路板10可以是安装有第一芯片C1的COF柔性印刷电路板。更具体地，第一印刷电路板10可以是用于设置驱动IC芯片的COF柔性印刷电路板。
第二印刷电路板20可以是柔性印刷电路板。具体地，第二印刷电路板20可以是用于设置与第一芯片C1类型不同的第二芯片C2的柔性印刷电路板(FPCB)。这里，第二芯片C2不同于驱动IC芯片，并且是除了驱动IC芯片之外的另一芯片。它可以指设置在柔性印刷电路板上用于电连接的各种芯片，诸如半导体元件、插座等。第二印刷电路板20可以是用于设置多个第二芯片C2的柔性印刷电路板(FPCB)。例如，第二印刷电路板20可以是用于设置不同类型的多个第二芯片C2a和C2b的柔性印刷电路板。
第一印刷电路板10和第二印刷电路板20可以具有不同的厚度。第二印刷电路板20的厚度可以小于第一印刷电路板10的厚度。例如，第一印刷电路板10可以具有大约20μm至100μm的厚度。第二印刷电路板20可以具有大约100μm至200μm的厚度。例如，第一印刷电路板10和第二印刷电路板的总厚度t1可以为200μm至250μm。
在根据比较例的包括显示单元的电子装置中，在显示面板和主板之间需要第一印刷电路板和第二印刷电路板，因此电子装置的总厚度可能增加。具体地，根据比较例的包括显示单元的电子装置需要垂直层叠的第一印刷电路板和第二印刷电路板，因此电子装置的总厚度可能增加。
第一印刷电路板10和第二印刷电路板20可以通过不同的工艺形成。例如，第一印刷电路板10可以通过卷对卷工艺(roll-to-roll process)来制造。第二印刷电路板20可以通过使用片材方法(sheet method)来制造。具体地，由于具有以微小距离设置的导电图案部的第一印刷电路板10和具有以100μm以上的距离设置的导电图案部的第二印刷电路板20难以应用相同的工艺，因此它们通常以不同的工艺制造。
由于根据比较例的第一印刷电路板和第二印刷电路板以不同的工艺形成，因此可能会降低工艺效率。
另外，由于根据比较例的包括柔性电路板的芯片封装在将不同类型的芯片设置在一个基板上的工艺中具有难度，因此需要单独的第一印刷电路板和第二印刷电路板。
此外，根据比较例的包括柔性电路板的芯片封装具有难以在一个基板上连接不同类型的芯片的问题。
也就是说，第一印刷电路板和第二印刷电路板可以设置在常规显示面板和主板之间。
为了控制、处理或传输从显示面板30产生的R、G和B信号，第一印刷电路板10可以连接到显示面板30，第一印刷电路板10可以再次连接到第二印刷电路板20，第二印刷电路板20可以连接到主板40。
第一印刷电路板10的一端可以连接到显示面板30。显示面板30可以通过粘合层50连接到第一印刷电路板10。
第一印刷电路板10的与该一端相对的另一端可以连接到第二印刷电路板20。第一印刷电路板10可以通过粘合层50连接到第二印刷电路板20。
第二印刷电路板20的一端可以连接到第一印刷电路板10，并且第二印刷电路板20的与该一端相对的另一端可以连接到主板40。第二印刷电路板20可以通过粘合层50连接到主板40。
在根据比较例的包括显示单元的电子装置中，在显示面板30和第一印刷电路板10之间、第一印刷电路板10和第二印刷电路板20之间以及第二印刷电路板20和主板40之间可能分别需要单独的粘合层50。也就是说，在根据比较例的包括显示单元的电子装置中，需要多个粘合层，并因此存在由于粘合层的不良连接而降低电子装置的可靠性的问题。另外，设置在垂直连接的第一印刷电路板10和第二印刷电路板20之间的粘合层可能增加电子装置的厚度。
将参照图1b和图1c描述在根据比较例的电子装置中容纳的第一印刷电路板10、第二印刷电路板20、显示面板30和主板40。
图1b是根据图1a的印刷电路板弯曲的形式的剖视图，图1c是图1b的下表面的平面图。
显示面板30和主板40可以被设置成彼此面对。包括弯曲区域的第一印刷电路板10可以设置在设置成彼此面对的显示面板30和主板40之间。
第一印刷电路板10的一个区域弯曲，并且第一芯片C1可以设置在第一印刷电路板10的未弯曲的区域中。
另外，第二印刷电路板20可以设置成面对显示面板30。第二芯片C2可以设置在第二印刷电路板20的未弯曲区域中。
参照图1c，由于比较例需要多个基板，所以在一个方向上的长度A1可以是第一印刷电路板10和第二印刷电路板20各自的长度之和。在第一印刷电路板10和第二印刷电路板20的一个方向上的长度A1可以是第一印刷电路板10的短边长度与第二印刷电路板20的短边长度之和。作为示例，在第一印刷电路板10和第二印刷电路板20的一个方向上的长度A1可以是30mm至40mm。然而，根据要安装的芯片的类型和电子装置的类型，在第一印刷电路板10和第二印刷电路板20的一个方向上的长度A1可以具有各种尺寸。
在根据比较例的电子装置中，由于需要多个印刷电路板，因此可能减小用于安装另一组件的空间或用于设置电池60的空间。
近来，具有各种功能的组件已经被添加到诸如智能电话的电子装置中以增强用户的便利性和安全性。例如，诸如智能电话和智能手表的电子装置配备有多个摄像头模块(双摄像头模块，dual camera module)，并且添加了具有诸如虹膜识别和虚拟现实(VR)的各种功能的组件。因此，重要的是确保用于安装附加组件的空间。
另外，需要诸如可穿戴装置的各种电子装置来增加电池空间以提高用户便利性。
因此，用单个印刷电路板代替常规电子装置中使用的多个印刷电路板，因而显现了确保用于安装新组件的空间或确保用于增大电池尺寸的空间的重要性。
在根据比较例的电子装置中，可以将不同类型的第一芯片和第二芯片分别设置在第一印刷电路板10和第二印刷电路板30上。因此，存在这一问题：第一印刷电路板10和第二印刷电路板30之间的粘合层50的厚度以及第二印刷电路板30的厚度增加了电子装置的厚度。
另外，存在与第二印刷电路板30的尺寸相对应的电池空间或用于安装其他组件的空间减小的问题。
此外，存在第一印刷电路板和第二印刷电路板之间的不良接合使电子装置的可靠性劣化的问题。
为了解决这样的问题，实施例可以提供能够将多个芯片安装在一个基板上的新型膜上多合一芯片用柔性电路板，包括该柔性电路板的芯片封装，以及包括该柔性电路板的电子装置。实施例和比较例中相同的附图标记表示相同的组件，并且省略了与上述比较例重复的描述。
将参照图2a至图2c描述根据实施例的包括膜上多合一芯片用柔性电路板的电子装置。
根据实施例的电子装置可以使用一个印刷电路板，以便将显示面板信号传输到主板。根据实施例的在包括显示单元的电子装置中所包括的印刷电路板可以是一个柔性印刷电路板。因此，根据实施例的膜上多合一芯片用柔性电路板100可以在彼此面对的显示单元和主板之间弯曲以连接显示单元和主板。
具体地，根据实施例的膜上多合一芯片用柔性电路板100可以是用于设置多个不同类型的芯片的一个基板。
根据实施例的膜上多合一芯片用柔性电路板100可以是用于设置不同类型的第一芯片C1和第二芯片C2的基板。
根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以是20μm至100μm。例如，根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以是30μm至80μm。例如，根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以是50μm至75μm。根据要安装的芯片的类型和装置的类型，根据实施例的膜上多合一芯片用柔性电路板100的厚度可以是20μm至100μm、30μm至80μm或50μm至75μm。
根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以为根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的1/5至1/2。也就是说，根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以为根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的20％至50％。例如，根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以为根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的25％至40％。例如，根据实施例的膜上多合一芯片用柔性电路板100的厚度t2可以为根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的25％至35％。
由于根据实施例的包括显示单元的电子装置仅在显示面板和主板之间需要一个膜上多合一芯片用柔性电路板100，因此电子装置的总厚度可以减小。具体地，由于根据实施例的包括显示单元的电子装置需要单层印刷电路板，因此电子装置的总厚度可以减小。
另外，实施例可以省略比较例中所包括的第一印刷电路板和第二印刷电路板之间的粘合层50，因此包括膜上多合一芯片用柔性电路板的芯片封装和包括其的电子装置的总厚度可以减小。
此外，由于实施例可以省略在第一印刷电路板和第二印刷电路板之间的粘合层50，所以可以解决由于粘合失败引起的问题，从而提高了电子装置的可靠性。
此外，由于可以省略多个印刷电路板的接合工艺，因此可以提高工艺效率并且可以降低工艺成本。
此外，在一个单独的工艺中对基板的管理被一个工艺中的管理所代替，从而提高了工艺效率和产品产率。
根据实施例的膜上多合一芯片用柔性电路板100可以包括弯曲区域和非弯曲区域。根据实施例的膜上多合一芯片用柔性电路板100包括弯曲区域，从而连接被设置成彼此面对的显示面板30和主板40。
根据实施例的膜上多合一芯片用柔性电路板100的非弯曲区域可以设置成面对显示面板30。第一芯片C1和第二芯片C2可以设置在根据实施例的膜上多合一芯片用柔性电路板100的非弯曲区域上。因此，根据实施例的膜上多合一芯片用柔性电路板100可以稳定地安装第一芯片C1和第二芯片C2。
图2c是图2b中的下表面的平面图。
参照图2c，因为实施例需要一个基板，所以在一个方向上的长度A2可以是一个基板的长度。在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度A2可以是根据实施例的膜上多合一芯片用柔性电路板100的短边的长度。作为示例，在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度A2可以是10mm至50mm。例如，在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度A2可以是10mm至30mm。例如，在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度A2可以是15mm至25mm。然而，实施例不限于此，并且不用说，可以根据要设置的芯片的类型和/或数量以及电子装置的类型来设计各种尺寸。
在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度L2可以为在根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的50％至70％。例如，在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度L2可以为在根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的55％至70％。在根据实施例的膜上多合一芯片用柔性电路板100的一个方向上的长度L2可以为在根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的60％至70％。
因此，在实施例中，在电子装置中的包括膜上多合一芯片用柔性电路板100的芯片封装的尺寸可以减小，从而可以增加用于设置电池60的空间。另外，根据实施例的包括膜上多合一芯片用柔性电路板100的芯片封装可以减小平面面积，从而可以确保用于安装其他组件的空间。
将参照图3a、图3b、图7、图8a、图8b、图9和图10描述根据实施例的膜上多合一芯片用柔性电路板100及其芯片封装。
参照图3a和图3b，根据实施例的膜上多合一芯片用柔性电路板100可以是在其一个表面上具有导电图案部CP的膜上多合一芯片用单面柔性电路板。
多个导电图案部CP可以设置成在基板上彼此间隔开。导电图案部CP可以包括彼此间隔开的第一导电图案部CP1和第二导电图案部CP2。第一导电图案部CP1和第二导电图案部CP2可以彼此间隔开，以便传输第一芯片和第二芯片的不同信号。
第一导电图案部CP1可以包括在基板上以第一间距彼此间隔开设置的第一导电图案部CP1。第二导电图案部CP2可以包括在基板上以与第一间距不同的第二间距彼此间隔开设置的第二导电图案部CP2。在实施例中，为了将不同的第一芯片和第二芯片安装在一个膜上多合一芯片用柔性电路板上，以第一间距彼此间隔开的第一导电图案部CP1和以第二间距彼此间隔开的第二导电图案部CP2可以设置在基板的一个表面上。
第一导电图案部CP1可以包括：位于第一导电图案部的一端和另一端处的第一引线图案部L1，以及连接第一导电图案部的一端和另一端的第一延伸图案部E1。具体地，第一导电图案部CP1可以包括：位于第一导电图案部的一端处的第一内部引线图案部I1，位于第一导电图案部的另一端处的第一外部引线图案部O1，以及连接第一导电图案部的一端和另一端的第一延伸图案部E1。
第二导电图案部CP2可以包括：位于第二导电图案部的一端和另一端处的第二引线图案部L2，以及连接第二导电图案部的一端和另一端的第二延伸图案部E2。具体地，第二导电图案部CP2包括：位于第二导电图案部的一端处的第二内部引线图案部I2，位于第二导电图案部的另一端处的第二外部引线图案部O2，以及连接第二导电图案部的一端和另一端的第二延伸图案部E2。
导电图案部CP可以包括布线图案层120和镀层130。具体地，第一导电图案部CP1和第二导电图案部CP2可以分别包括依次设置在基板上的布线图案层120、第一镀层131和第二镀层132。也就是说，导电图案部CP可以是用于防止晶须并提高可靠性的多层结构图案。
保护层140可以部分地设置在导电图案部上。导电图案部可以包括被保护层覆盖的保护部PP以及未被保护层覆盖的开口区域OA1、OA2和OA3。
在保护部PP所处的区域中，导电图案部CP的一个表面可以与保护层140直接接触，并且导电图案部CP的与该一个表面相对的另一个表面可以与基板110直接接触。在保护部PP所处的区域中，导电图案部CP的一个表面可以不暴露于外部，从而可以防止导电图案部CP的腐蚀。
在开口区域OA1、OA2和OA3中，导电图案部CP的一个表面暴露于外部，并且导电图案部CP的与该一个表面相对的另一个表面可以与基板110直接接触。在开口区域OA1、OA2和OA3中，导电图案部CP的一个表面暴露于外部，以便它可以与诸如第一芯片、第二芯片、显示面板和主板的其他组件电连接。
保护层140可以设置在第一延伸图案部E1和第二延伸图案部E2上。具体地，保护层140可以整体设置在第一延伸图案部E1和第二延伸图案部E2上。也就是说，保护层140可以仅设置在第一延伸图案部E1和第二延伸图案部E2上。因此，第一引线图案部L1和第二引线图案部L2的一个表面可以暴露于外部。例如，第一内部引线图案部I1的第二镀层132可以暴露于外部。例如，第二内部引线图案部I2的第二镀层132可以暴露于外部。
第一连接部70可以设置在第一内部引线图案部I1上，并且第一芯片C1可以设置在第一连接部70上。也就是说，第一内部引线图案部I1的第二镀层132可以与第一连接部70直接接触。此时，第一内部引线图案部I1的第二镀层132a可以是纯锡层。因此，可以提高第一内部引线图案部I1的第二镀层132a与第一连接部70的组装特性。可以在第二内部引线图案部I2上设置第二连接部80，并且可以在第二连接部80上设置第二芯片C2。也就是说，第二内部引线图案部I2的第二镀层132可以与第二连接部80直接接触。此时，第二内部引线图案部12的第二镀层132b可以是锡合金层。具体地，第二内部引线图案部I2的第二镀层132b可以是铜和锡的合金层。因此，可以提高第一内部引线图案部I1的第二镀层132b与第二连接部80的组装特性。
在第一开口区域OA1中，第一内部引线图案部I1和第一连接部70可以垂直重叠。在第二开口区域OA2中，第二内部引线图案部I2和第二连接部80可以垂直重叠。
第一内部引线图案部I1和第一连接部70的重叠区域的面积可以与第二内部引线图案部I2和第二连接部80的重叠区域的面积不同。例如，一个第一内部引线图案部I1和一个第一连接部70之间的重叠区域的面积可以小于一个第二内部引线图案部I2和一个第二连接部80之间的重叠区域的面积。因此，实施例可以提供在安装不同的第一芯片和第二芯片时具有高粘合强度的膜上多合一芯片用柔性电路板。
根据实施例的膜上多合一芯片用柔性电路板100可以包括基板110、设置在基板110上的布线图案层120、镀层130以及保护层140。
基板110可以是用于支撑布线图案层120、镀层130和保护层140的支撑基板。
第一基板110可以包括弯曲区域和除弯曲区域以外的区域。也就是说，基板110可以包括进行弯曲的弯曲区域和除弯曲区域以外的非弯曲区域。
基板110可以是柔性基板。因此，基板110可以被部分地弯曲。也就是说，基板110可以包括柔性塑料。例如，基板110可以是聚酰亚胺(PI)基板。然而，实施例不限于此，并且可以是由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等的聚合物材料制成的基板。因此，包括基板110的柔性电路板可以用于具有弯曲显示装置的各种电子装置中。例如，包括基板110的柔性电路板的柔性特性优异，从而适于将半导体芯片安装在可穿戴电子装置上。特别地，实施例可以适用于包括弯曲的显示器的电子装置。
基板110可以是绝缘基板。也就是说，基板110可以是支撑各种布线图案的绝缘基板。
基板110可以具有20μm至100μm的厚度。例如，基板110可以具有25μm至50μm的厚度。例如，基板100可以具有30μm至40μm的厚度。当基板100的厚度超过100μm时，整个柔性电路板的厚度可能增加。当基板100的厚度小于20μm时，可能难以同时设置第一芯片C1和第二芯片C2。当基板110的厚度小于20μm时，基板110在安装多个芯片的工艺中可能易受热/压力的影响，从而难以同时设置多个芯片。
布线可以设置在基板110上。布线可以是多个图案化布线。例如，基板110上的多个布线可以设置成彼此间隔开。也就是说，布线图案层120可以设置在基板110的一个表面上。
基板110的面积可以大于布线图案层120的面积。具体地，基板110的平面面积可以大于布线图案层120的平面面积。也就是说，布线图案层120可以部分地设置在基板110上。例如，布线图案层120的下表面可以与基板110接触，并且基板110可以暴露在多根布线之间。布线图案层120可以包括导电材料。
例如，布线图案层120可以包括具有优异导电性的金属材料。更具体地，布线图案层120可以包含铜(Cu)。然而，实施例不限于此，并且可以包含铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)及其合金中的至少一种金属。
布线图案层120可以设置成具有1μm至15μm的厚度。例如，布线图案层120可以设置成具有1μm至10μm的厚度。例如，布线图案层120可以设置成具有2μm至10μm的厚度。
当布线图案层120的厚度小于1μm时，布线图案层120的电阻可能增加。当布线图案层120的厚度超过10μm时，难以实现精细的图案。
镀层130可以设置在布线图案层120上。镀层130可以包括第一镀层131和第二镀层132。
第一镀层131可以设置在布线图案层120上，第二镀层132可以设置在第一镀层131上。第一镀层131和第二镀层132可以在布线图案层120上以两个层形成以防止晶须的形成。因此，可以防止布线图案层120的图案之间的短路。韩国已登记专利第10-0374075号也公开了两层的镀层。
另外，由于在布线图案层120上设置两个镀层，所以可以改善与芯片的接合特性。当布线图案层包含铜(Cu)时，布线图案层可能不直接接合到第一芯片C1，并且可能需要单独的接合工艺。另一方面，当设置在布线图案层上的镀层包含锡(Sn)时，镀层的表面可以是纯锡层，并因此可以促进与第一芯片C1的接合。此时，仅通过热和压力就可以将连接到第一芯片C1的导线简单地连接到纯锡层，从而可以提高芯片的布线接合的精度和制造工艺的便利性。
设置有第一镀层131的区域可以与设置有第二镀层132的区域相对应。也就是说，设置有第一镀层131的区域可以与设置有第二镀层132的区域相对应。
镀层130可以包含锡(Sn)。例如，第一镀层131和第二镀层132可以包含锡(Sn)。
例如，布线图案层120可以由铜(Cu)形成，并且第一镀层131和第二镀层132可以由锡(Sn)形成。当镀层130包含锡时，锡(Sn)的耐腐蚀性优异，从而可以防止布线图案层120被氧化。
同时，镀层130的材料的导电率可以比布线电极层120的导电率低。镀层130可以电连接到布线电极层120。
第一镀层131和第二镀层132可以由相同的锡(Sn)形成，但是可以以单独的工艺形成。
例如，当根据实施例的柔性电路板的制造工艺包括诸如热固化的热处理工艺时，可能发生布线图案层120的铜(Cu)或镀层130的锡(Sn)的扩散作用。具体地，布线图案层120的铜(Cu)或镀层130的锡(Sn)的扩散作用可能通过保护层140的固化而发生。
因此，随着铜(Cu)的扩散浓度从第一镀层131到第二镀层132的表面减小，铜(Cu)的含量可以连续减少。同时，锡(Sn)的含量可以从第一镀层131到第二镀层132的表面连续增加。因此，镀层130的最上部可以包括纯锡层。
也就是说，由于在层叠界面处的化学作用，布线图案层120和镀层130可以是锡和铜的合金。与在布线图案层120上形成镀层130之后的锡和铜的合金的厚度相比，在镀层130上固化保护层140之后的锡和铜的合金的厚度可能增加。
包含在镀层130的至少一部分中的锡和铜的合金可以具有化学式CuxSny，并且可以是0<x+y<12。例如，在该化学式中，x和y之和可以是4≤x+y≤11。例如，包含在镀层130中的锡和铜的合金可以包含Cu3Sn和Cu6Sn5中的至少一种。具体地，第一镀层131可以是锡和铜的合金层。
另外，第一镀层131和第二镀层132可以具有不同含量的锡和铜。与铜布线图案层直接接触的第一镀层131的铜含量可以大于第二镀层132的铜含量。
第二镀层132的锡含量可以比第一镀层131高。第二镀层132可以包括纯锡层。在此，纯锡可以指锡(Sn)含量为50原子％(atomic％)以上、70原子％以上，或者90原子％以上。此时，除锡以外的元素可以是铜。例如，第二镀层132可以具有50原子％以上的锡(Sn)含量。例如，第二镀层132可以具有70原子％以上的锡(Sn)含量。例如，第二镀层132可以具有90原子％以上的锡(Sn)含量。例如，第二镀层132可以具有95原子％以上的锡(Sn)含量。例如，第二镀层132可以具有98原子％以上的锡(Sn)含量。
根据实施例的镀层可以防止由于Cu/Sn的扩散现象而引起的电化学迁移阻力，并且可以防止由于金属生长而引起的短路缺陷。
然而，实施例不限于此，镀层130可以包括Ni/Au合金、金(Au)、化学镀镍浸金(electroless nickel immersion gold，ENIG)、Ni/Pd合金和有机可焊性保护层(organicsolderability preservative，OSP)中的任意一种。
第一镀层131和第二镀层132可以彼此对应，或者具有不同的厚度。第一镀层131和第二镀层132的总厚度可以为0.3μm至1μm。第一镀层131和第二镀层132的总厚度可以为0.3μm至0.7μm。第一镀层131和第二镀层132的总厚度可以为0.3μm至0.5μm。第一镀层131和第二镀层132中的任意一个镀层可以具有0.05μm至0.15μm的厚度。例如，第一镀层131和第二镀层132中的任意一个镀层可以具有0.07μm至0.13μm的厚度。
保护层140可以部分地设置在布线图案层120上。例如，保护层140可以设置在布线图案层120上的镀层130上。由于保护层140可以覆盖镀层，因此可以防止由于布线图案层120和镀层130的氧化而引起的膜的损坏或分层。
保护层140可以部分地设置在除布线图案层120和/或镀层130与显示面板30、主板40、第一芯片C1或第二芯片C2电连接的区域之外的区域中。
因此，保护层140可以与布线图案层120和/或镀层130部分地重叠。
保护层140的面积可以小于基板110的面积。保护层140可以设置在除基板的端部之外的区域中，并且可以包括多个开口区域。
保护层140可以包括具有类似于孔的形状的第一开口区域OA1。第一开口区域OA1可以是保护层140的未设置区域，用于将布线图案层120和/或镀层130电连接到第一芯片C1。
保护层140可以包括具有类似于孔的形状的第二开口区域OA2。第二开口区域OA2可以是保护层140的未设置区域，用于将布线图案层120和/或镀层130电连接到第二芯片C2。因此，镀层130可以在第二开口区域OA2中暴露于外部。
在第二开口区域OA2中，镀层130的铜含量可以为50原子％以上。例如，镀层130中的铜含量可以为60原子％以上。例如，镀层130中的铜含量可以为60原子％至80原子％。具体地，在第二开口区域OA2中测量的第一镀层131的铜含量可以为60原子％至80原子％。
保护层140可以不设置在用于与主板40或显示面板30电连接的导电图案部上。实施例可以包括第三开口区域OA3，第三开口区域OA3是导电图案部上的保护层140的未设置区域，用于与主板40或显示面板30电连接。因此，镀层130可以在第三开口区域OA3中暴露于外部。
在第三开口区域OA3中，镀层130的铜含量可以为50原子％以上。或者，在第三开口区域OA3中，镀层130的铜含量可以小于50原子％。
与第一开口区域OA1相比，第三开口区域OA3可以位于基板的外部。另外，与第二开口区域OA2相比，第三开口区域OA3可以位于基板的外部。
与第三开口区域OA3相比，第一开口区域OA1和第二开口区域OA2可以位于基板的中央区域中。
保护层140可以设置在弯曲区域中。因此，保护层140可以分散在弯曲期间可能出现的应力。因此，可以提高根据实施例的膜上多合一芯片用柔性电路板的可靠性。
保护层140可以包括绝缘材料。保护层140可以包括可以在被施加以保护导电图案部的表面之后被加热和固化的各种材料。保护层140可以是抗蚀层。例如，保护层140可以是包含有机聚合物材料的阻焊层。例如，保护层140可以包括环氧丙烯酸酯树脂。详细地，保护层140可以包含树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂、丙烯酸单体等。然而，实施例不限于此，不用说，保护层140可以是光阻焊层、覆盖层和聚合物材料中的任意一种。
保护层140可以具有1μm至20μm的厚度。保护层140可以具有1μm至15μm的厚度。例如，保护层140可以具有5μm至20μm的厚度。当保护层140的厚度超过20μm时，膜上多合一芯片用柔性电路板的厚度可能增加。当保护层140的厚度小于1μm时，在膜上多合一芯片用柔性电路板中包括的导电图案部的可靠性可能降低。
将参照图3b描述根据实施例的包括膜上多合一芯片用单面柔性电路板100的芯片封装。
根据实施例的膜上多合一芯片用单面柔性电路板100可以包括：基板110；设置在基板的一个表面上的导电图案部CP；以及通过在导电图案部CP上的一个区域中部分地设置保护层140而形成的保护部PP。
导电图案部CP可以包括布线图案层120和镀层130。
保护部PP可以不设置在导电图案部CP的一个区域和另一个区域上。因此，可以在导电图案部CP上的一个区域和另一个区域上暴露导电图案部CP以及分开的导电图案部CP之间的基板110。第一连接部70和第二连接部80可以分别设置在导电图案部CP上的一个区域和另一个区域上。具体地，第一连接部70和第二连接部80可以分别设置在导电图案部CP的未设置保护部PP的上表面上。
第一连接部70和第二连接部80可以具有不同的形状。例如，第一连接部70可以是六面体形状。具体地，第一连接部70的横截面可以包括四边形形状。更详细地，第一连接部70的横截面可以包括矩形或正方形形状。例如，第二连接部80可以包括球形形状。第二连接部80的横截面可以包括圆形形状。或者，第二连接部80可以包括部分或全部圆形的形状。作为示例，第二连接部80的横截面形状可以包括在一个侧面上的平坦表面和在与该一个侧面相对的另一个侧面上的弯曲表面。
第一连接部70和第二连接部80可以具有不同的尺寸。第一连接部70可以小于第二连接部80。
第一连接部70和第二连接部80的宽度可以彼此不同。例如，一个第一连接部70的两个侧面之间的宽度D1可以小于一个第二连接部80的两个侧面之间的宽度D2。
第一芯片Cl可以设置在第一连接部70上。第一连接部70可以包含导电材料。因此，第一连接部70可以将设置在第一连接部70的上表面上的第一芯片C1和设置在第一连接部70的下表面上的导电图案部CP电连接。
第二芯片C2可以设置在第二连接部80上。第二连接部80可以包含导电材料。因此，第二连接部80可以将设置在第二连接部80的上表面上的第二芯片C2和设置在第二连接部80的下表面上的导电图案部CP电连接。
可以将不同类型的第一芯片C1和第二芯片C2设置在根据实施例的膜上多合一芯片用单面柔性电路板100的同一表面上。具体地，一个第一芯片C1和多个第二芯片C2可以设置在根据实施例的膜上多合一芯片用单面柔性电路板100的同一表面上。因此，可以提高芯片封装工艺的效率。
第一芯片C1可以包括驱动IC芯片。
第二芯片C2可以指除驱动IC芯片以外的芯片。第二芯片C2可以指除驱动IC芯片以外的包括插座或元件的各种芯片。例如，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、多层陶瓷电容器(MLCC)芯片、球栅阵列(BGA)芯片和芯片电容器中的至少一者。
设置在膜上多合一芯片用柔性电路板100上的多个第二芯片C2可以指设置为多个的二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的至少一者。作为示例，可以将多个MLCC芯片设置在膜上多合一芯片用柔性电路板100上。
另外，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的至少两者。也就是说，可以在膜上多合一芯片用柔性电路板100上设置多个不同类型的第二芯片C2a和C2b。例如，二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任意一者的第二芯片C2a以及与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任意一者不同的一个第二芯片C2b可以包括在膜上多合一芯片用柔性电路板100上。
具体地，二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任意一者的第二芯片C2a可以设置在膜上多合一芯片用柔性电路板100上，并且与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任意一者不同的第二芯片C2b可以在膜上多合一芯片用柔性电路板100上设置为多个。作为示例，多个MLCC芯片C2a和多个电源IC芯片C2b可以包括在膜上多合一芯片用柔性电路板100上。作为示例，多个MLCC芯片C2a和多个二极管芯片C2b可以包括在膜上多合一芯片用柔性电路板100上。作为示例，多个MLCC芯片C2a和多个BGA芯片C2b可以包括在膜上多合一芯片用柔性电路板100上。
在实施例中，第二芯片的类型不限于两种，并且不用说，除驱动IC芯片之外的所有各种芯片可以包括在第二芯片中。
膜上多合一芯片用柔性电路板100的一端可以连接到显示面板30。膜上多合一芯片用柔性电路板100的一端可以通过粘合层50连接到显示面板30。具体地，显示面板30可以设置在粘合层50的上表面上，并且膜上多合一芯片用柔性电路板100可以设置在粘合层50的下表面上。因此，显示面板30和膜上多合一芯片用柔性电路板100可以利用插设在它们之间的粘合层50垂直地接合。
膜上多合一芯片用柔性电路板100的与该一端相对的另一端可以连接到主板40。膜上多合一芯片用柔性电路板100的与该一端相对的另一端可以通过粘合层50连接到主板40。具体地，主板40可以设置在粘合层50的上表面上，并且膜上多合一芯片用柔性电路板100可以设置在粘合层50的下表面上。因此，主板40和膜上多合一芯片用柔性电路板100可以利用插设在它们之间的粘合层50垂直地接合。
粘合层50可以包括导电材料。可以通过将导电颗粒分散在粘合材料中来形成粘合层50。例如，粘合层50可以是各向异性导电膜(ACF)。
因此，粘合层50可以在显示面板30、膜上多合一芯片用柔性电路板100和主板40之间传输电信号，并且可以稳定地连接其他组件。
将参照图4至图6描述根据实施例的包括膜上多合一芯片用柔性电路板的芯片封装的制造工艺。
参照图4，可以在基板100的一个表面上设置图案层120、包括第一镀层131和第二镀层132的导电图案部CP以及保护层140，以制备膜上多合一芯片用柔性电路板。
此时，保护层140可以包括第一开口区域OA1和第二开口区域OA2。
第二镀层132可以在第一开口区域OA1中暴露。另外，第二镀层132可以在第二开口区域OA2中暴露。
将参照图5和图6描述根据实施例的在膜上多合一芯片用柔性电路板上设置第一芯片C1的第一步骤和设置第二芯片C2的第二步骤。
首先，将描述根据实施例的在膜上多合一芯片用柔性电路板上设置第一芯片C1的步骤。
根据实施例，可以将第一连接部70设置在膜上多合一芯片用柔性电路板的第一开口区域OA1中。
在第一开口区域OA1中，第二镀层132a的锡(Sn)含量可以为50原子％以上。在第一开口区域OA1中，第二镀层132a可以包括纯锡层。例如，在第一开口区域OA1中，第二镀层132a的锡(Sn)含量可以为70原子％以上。例如，在第一开口区域OA1中，第二镀层132a的锡(Sn)含量可以为90原子％以上。例如，在第一开口区域OA1中，第二镀层132a的锡(Sn)含量可以为95原子％以上。例如，在第一开口区域OA1中，第二镀层132a的锡(Sn)含量可以为98原子％以上。在第一开口区域OA1中，当第二镀层132的锡(Sn)含量小于50原子％时，第二镀层132与第一芯片C1之间的通过连接部70的连接可能是困难的。具体地，在第一开口区域OA1中，当第二镀层132的锡(Sn)含量小于50原子％时，第二镀层132与第一芯片C1之间的通过连接部70的连接可能是困难的。
第一连接部70可以包含金(Au)。第一连接部70可以是金凸块(bump)。
为了在根据实施例的膜上多合一芯片用柔性电路板上设置一个第一芯片C1，可以在第一芯片C1和第二镀层132a之间设置多个第一连接部70。
第一开口区域OA1中的第二镀层132的锡(Sn)含量为50原子％以上，因此与包含金(Au)的第一连接部70的粘合特性可以是优异的。在根据实施例的包括膜上多合一芯片用柔性电路板的芯片封装中，第一芯片C1与导电图案之间的通过第一连接部70的电连接可以是优异的，因此可以提高其可靠性。
接下来，将描述根据实施例的在膜上多合一芯片用柔性电路板上设置第二芯片C2的步骤。
根据实施例，将第二连接部80设置在膜上多合一芯片用柔性电路板的第二开口区域OA2中。
为了将第二芯片C2设置在根据实施例的膜上多合一芯片用柔性电路板上，可以仅将热H经由掩模M选择性地施加到与设置有第二连接部80的区域相对应的部分。具体地，根据实施例，可以通过选择性回流工艺将热选择性地供应到设置有用于连接第二芯片C2的第二连接部80的区域。
具体地，在根据实施例的膜上多合一芯片用柔性电路板中，即使在安装第一芯片C1之后设置第二芯片C2时，也可以通过选择性回流工艺来部分地供应热。
也就是说，根据实施例的制造工艺可以通过掩模防止第一开口区域OA暴露于热。因此，可以防止位于第一开口区域OA的第二镀层通过加热而从纯锡层改性为锡和铜的合金层。因此，即使将彼此不同的第一芯片C1和第二芯片C2安装在一个膜上多合一芯片用柔性电路板100上时，在第一开口区域中第二镀层132a的锡(Sn)含量也可以为50原子％以上，从而驱动IC芯片的组装可以是优异的。
同时，可以在与第二开口区域OA2相对应的区域中设置掩模的孔。因此，在第二开口区域OA2中，可以将通过热暴露的镀层改性为锡和铜的合金层。
具体地，锡/铜的扩散现象可能在第二镀层132的经由掩模的孔被热暴露的部分中进一步发展。因此，在第二开口区域OA2中，第二镀层132b的锡(Sn)含量可以小于50原子％。在第二开口区域OA2中，第二镀层132b可以是铜(Cu)和锡(Sn)的合金层。
第二连接部80可以包括除金(Au)以外的金属。因此，即使位于第二连接部80下方的第二镀层132b不是纯锡层时，第二连接部80在与第二芯片C2的组装性能上也可以是优异的。另外，第二连接部80可以包括除金(Au)以外的金属，并因此可以降低制造成本。
例如，第二连接部80可以包含铜(Cu)、锡(Sn)、铝(Al)、锌(Zn)、铟(In)、铅(Pb)、锑(Sb)、铋(bi)、银(Ag)和镍(Ni)中的至少一种。
第二连接部80可以是焊料凸块。第二连接部80可以是焊料球。焊料球可以在回流工艺的温度下熔化。
为了将一个第二芯片C2设置在根据实施例的膜上多合一芯片用柔性电路板上，可以在第二芯片C2和第二镀层132b之间设置多个第二连接部80。
在回流工艺的温度下，第二芯片C2可以通过第二连接部80与第二开口区域OA2上的第二镀层132b优异地接合。
在根据实施例的膜上多合一芯片用柔性电路板中，在第一开口区域中第一芯片C1的经由第一连接部70的连接可以是优异的，并且在第二开口区域中第二芯片C2的经由第二连接部80的连接可以是优异的。
根据实施例的膜上多合一芯片用柔性电路板可以包括在第一开口区域OAl和第二开口区域OA2中具有不同锡(Sn)含量的镀层，并且因此第一芯片C1的组装性能优异，并且第二芯片C2的组装性能可以是优异的。
如在比较例中那样，在将第一芯片安装在第一印刷电路板上并且将第二芯片安装在第二印刷电路板上之后，当包括第一芯片的第一印刷电路板和包括第二芯片的第二印刷电路板通过粘合层接合时，可能不会出现由于第一芯片的热改性而引起的问题。
然而，当如实施例中那样将不同的第一芯片和第二芯片安装在一个基板上时，第二镀层在保护层的用于连接第一芯片的第一开口区域中由于热而被改性，因此存在难以通过第一连接部组装第一芯片的问题。
为了解决这种问题，通过选择性回流工序将第一芯片和第二芯片依次设置在膜上多合一芯片用柔性电路板上。因此，在根据实施例的膜上多合一芯片用柔性电路板和包括该柔性电路板的芯片封装中，第一开口区域中的第二镀层的锡含量可以与第一开口区域中的第二镀层的锡含量不同。因此，在根据实施例的包括膜上多合一芯片用柔性电路板的芯片封装中，彼此不同的第一芯片C1和第二芯片C2之间的电连接可以是优异的。
作为驱动IC芯片的第一芯片可以经由包含金(Au)的第一连接部稳定地安装在第一开口区域中的包括纯锡层的第二镀层上。另外，作为二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的至少一者的第二芯片可以经由包含除金(Au)以外的金属的第二连接部稳定地安装在第二开口区域中的包括铜和锡的合金层的第二镀层上。
因此，在根据实施例的膜上多合一芯片用柔性电路板和包括该柔性电路板的芯片封装中，可以以优异的产率将不同类型的第一芯片和第二芯片安装在一个多合一柔性电路板上。
另外，由于可以用一个膜上多合一芯片用柔性电路板来代替多个常规的印刷电路板，所以用于连接显示面板和主板的膜上多合一芯片用柔性电路板的尺寸和厚度可以减小。
因此，包括实施例的膜上多合一芯片用柔性电路板的电子装置可以容易地安装有各种功能部件，例如摄像头模块、虹膜识别模块等。另外，包括实施例的膜上多合一芯片用柔性电路板的电子装置可以增加电池空间。
另外，膜上多合一芯片用柔性电路板可以通过卷对卷工艺制造，并且可以通过选择性回流工艺来将芯片安装在膜上多合一芯片用柔性电路板上，从而可以提高制造工艺的便利性和制造产率。
如上所述，在包括膜上多合一芯片用单面柔性电路板的芯片封装中，第一芯片、第二芯片、显示面板和主板都可以连接到相同的一个表面。
这种膜上多合一芯片用单面柔性电路板可能难以实现具有高分辨率(QHD)的电路。
近来，需要具有显示单元的各种电子装置(诸如智能电话、电视、监视器、电子纸、可穿戴装置等)来实现高分辨率显示。
因此，根据实施例的膜上多合一芯片用柔性电路板可以包括膜上多合一芯片用双面柔性电路板。
在膜上多合一芯片用双面柔性电路板中，导电图案层可以位于板的两面上以实现高分辨率显示。
将参照图7、图8a、图8b、图9和图10来描述根据实施例的膜上多合一芯片用双面柔性电路板。与上述膜上多合一芯片用单面柔性电路板相同的组件被赋予相同的附图。排除了与上述重复的每个组件的厚度、每个组件的材料等的描述。
图7、图8a、图8b和图9是根据实施例的膜上多合一芯片用双面柔性电路板的各种剖视图，其以第一芯片的安装为中心。也就是说，图7、图8a、图8b和图9是用于描述用于安装第一芯片的第一导电图案部的各种剖面结构的视图。
参照图7、图8a、图8b、图9和图10，根据实施例的膜上多合一芯片用柔性电路板100可以是在其两面具有电极图案部的膜上多合一芯片用双面柔性电路板。
根据实施例的膜上多合一芯片用柔性电路板100可以包括基板110、设置在基板110上的布线图案层120、镀层130以及保护层140。
根据实施例在基板110的一个表面上设置布线图案层120、镀层130和保护层140之后，在基板110的与该一个表面相对的另一个表面上设置布线图案层120、镀层130和保护层140。
也就是说，根据实施例可以在基板110的一个表面上设置上布线图案层、上镀层和上保护层，并且在基板110的与该一个表面相对的另一个表面上设置下布线图案层、下镀层和下保护层。
上布线图案层可以包含与下布线图案层相对应的金属材料。因此，可以提高工艺效率。然而，不用说，实施例不限于此，并且可以包括其他导电材料。
上布线图案层的厚度可以对应于下布线图案层的厚度。因此，可以提高工艺效率。
上镀层可以包含与下镀层相对应的金属材料。因此，可以提高工艺效率。然而，不用说，实施例不限于此，并且可以包括其他导电材料。
上镀层的厚度可以对应于下镀层的厚度。因此，可以提高工艺效率。
基板110可以包括通孔。基板110可以包括多个通孔(through-hole)。基板110的多个通孔可以通过机械工艺或化学工艺单独地或同时地形成。例如，基板110的多个通孔可以通过钻孔工艺或蚀刻工艺形成。作为示例，可以通过激光打孔和去污工艺(desmearingprocesses)形成基板的通孔。去污工艺可以是去除附着于通孔的内表面的聚酰亚胺污迹的工艺。通过去污工艺，聚酰亚胺基板的内表面可以具有类似于直线的倾斜表面。
布线图案层120、镀层130和保护层140可以设置在基板110上。详细地，布线图案层120、镀层130和保护层140可以依次在基板110的两个表面上。
布线图案层120可以通过蒸发、镀覆(plating)和溅射中的至少一种方法形成。
作为示例，可以在溅射之后通过电镀来形成用于形成电路的布线层。例如，用于形成电路的布线层可以是通过化学镀形成的铜镀层。或者，布线层可以是通过化学镀和电镀形成的铜镀层。
接下来，可以在布线层上层压干膜之后，通过曝光、显影和蚀刻工艺，在柔性电路板的两个表面(即，上表面和下表面)上形成图案化的布线层。因此，可以形成布线图案层120。
导电材料可以填充在穿过基板110的通孔(via hole)V1、V2和V3中。填充在通孔中的导电材料可以对应于布线图案层120，或者可以是不同的导电材料。例如，填充在通孔中的导电材料可以包含铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)及其合金中的至少一种金属。可以通过填充在通孔中的导电材料将基板110的上表面上的导电图案部CP的电信号传输到基板110的下表面的导电图案部CP。
接下来，可以在布线图案层120上形成镀层130。
此后，可以将保护部PP丝网印刷在导电图案部CP上。
导电图案部CP可以包括布线图案层120和镀层130。布线图案层120的面积可以与镀层130的面积相对应或不同。第一镀层131的面积可以与第二镀层132的面积相对应或不同。
参照图7，布线图案层120的面积可以对应于镀层130。第一镀层131的面积可以对应于第二镀层132的面积。
参照图8，布线图案层120的面积可以与镀层130的面积不同。布线图案层120的面积可以对应于第一镀层131的面积。第一镀层131的面积可以与第二镀层132的面积不同。例如，第一镀层131的面积可以大于第二镀层132的面积。
参照图9，布线图案层120的面积可以与镀层130的面积不同。
参照图10，基板110的一个表面上的布线图案层120的面积与镀层130的面积不同，并且基板110的另一个表面上的布线图案层120的面积可以对应于镀层130的面积。
保护层140可以直接接触地设置在基板110上，直接接触地设置在布线图案层120上，或者直接接触地设置在第一镀层131上，或直接接触地设置在第二镀层132上。
参照图7，第一镀层131可以设置在布线图案层120上，第二镀层132可以形成在第一镀层131上，保护层140可以部分地设置在第二镀层132上。
参照图8a和图8b，第一镀层131可以设置在布线图案层120上，并且保护层140可以部分地设置在第一镀层131上。第二镀层132可以设置在除保护层140设置在镀层131上的区域以外的区域中。
与保护层140的下表面接触的第一镀层131可以是铜和锡的合金层。与保护层140的侧表面接触的第二镀层132可以包括纯锡。因此，在保护层140和第一镀层131之间形成空腔部可以防止保护层被去除并且防止晶须的形成，从而增加保护层的粘合性。因此，实施例可以包括两层镀层，并因此可以提供具有高可靠性的电子装置。
另外，当仅单层锡镀层131设置在布线图案层120上时，并且当保护层140设置在一个锡镀层131上时，锡镀层131在保护层140被热固化时被加热，因此铜可能扩散到锡镀层131中。因此，由于锡镀层131可以是锡和铜的合金层，所以存在不能牢固地安装具有金凸块的第一芯片的问题。因此，根据实施例的镀层130需要可以随着与基板的距离增加而连续增加锡浓度的第一镀层131和第二镀层132。
参照图9，第一镀层131可以设置在布线图案层120上，并且保护层140可以部分地设置在第一镀层131上。第二镀层132可以设置在除保护层140设置在镀层131上的区域以外的区域中。
此时，布线图案层120可以包括第一布线图案层121和第二布线图案层122。也就是说，可以在基板上设置多个布线图案层。
另外，尽管未在附图中示出，但是在基板110和第一布线图案层121之间还可以包括有用于提高基板110和第一布线图案层121之间的粘合力的金属籽晶层。此时，可以通过溅射形成金属籽晶层。金属籽晶层可以包含铜。
第一布线图案层121和第二布线图案层122可以彼此对应，或者可以以不同的工艺形成。
第一布线图案层121可以通过溅射铜形成为0.1μm至0.5μm的厚度。第一布线图案层121可以设置在基板的上部和下部以及通孔的内侧表面。此时，由于第一布线图案层121较薄，所以通孔的内侧表面可以彼此间隔开。
接下来，第二布线图案层122可以设置在第一布线图案层121上。另外，第二布线图案层122可以通过镀覆完全填充在通孔中。
由于第一布线图案层121是通过溅射形成的，因此第一布线图案层121具有与基板110或金属籽晶层的粘合性优异的优点，但是制造成本高，因此可以通过镀覆在第一布线图案层121上再次形成第二布线图案层122来降低制造成本。另外，第二布线图案层122可以设置在第一布线图案层121上，并且同时，可以用铜填充通孔，而无需用导电材料单独填充基板的通孔，从而提高了工艺效率。此外，由于可以防止在通孔中形成空隙，因此可以提供高度可靠的膜上多合一芯片用柔性电路板以及包括该柔性电路板的电子装置。
参照图10，多个保护层140可以设置在基板的一个表面上。保护层可以包括第一保护层141和第二保护层142。
例如，第一保护层141可以部分地设置在基板的一个表面上，并且布线图案层120可以设置在除设置保护层141的区域以外的区域上。
第二保护层142可以设置在保护层141上。第二保护层142可以覆盖第一保护层141和布线图案层120，并且可以设置在比第一保护层141更大的区域中。
保护层142可以设置在与保护层141相对应的区域上，同时围绕第一保护层141的上表面。第二保护层142的宽度可以大于保护层141的宽度。因此，第二保护层142的下表面可以与布线图案层120和第一保护层141接触。因此，第二保护层142可以减轻在第一保护层141与布线图案层120之间的界面处的应力集中。因此，当弯曲根据实施例的膜上多合一芯片用柔性电路板时，可以减少膜的去除或裂纹的发生。
镀层130可以设置在除设置有第二保护层142的区域以外的区域中。具体地，第一镀层131可以在除设置有第二保护层142的区域之外的区域中设置在布线图案层120上，并且第二镀层132可以依次设置在第一镀层131上。
布线图案层120可以设置在基板的与该一个表面相对的另一个表面上。镀层130可以设置在布线图案层120上。保护层140可以部分地设置在镀层130上。
设置在基板的一个表面上的保护层的宽度和设置在基板的另一个表面上的保护层的宽度可以彼此对应或者可以彼此不同。
在图中，示出了仅在基板的一个表面上设置多个保护层，但是实施例不限于此，并且不用说，在基板的两个表面上可以包括多个保护层。另外，不用说，可以仅在基板的一个表面上设置多个或一个保护层。
另外，不用说，可以通过结合根据图7、图8a、图9和图10中的至少一个的导电图案部和保护部的结构来不同地设置基板的一个表面或两个表面的结构。
将参照图7、图8a、图8b、图9、图11和图12来描述安装在膜上多合一芯片用双面柔性电路板100上的第一芯片C1、显示面板30和主板40的连接关系。
根据实施例的膜上多合一芯片用双面柔性电路板100可以包括：基板100，基板100包括通孔；布线图案层120，布线图案层120设置在包括通孔的基板的两个表面上；第一镀层131，第一镀层131设置在布线图案层120上；第二镀层132，第二镀层132设置在第一镀层131上；以及保护层140，保护层140部分地设置在布线图案层上。
形成有保护层140的保护层140的设置区域可以是保护部PP。导电图案部CP可以在除保护部PP之外的未形成保护层140的区域中暴露于外部。也就是说，导电图案部CP可以在保护层的开口区域或在导电图案部上未设置保护部的区域中与第一芯片C1、显示面板30和主板40电连接。
根据实施例的膜上多合一芯片用柔性电路板的引线图案部和测试图案部可以不与保护部重叠。也就是说，引线图案部和测试图案部可以指位于未被保护层覆盖的开口区域中的导电图案部，并且可以根据功能分为引线图案部和测试图案部。
引线图案部可以指要与第一芯片、第二芯片、显示面板或主板连接的导电图案部。
测试图案部可以指用于检查根据实施例的膜上多合一芯片用柔性电路板和包括该柔性电路板的芯片封装的产品是否有缺陷的导电图案部。
引线图案部可以根据位置分为内部引线图案部和外部引线图案部。导电图案部的相对靠近第一芯片C1并且不与保护层重叠的一个区域可以表示为内部引线图案部。导电图案部的距第一芯片C1相对远并且不与保护层重叠的一个区域可以表示为外部引线图案部。
参照图7、图8a、图8b、图9、图11和图12，根据实施例的膜上多合一芯片用柔性电路板100可以包括第一子第一内部引线图案部I1a、第二子第一内部引线图案部I1b、第三子第一内部引线图案部I1c和第四子第一内部引线图案部I1d。
根据实施例的膜上多合一芯片用柔性电路板100可以包括第一子第一外部引线图案部O1a、第二子第一外部引线图案部O1b、第三子第一外部引线图案部O1c和第四子第一外部引线图案部O1d。
根据实施例的膜上多合一芯片用柔性电路板100可以包括第一测试图案部T1和第二测试图案部T2。
第一子第一内部引线图案部I1a、第二子第一内部引线图案部I1b、第三子第一内部引线图案部I1c、第一子第一外部引线图案部O1a和第二子第一外部引线图案部O1b可以设置在根据实施例的膜上多合一芯片用柔性电路板100的一个表面上。
第四子第一内部引线图案部I1d、第三子第一外部引线图案部O1c、第四子第一外部引线图案部O1d、第一测试图案部T1和第二测试图案部T2可以包括在根据实施例的膜上多合一芯片用柔性电路板100的与一个表面相对的另一个表面上。
设置在根据实施例的膜上多合一芯片用柔性电路板100的一个表面上的第一芯片C1可以经由第一连接部70连接到第一子第一内部引线图案部I1a、第二子第一内部引线图案部I1b或第三子第一内部引线图案部I1c。
根据位置和/或功能，第一连接部70可以包括第一子第二连接部71、第二子第一连接部72和第三子第一连接部73。
设置在根据实施例的膜上多合一芯片用柔性电路板100的一个表面上的第一芯片C1可以经由第一子第一连接部71电连接到第一子第一内部引线图案部I1a。
第一子第一内部引线图案部I1a可以沿着基板110的上表面将电信号传输到与第二通孔V2相邻的第一子第一外部引线图案部O1a。第二通孔V2和第一子第一外部引线图案部O1a可以彼此电连接。也就是说，第一子第一内部引线图案部I1a和第一子第一外部引线图案部O1a可以是在一个方向上延伸的导电图案部的一端和另一端。
例如，主板40可以经由粘合层50连接到第一子第一外部引线图案部O1a。因此，从第一芯片传输的信号可以通过第一子第一内部引线图案部I1a和第一子第一外部引线图案部O1a传输到主板40。
另外，第一子第一内部引线图案部I1a可以沿着基板110的上表面电连接到第二通孔V2，并且电信号可以通过填充在第二通孔V2中的导电材料沿着基板110的下表面被传输到与第二通孔V2相邻的第三子第一外部引线图案部O1c。第二通孔V2可以电连接到第三子第一外部引线图案部O1c。因此，尽管未在图中示出，但是主板30可以经由粘合层50电连接到第三子第一外部引线图案部O1c。
设置在根据实施例的膜上多合一芯片用柔性电路板100的一个表面上的第一芯片C1可以通过第二子第一连接部72电连接到第二子第一内部引线图案部I1b。
设置在基板110的上表面上的第二子第一内部引线图案部I1b可以通过填充在位于第二子第一内部引线图案部I1b下方的第一通孔V1中的导电材料沿着基板110的下表面将电信号传输到与第一通孔Vl相邻的第四子第一内部引线图案部I1d和第一测试图案部T1。第一通孔V1、第一测试图案部T1和第四子第一内部引线图案部I1d可以在基板的下表面上电连接。
显示面板30可以附接到第四子第一内部引线图案部I1d和第四子第一外部引线图案部O1d。
第一测试图案部T1可以确认可以通过第一通孔V1传输的电信号的故障。例如，可以经由第一测试图案部T1来确认传输到第四子第一内部引线图案部I1d的信号的准确性。详细地，通过测量第一测试图案部T1中的电压或电流，可以确认在位于第一芯片和显示面板之间的导电图案部中是否发生短路或短接(a short circuit or a short)或者产生短路或短接的位置，从而提高产品的可靠性。
设置在根据实施例的膜上多合一芯片用柔性电路板100的一个表面上的第一芯片C1可以通过第三子第一连接部73电连接到第三子第一内部引线图案部I1c。
第三子第一内部引线图案部I1c可以沿着基板110的上表面将电信号传输到与第三通孔V3相邻的第二子第一外部引线图案部O1b。第三通孔V3和第二子第一外部引线图案部O1b可以电连接。也就是说，第三子第一内部引线图案部I1c和第二子第一外部引线图案部O1b可以是在一个方向上延伸的导电图案部的一端和另一端。
另外，第三子第一内部引线图案部I1c可以沿着基板110的上表面电连接到第三通孔V3，并且电信号可以通过填充在第三通孔V3中的导电材料沿着基板110的下表面传输到与第三通孔V3相邻的第四子第一外部引线图案部O1d和第二测试图案部T2。
第二通孔V2、第四子第一外引线图案部O1d和第二测试图案部T2可以在基板的下表面处电连接。
如上所述，显示面板30可以通过粘合层50附接到第四子第一内部引线图案部I1d和第四子第一外部引线图案部O1d。
第二测试图案部T2可以确认可以经由第三通孔V3传输的电信号的故障。例如，可以经由第二测试图案部T2来确认传输到第四子第一外部引线图案部O1d的信号的准确性。详细地，通过测量第二测试图案部T2中的电压或电流，可以确认在位于第一芯片和显示面板之间的导电图案部中是否发生短路或短接或者产生短路或短接的位置，从而提高产品的可靠性。
根据实施例的膜上多合一芯片用柔性电路板可以将显示面板30设置在与设置有第一芯片C1的一个表面相对的另一个表面上，从而提高了设计自由度。此外，显示面板设置在与安装有多个芯片的一个表面相对的另一个表面上，因此可以有效地散热。因此，可以提高根据实施例的膜上多合一芯片用柔性电路板的可靠性。
图11是图8a的平面图，图12是图8a的底视图。
图11和图12是根据实施例的膜上多合一芯片用双面柔性电路板的上表面和下表面的平面图，其以用于设置第一芯片的第一导电图案部为中心。
参照图11和图12，实施例的膜上多合一芯片用柔性电路板100可以在纵向的两个外侧上包括定位孔(sprocket hole)，以便于制造或处理。因此，可以以卷对卷的方式通过定位孔对实施例的膜上多合一芯片用柔性电路板100进行卷起或展开。
实施例的膜上多合一芯片用柔性电路板100可以基于虚线指示的切割部分被定义为内部区域IR和外部区域OR。
用于分别连接第一芯片、第二芯片、显示面板和主板的导电图案部可以设置在膜上多合一芯片用柔性电路板100的内部区域IR中。
可以通过切割在膜上多合一芯片用柔性电路板100上形成有定位孔的部分并在基板上设置芯片来处理包括膜上多合一芯片用柔性电路板100的芯片封装和包括其的电子装置。
参照图11，在膜上多合一芯片用柔性电路板100的上表面上，作为导电图案部CP的一个区域的第一子第一内部引线图案部I1a、第二子第一内部引线图案部I1b和第三子第一内部引线图案部I1c可以经由保护层140的第一开口区域OA1暴露于外部。
另外，在膜上多合一芯片用柔性电路板100的上表面上，作为导电图案部CP的一个区域的第一子第一外部引线图案部O1a可以经由保护层140的第三开口区域OA3暴露于外部。
第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c可以是经由第一连接部连接到芯片的导电图案部。
第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c的端部可以设置在同一行中。例如，多个第一子第一内部引线图案部I1a可以在基板的水平方向(x轴方向)上彼此间隔开，并且第一子第一内部引线图案部I1a的端部可以设置在同一行中。例如，多个第三子第一内部引线图案部I1c可以在基板的水平方向(x轴方向)上彼此间隔开，并且第三子第一内部引线图案部I1c的端部可以设置在同一行中。因此，第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c在与第一连接部和第一芯片的接合方面可以是优异的。
多个第二通孔V2可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。多个第三通孔V3可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。
第一子第一内部引线图案部I1a的端部可以与第二子第一内部引线图案部I1b的端部间隔开。
第二子第一内部引线图案部I1b可以是未接合到第一芯片的导电图案。第二子第一内部引线图案部I1b的一端和另一端中的至少一个端部可以不设置在同一行中。
例如，多个第二子第一内部引线图案部I1b可以在基板的水平方向(x轴方向)上彼此间隔开。另外，第二子第一内部引线图案部I1b的一端和另一端中的至少一个端部与第一子第一内部引线图案部I1a的端部之间的间隔距离可以随着靠近基板的水平方向(x轴方向)而减小。第二子第一内部引线图案部I1b的一端和另一端中的至少一端与第一子第一内部引线图案部I1a的端部之间的间隔距离可以随着靠近基板的水平方向(x轴方向)而增大。
多个第一通孔V1可以在基板的水平方向(x轴方向)上彼此间隔开并设置在不同的行中。
第二子第一内部引线图案部I1b的一端和另一端之间的长度随着靠近基板的水平方向(x轴方向)而逐渐减小，因此可以包括第二子第一内部引线图案部I1b的第一布置部。详细地，第二子第一内部引线图案部I1b的一端和另一端之间的长度随着靠近基板的水平方向(x轴方向)从第一长度到第二长度逐渐减小，因此可以包括具有第二长度的第二子第一内部引线图案部I1b的第一布置部。多个第一布置部可以设置在基板上。因此，第二子第一内部引线图案部I1b的长度从具有第一长度的第二子第一内部引线图案部I1b随着靠近基板的水平方向(x轴方向)而逐渐减小，因此可以设置具有第二长度的第二子第一内部引线图案部I1b。具有在第一长度和第二长度之间的长度的多个第二子第一内部引线图案部I1b可以设置在具有第一长度的第二子第一内部引线图案部I1b和具有第二长度的第二子第一内部引线图案部I1b之间。此时，多个第二子第一内部引线图案部I1b的长度随着从具有第一长度的第二子第一内部引线图案部I1b朝向具有第二长度的第二子第一内部引线图案部I1b靠近而逐渐减小。再者，第二子第一内部引线图案部I1b的一端和另一端之间的长度随着靠近基板的水平方向(x轴方向)从第一长度到第二长度逐渐减小，因此可以重复其中第二子第一内部引线图案部I1b彼此间隔开的图案。此时，第一长度可以大于第二长度。多个第一布置部可以设置在基板上。因此，可以在基板110上包括具有从第一长度到第二长度逐渐减小的长度的第二子第一内部引线图案部I1b。与具有第二长度的第二子第一内部引线图案部I1b相邻的第二子第一内部引线图案部I1b可以再次具有第一长度。因此，可以重复地设置随着靠近基板的水平方向(x轴方向)而长度从第一长度到第二长度逐渐减小的第二子第一内部引线图案部I1b的第一布置部以及长度从第一长度到第二长度逐渐减小的第二子第一内部引线图案部I1b的第一布置部。
第二子第一内部引线图案部I1b的一端和另一端中的至少一个端部与第一子第一内部引线图案部I1a的端部之间的间隔距离可以随着靠近基板的水平方向(x轴方向)而逐渐减小。
多个第一子第一内部引线图案部I1a可以彼此间隔开第一距离。
第二子第一内部引线图案部I1b的一个端部可以位于彼此间隔开的两个相邻第一子第一内部引线图案部I1a之间的区域中。在基板的水平方向上，第一子第一内部引线图案部I1a的端部和第二子第一内部引线图案部I1b的端部可以交替设置。
参照图12，在膜上多合一芯片用柔性电路板100的下表面上，作为导电图案部CP的一个区域的第四子第一内部引线图案部I1d和第四子第一外部引线图案部O1d可以经由保护层140的第三开口区域OA3暴露于外部。
将参照图8b和图13至图17详细描述包括根据实施例的膜上多合一芯片用双面柔性电路板100上的第一芯片C1和第二芯片C2的芯片封装。
图13a和图13b是包括安装有第一芯片和第二芯片的根据实施例的膜上多合一芯片用双面柔性电路板100的芯片封装的示意性平面图。
参照图13a和图13b，根据实施例的膜上多合一芯片用双面柔性电路板100可以包括设置在同一个表面上的第一芯片C1和第二芯片C2。
在根据实施例的膜上多合一芯片用双面柔性电路板100中，水平方向(x轴方向)上的长度可以大于垂直方向(y轴方向)上的长度。也就是说，根据实施例的膜上多合一芯片用双面柔性电路板100可以包括在水平方向上的两个长边和在垂直方向上的两个短边。
第一芯片Cl和第二芯片C2中的每一者在水平方向(x轴方向)上的长度可以大于在垂直方向(y轴方向)上的长度。也就是说，第一芯片C1和第二芯片C2可以包括在水平方向上的两个长边和在垂直方向上的两个短边。
根据实施例的膜上多合一芯片用双面柔性电路板100的长边可以分别与第一芯片C1的长边和第二芯片C2的长边平行设置，因此，可以将多个芯片有效地设置在一个膜上多合一芯片用双面柔性电路板100上。
第一芯片C1的水平方向(长边)上的长度可以大于第二芯片C2的水平方向(长边)上的长度。第一芯片C1的垂直方向(短边)上的长度可以小于第二芯片C2的垂直方向(短边)上的长度。参照图13a，第二芯片C2可以设置在第一芯片C1的下部。第一芯片C1的长边和第二芯片C2的长边的至少一部分或全部可以垂直地重叠。
参照图13b，第二芯片C2可以设置在第一芯片C1的侧部。第一芯片C1的长边和第二芯片C2的长边可以不垂直地重叠。
第一芯片C1是驱动IC芯片，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任意一者的第二芯片C2a以及与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的所述任意一者不同的一个第二芯片C2b。
图14a是根据实施例的膜上多合一芯片用双面柔性电路板的剖视图，其示出了用于设置第一芯片的第一导电图案部和用于设置第二芯片的第二导电图案部。
根据实施例的膜上多合一芯片用双面柔性电路板100包括：基板110；设置在基板上的导电图案部CP；以及部分地设置在导电图案部上的保护层140，其中，导电图案部可以包括彼此间隔开的第一导电图案部CP1和第二导电图案部CP2，其中，第一导电图案部和第二导电图案部中的每一者可以包括依次设置在基板上的布线图案层120、第一镀层131和第二镀层132，第一导电图案部可以包括位于第一导电图案部的一端处的第一内部引线图案部I1、位于第一导电图案部的另一端处的第一外部引线图案部O1以及连接第一导电图案部的一端和另一端的第一延伸图案部E1，第二导电图案部可以包括位于第二导电图案部的一端处的第二内部引线图案部I2、位于第二导电图案部的另一端处的第二外部引线图案部O2以及连接第二导电图案部的一端和另一端的第二延伸图案部E2。
设置成彼此间隔开的多个导电图案部CP可以设置在基板的一个表面和另一个表面上。设置成彼此间隔开的第一导电图案部CP1和第二导电图案部CP2可以包括在基板的一个表面上。另外，设置成彼此间隔开的第一导电图案部CP1和第二导电图案部CP2可以包括在基板的另一个表面上。第一导电图案部CP1和第二导电图案部CP2可以彼此间隔开，以便传输不同的第一芯片和第二芯片的信号。
设置在基板的一个表面上的上第一导电图案部CP1可以通过通孔与设置在基板的另一个表面上的下第一导电图案部CP1电连接。例如，设置在基板的一个表面上的上第一导电图案部CP1可以通过填充在第一通孔V1中的导电材料与设置在基板的另一个表面上的下第一导电图案部CP1电连接。
另外，设置在基板的一个表面上的上第二导电图案部CP2可以通过通孔与设置在基板的另一个表面上的下第二导电图案部CP2电连接。例如，设置在基板的一个表面上的上第二导电图案部CP2可以通过填充在第四通孔V4中的导电材料与设置在基板的另一个表面上的下第二导电图案部CP2电连接。
因此，实施例可以在一个基板上包括大量的导电图案部。
图14b是包括安装有第一芯片和第二芯片的根据实施例的膜上多合一芯片用双面柔性电路板的芯片封装的剖视图。
第一芯片Cl和第二芯片C2可以以不同的尺寸设置在同一个表面上。例如，第二芯片C2可以大于第一芯片C1。
通孔可以设置在第一芯片C1和第二芯片C2的下部处。也就是说，在与第一开口区域OA1和第二开口区域OA2相对应的区域中的基板110可以包括通孔。
第一芯片Cl的电信号可以通过设置在第一通孔Vl中的导电材料从基板的上表面传输到下表面。
第二芯片C2的电信号可以通过设置在第四通孔V4中的导电材料从基板的上表面传输到下表面。
第二连接部80可以大于第一连接部70。通过第二开口区域暴露的第一子第二内部引线图案部I2a或第二子第二内部引线图案部I2b的宽度大于通过第一开口区域暴露的第一子第一内部引线图案部I1a的宽度(这两个宽度是在基板的平面处测得的)，使得第二连接部80大于第一连接部70。另外，在基板的横截面处测得的第二连接部80的高度(厚度)可以大于第一连接部70的高度(厚度)。将参照图14a和图14b描述将第一芯片C1以及第二芯片C2a和C2b设置在膜上多合一芯片用柔性电路板100上的步骤。
第一芯片C1可以设置在第一连接部70上。
第二芯片C2可以设置在第二连接部80上。
第一芯片Cl和第二芯片C2可以设置成以预定距离间隔开，以防止诸如信号干扰、断线故障、由于热引起的故障等问题。
图15a、图15b、图15c、图16a、图16b、图16c、图17a、图17b和图17c是示出用于制造根据图13的包括膜上多合一芯片用双面柔性电路板的芯片封装的工艺的视图。
图15a、图15b和图15c是根据实施例的膜上多合一芯片用双面柔性电路板100的平面图。
参照图14a、图15a、图15b和图15c，第一引线图案部L1可以包括与第二引线图案部L2的形状不同的形状。因此，与比较例的芯片封装相比，实施例可以提高第二芯片的粘合特性。
根据实施例的膜上多合一芯片用柔性电路板可以包括具有与第一引线图案部的形状不同的形状的第二引线图案部，从而提高抗拉强度。
将第一芯片和第二芯片安装在根据实施例的膜上多合一芯片用柔性电路板上的芯片封装拉到基板的短边(y轴方向)以测量抗拉强度，并且将安装有比较例的第二芯片的第二印刷电路板20拉到短边(y轴方向)以测量抗拉强度。
在实施例中，证实了与比较例相比，平均抗拉强度提高了。
根据第二芯片中包括的芯片的类型，证实了，实施例的抗拉强度与比较例的抗拉强度相比增加了0.1kgf至1kgf。证实了，实施例的抗拉强度与比较例的抗拉强度相比增加了0.1kgf至0.5kgf。证实了，实施例的抗拉强度与比较例的抗拉强度相比增加了0.14kgf至0.45kgf。
另外，不同类型的第一芯片和第二芯片安装在一个基板上，因此具有不同形状的第一引线图案部和第二引线图案部可以是用于确保预定接合强度的最佳图案设计。
例如，第一内部引线图案部I1在平面中的形状可以是方形条纹图案。具体地，第一内部引线图案部I1在平面中的形状可以是具有均匀宽度并在一个方向上延伸的方形条纹图案。作为示例，第一内部引线图案部I1的一端和另一端的宽度可以相同。
第二内部引线图案部I2在平面中的形状可以是端部中的至少一个或任何一个突出的图案。例如，第二内部引线图案部I2在平面中的形状可以是具有诸如多边形、圆形、椭圆形、锤形、T形、随机形状等的各种形状的突出图案。具体地，第二内部引线图案部I2在平面中的形状具有可变的宽度，并且可以是在与该一个方向不同的方向上延伸的诸如多边形、圆形、椭圆形、锤形、T形、随机形状等的突出图案。作为示例，第二内部引线图案部I2的一端和另一端的宽度可以彼此不同。作为远离保护层的端部的另一端的宽度可以大于第二内部引线图案部I2的靠近保护层的一端的宽度。然而，实施例不限于此，当然，作为远离保护层的端部的另一端的宽度可以小于第二内部引线图案部I2的靠近保护层的一端的宽度。
包括在第一引线图案部L1中的第一内部引线图案部I1：I1a、I1b、I1c、I1d和第一外部引线图案部O1：O1a、O1b、O1c、O1d中的至少一者可以包括与包括在第二引线图案部L1中的第二内部引线图案部I2：I2a、I2b和第二外部引线图案部O2：O2a、O2b中的至少一者不同的形状。
例如，在平面图中，第一子第一外部引线图案部O1a、第一子第一内部引线图案部I1a、第三子第一内部引线图案部I1c和第二子第一外部引线图案部O1b中的任意一个图案部的形状可以与第一子第二内部引线图案部I2a和第二子第二内部引线图案部I2b中的任意一个图案部的形状不同。
作为示例，当第二芯片是MLCC芯片时，第二引线图案部可以具有类似于图15b的第一子第二内部引线图案部I2a的突出的T形状。图15b的第一子第二内部引线图案部I2a的宽度可以大于第一子第二外部引线图案部O2a的宽度。
作为示例，当第二芯片是BGA芯片时，第二引线图案部可以是类似于图15a的第二子第二内部引线图案部I2b的突出的圆形形状。图15a的第二子第二内部引线图案部I2b的宽度可以大于第二子第二外部引线图案部O2b的宽度。图15a的第二子第二内部引线图案部I2b的宽度可以是在其圆形图案部的中心区域中测得的最大直径。
或者，当第二芯片是BGA芯片时，第二引线图案部可以是类似于图15b的第二子第二内部引线图案部I2b的突出的半圆形形状或突出的端部成圆形(rounded)的形状。
作为示例，当第二芯片是BGA芯片时，第二引线图案部可以是类似于图15c的第二子第二内部引线图案部I2b的圆形端部形状。图15c的第二子第二内部引线图案部I2b的宽度可以小于第二子第二外部引线图案部O2b的宽度。图15c的第二子第二内部引线图案部I2b的宽度朝向其端部可以小于第二子第二外部引线图案部O2b的宽度。
第一内部引线图案部和第一连接部的形状可以相同。例如，第一内部引线图案部和第一连接部的平面(顶视图)的形状可以是四边形。这里，第一内部引线图案部和第一连接部具有相同的形状的事实意味着顶视图是相同的多边形，并且可以包括尺寸不同。
第二内部引线图案部和第二连接部的形状可以彼此相同或不同。
参照图15a和图16a，第一子第二内部引线图案部12a的顶视图可以是多边形形状，第二连接部的顶视图可以是圆形形状。第二子第二内部引线图案部I2b的顶视图可以是圆形形状，第二连接部可以是圆形形状。
参考图15b和图16b，第一子第二内部引线图案部12a的顶视图可以是多边形形状，第二连接部可以是具有圆角的四边形形状。第二子第二内部引线图案部I2b的顶视图可以是突出的半圆形形状，第二连接部可以是圆形形状。
参照图15c和图16c，第一子第二内部引线图案部12a的顶视图可以是多边形形状，第二连接部可以是具有圆角的四边形形状。第二子第二内部引线图案部I2b的顶视图可以是具有圆形端部的半圆形形状，第二连接部可以是圆形形状。
在第一连接部70的顶视图中，水平长度和垂直长度(长宽比)可以彼此对应，或者可以彼此不同。例如，第一连接部70的顶视图可以是水平长度和垂直长度(长宽比)彼此对应的正方形形状，或者可以是水平长度和垂直长度(长宽比)彼此不同的矩形形状。
在第二连接部80的顶视图中，水平长度和垂直长度(长宽比)可以彼此对应，或者可以彼此不同。例如，第二连接部80的顶视图可以是水平长度和垂直长度(长宽比)彼此对应的的圆形形状，或者可以是水平长度和垂直长度(长宽比)彼此不同的椭圆形形状。
位于根据实施例的膜上多合一芯片用双面柔性电路板100的一个表面上的保护层140可以包括多个孔。也就是说，保护层140可以包括多个开口区域。
保护层的第一开口区域OA1可以是暴露以连接到第一连接部70的区域。暴露在保护层的第一开口区域OA1中的导电图案部CP可以在面对第一连接部的表面上包括纯镀层。也就是说，在保护层的第一开口区域OA1中，包括在导电图案部CP中的第二镀层的锡含量可以为50原子％以上。
保护层的第二开口区域OA2可以是暴露以连接到第二连接部80的区域。暴露在保护层的第二开口区域OA2中的导电图案部CP可以在面对第二连接部的表面上包括铜和锡的合金层。也就是说，在保护层的第二开口区域OA2中，包括在导电图案部CP中的第二镀层的锡的含量可以小于50原子％。
第一引线图案部的线宽可以对应于第一延伸图案部的线宽。第一开口区域OA1可以是用于连接第一芯片的区域。从位于第三开口区域OA3中的第一子第一外部引线图案部O1a延伸并面对第一开口区域OA1的内部的第一子第一内部引线图案部I1a可以与第一子第一外部引线图案部O1a的宽度对应或不同。例如，第一子第一外部引线图案部O1a的宽度W1可以对应于第一子第一内部引线图案部I1a的宽度W2。例如，第一子第一外部引线图案部O1a的宽度W1可以大于第一子第一内部引线图案部I1a的宽度W2。具体地，第一子第一外部引线图案部O1a的宽度W1与第一子第一内部引线图案部I1a的宽度W2之差可以在20％以内。
朝向第一开口区域OA1的内部延伸的第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c可以具有彼此对应的宽度。
从第一开口区域OA1朝向基板的外围延伸的第一子第一外部引线图案部O1a和第二子第一外部引线图案部O1b可以具有彼此对应的宽度。
膜上多合一芯片用柔性电路板100可以包括用于分别连接不同类型的第二芯片C2a和C2b的多个第二开口区域OA2。
第二引线图案部的线宽可以大于第二延伸图案部的线宽。例如，第二内部引线图案部的线宽可以大于第二延伸图案部的线宽。
第二开口区域OA2中的一个可以是用于连接一个第二芯片C2a的区域。从位于第二开口区域OA2中的第一子第二内部引线图案部I2a朝向基板的外围延伸的第一子第二外部引线图案部O2a可以具有不同的宽度。例如，第一子第二内部引线图案部I2a的宽度W3可以大于第一子第二外部引线图案部O2a的宽度W4。具体地，第一子第二内部引线图案部I2a的宽度W3可以比第一子第二外部引线图案部O2a的宽度W4大1.5倍以上。
第二开口区域OA2中的另一个可以是用于连接另一个第二芯片C2b的区域。从位于第二开口区域OA2中的第二子第二内部引线图案部I2b朝向基板的外围延伸的第二子第二外部引线图案部O2b可以具有不同的宽度。例如，第二子第二内部引线图案部I2b的宽度W5可以大于第二子第二外部引线图案部O2b的宽度W6。具体地，第二子第二内部引线图案部I2b的宽度W5可以比第二子第二外部引线图案部O2b的宽度W6大1.5倍以上。
第一引线图案部的线宽可以小于第二引线图案部的线宽。例如，第一内部引线图案部的线宽可以小于第二内部引线图案部的线宽。
通过第二开口区域暴露的第一子第二内部引线图案部I2a的宽度W3和第二子第二内部引线图案部I2b的宽度W5中的任意一者可以大于通过第一开口区域暴露的第一子第一内部引线图案部I1a的宽度W2。
例如，第一外部引线图案部的线宽可以小于第二外部引线图案部的线宽。
第一延伸图案部的线宽可以小于第二延伸图案部的线宽。
作为相邻的第一导电图案部CP1之间的距离的第一间距可以小于作为相邻的第二导电图案部CP2之间的距离的第二间距。此时，第一间距和第二间距可以指两个相邻的导电图案部之间的平均间隔距离。
第一间距可以小于100μm。例如，第一间距可以小于30μm。例如，第一间距可以是1μm至25μm。
第二间距可以是100μm以上。例如，第二间距可以是100μm至500μm。例如，第二间距可以是100μm至300μm。
因此，可以防止第一导电图案部CP1和第二导电图案部CP2之间的信号干扰。另外，可以提高分别从第一导电图案部CP1和第二导电图案部CP2传输到第一芯片和第二芯片的信号的准确性。
在第一开口区域OA1中，第一内部引线图案部I1的平面面积可以与第一连接部70对应或不同。
第一内部引线图案部I1的宽度和第一连接部70的宽度可以相同或在20％以内不同。例如，第一内部引线图案部I1的宽度和第一连接部70的宽度可以相同或在10％以内不同。例如，第一内部引线图案部I1的宽度和第一连接部70的宽度可以相同或在5％以内不同。
因此，可以稳定地安装第一内部引线图案部I1和第一连接部70。另外，可以提高第一内部引线图案部I1与第一连接部70之间的粘合特性。
在第二开口区域OA2中，第二内部引线图案部I2的平面面积可以与第二连接部80对应或不同。
第二连接部80的宽度可以大于第二内部引线图案部I2的宽度，并且第二连接部的宽度可以是第二内部引线图案部的宽度的1.5倍以上。例如，第二连接部的宽度可以是第二内部引线图案部的宽度的3倍以上。例如，第二连接部的宽度可以是第二内部引线图案部的宽度的5倍以上。作为示例，用于连接MLCC芯片或二极管芯片的第二内部引线图案部的宽度可以小于第二连接部的宽度。
因此，可以稳定地安装第二内部引线图案部I2和第二连接部80。另外，可以提高第二内部引线图案部I2和第二连接部80之间的粘合特性。
将参照图16a、图16b和图16c描述将第一连接部70和第二连接部80设置在实施例的膜上多合一芯片用柔性电路板100上的步骤。
第一连接部70可以分别设置在通过第一开口区域OA1暴露的第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c上。例如，第一连接部70可以全部或部分覆盖第一子第一内部引线图案部I1a和第三子第一内部引线图案部I1c的上表面。
设置成彼此间隔开的多个第一子第一内部引线图案部I1a和设置成彼此间隔开的多个第三子第一内部引线图案部I1c的总数可以对应于第一连接部70的数量。
例如，参照图17a、图17b和图17c，彼此间隔开的多个第一子第一内部引线图案部I1a的数量为9个，彼此间隔开的多个第三子第一内部引线图案部I1c的数量为9个，第一连接部70的数量可以是18，其是彼此间隔开的第一子第一内部引线图案部I1a的数量9和多个第三子第一内部引线图案部I1c的数量9之和。
第二连接部80可以分别设置在通过第二开口区域OA2暴露的第一子第二内部引线图案部I2a和第二子第二内部引线图案部I2b上。例如，第二连接部80可以全部或部分覆盖第一子第二内部引线图案部I2a和第二子第二内部引线图案部I2b的上表面。
设置成彼此间隔开的多个第一子第二内部引线图案部I2a的数量可以与设置在第一子第二内部引线图案部I2a上的第二连接部80的数量相对应。
例如，参照图16，设置成彼此间隔开的多个第一子第二内部引线图案部I2a的数量可以为2个，并且设置在第一子第二内部引线图案部I2a上的第二连接部80的数量可以为2个。
设置成彼此间隔开的多个第二子第二内部引线图案部I2b的数量可以与设置在第二子第二内部引线图案部I2b上的第二连接部80的数量相对应。
例如，参照图16a、图16b、图17a和图17b，设置成彼此间隔开的多个第二子第二内部引线图案部I2b的数量可以是3个，并且设置在第二子第二内部引线图案部I2b上的第二连接部80的数量可以为3个。
例如，参照图16c和图17c，设置成彼此间隔开的多个第二子第二内部引线图案部I2b的数量可以为2个，并且设置在第二子第二内部引线图案部I2b上的第二连接部80的数量可以为2个。
根据实施例的电子装置包括：多合一柔性电路板，多合一柔性电路板包括：基板；设置在基板上的导电图案部；以及部分地设置在导电图案部上的保护层，其中，导电图案部包括彼此隔开的第一导电图案部和第二导电图案部，第一导电图案部和第二导电图案部中的每一者包括依次布置在基板上的布线图案层、第一镀层和第二镀层，第一导电图案部包括位于第一导电图案部的一端处的第一内部引线图案部、位于第一导电图案部的另一端处的第一外部引线图案部以及连接第一导电图案部的一端和另一端的第一延伸图案部，第二导电图案部包括位于第二导电图案部的一端处的第二内部引线图案部、位于第二导电图案部的另一端处的第二外部引线图案部以及连接第二导电图案部的一端和另一端的第二延伸图案部，第二导电图案部包括位于第二导电图案部的一端处的第二内部引线图案部、位于第二导电图案部的另一端处的第二外部引线图案部以及连接第二导电图案部的一端和另一端的第二延伸图案部，第一连接部和第一芯片设置在第一内部引线图案部上，第二连接部和第二芯片设置在第二内部引线图案部上；显示面板，显示面板连接到多合一柔性电路板的一端；以及主板，主板连接到多合一柔性电路板的所述一端相对的另一端。
根据实施例的膜上多合一芯片用柔性电路板100可以在其两个表面上实现具有细微间距的导电图案部，因此它可以适用于具有高分辨率显示部的电子装置。
此外，根据实施例的膜上多合一芯片用柔性电路板100是柔性的，尺寸小，且厚度薄，因此它可以用于各种电子装置。
例如，参照图18，根据实施例的膜上多合一芯片用柔性电路板100可以减小边框，因此它可以用于边缘显示。
例如，参照图19，根据实施例的膜上多合一芯片用柔性电路板100可以包括在可弯曲柔性电子装置中。因此，包括其的触摸装置可以是柔性触摸装置。因此，用户可以用手折叠或弯折。这样的柔性触摸窗可以应用于可穿戴触摸装置等。
例如，参照图20，根据实施例的膜上多合一芯片用柔性电路板100可以应用于应用了可折叠显示装置的各种电子装置。参照图20a至图20c，可折叠显示装置可以使可折叠覆盖窗折叠。可折叠显示装置可以包括在各种便携式电子产品中。具体地，可折叠显示装置可以包括在移动终端(移动电话)、笔记本(便携式计算机)等中。因此，在增加便携式电子产品的显示区域的同时，可以在存储和运输期间减小装置的尺寸，从而可以提高便携性。因此，可以提高便携式电子产品的用户的便利性。然而，实施例不限于此，并且当然，可折叠显示装置可以用于各种电子产品。
参照图20a，可折叠显示装置可以在屏幕区域中包括一个折叠区域。例如，可折叠显示装置在折叠形式上可以具有C形状。也就是说，在可折叠显示装置中，一端和与该一端相对的另一端可以彼此重叠。此时，一端和另一端可以彼此靠近设置。例如，一端和另一端可以设置成彼此面对。
参照图20b，可折叠显示装置可以在屏幕区域中包括两个折叠区域。例如，可折叠显示装置在折叠形式上可以具有G形状。也就是说，可折叠显示装置可以通过在彼此对应的方向上折叠一端和与该一端相对的另一端而彼此重叠。此时，一端和另一端可以彼此间隔开。例如，一端和另一端可以彼此平行地设置。
参照图20c，可折叠显示装置可以在屏幕区域中包括两个折叠区域。例如，可折叠显示装置在折叠形式上可以具有S形状。也就是说，在可折叠显示装置中，一端和与该一端相对的另一端可以沿不同方向折叠。此时，一端和另一端可以彼此间隔开。例如，一端和另一端可以彼此平行地设置。
尽管未在附图中示出，但是当然，根据实施例的膜上多合一芯片用柔性电路板100可以应用于可卷曲显示器。
参照图21，根据实施例的膜上多合一芯片用柔性电路板100可以包括在包括弯曲显示器的各种可穿戴触摸装置中。因此，可以减小包括根据实施例的膜上多合一芯片用柔性电路板100的电子装置的厚度、尺寸和重量。
参照图22，根据实施例的膜上多合一芯片用柔性电路板100可以用于具有显示部的各种电子装置，例如电视、监视器和膝上型计算机。
然而，实施例不限于此，并且当然，根据实施例的膜上多合一芯片用柔性电路板100可以用于具有平板或弯曲形状的显示部的各种电子装置。
在以上实施例中描述的特征、结构和效果包括在至少一个实施例中，但是不限于一个实施例。此外，本领域技术人员可以针对其他实施例组合或修改每个实施例中示出的特征、结构和效果。因此，应当理解，与这样的组合和这样的修改有关的内容包括在本发明的范围内。
以上主要描述了实施例。然而，它们仅是示例，并不限制本发明。本领域技术人员可以理解，在不脱离实施例的基本特征的情况下，可以进行以上未提出的多种变化和应用。例如，实施例中具体表示的每个组件可以变化。另外，应当理解，与这样的变化和这样的应用有关的差异包括在所附权利要求所限定的本发明的范围内。

Claims (17)

1.一种膜上多合一芯片用柔性电路板，所述柔性电路板包括：
基板；
导电图案部，所述导电图案部设置在所述基板上；以及
保护层，所述保护层部分地设置在所述导电图案部上，
其中，所述导电图案部包括彼此间隔开的第一导电图案部和第二导电图案部，
所述第一导电图案部和所述第二导电图案部中的每一者包括依次布置在所述基板上的布线图案层、第一镀层和第二镀层，
所述第一导电图案部包括第一开口区域，所述保护层在所述第一开口区域中开口，
所述第二导电图案部包括第二开口区域，所述保护层在所述第二开口区域中开口，并且
在所述第一开口区域中的所述第二镀层的锡含量大于在所述第二开口区域中的所述第二镀层的锡含量。
2.根据权利要求1所述的柔性电路板，其中，在所述第一开口区域中所述第二镀层的所述锡Sn含量为50原子％以上，并且
在所述第二开口区域中所述第二镀层的所述锡Sn含量小于50原子％。
3.根据权利要求1所述的柔性电路板，其中，在所述第二开口区域中所述第二镀层是铜Cu和锡Sn的合金层。
4.根据权利要求1所述的柔性电路板，其中，所述第一导电图案部包括位于所述第一导电图案部的一端和另一端处的第一引线图案部，以及连接所述第一导电图案部的所述一端和所述另一端的第一延伸图案部，
所述第二导电图案部包括位于所述第二导电图案部的一端和另一端处的第二引线图案部，以及连接所述第二导电图案部的所述一端和所述另一端的第二延伸图案部，并且
所述第一引线图案部在形状上不同于所述第二引线图案部。
5.根据权利要求4所述的柔性电路板，其中，所述第一引线图案部的线宽小于所述第二引线图案部的线宽。
6.根据权利要求4所述的柔性电路板，其中，所述第一引线图案部的线宽对应于所述第一延伸图案部的线宽，并且
所述第二引线图案部的至少一个端部的线宽不同于所述第二延伸图案部的线宽。
7.根据权利要求4所述的柔性电路板，其中，所述第一导电图案部包括在所述基板上以第一距离间隔开的多个第一导电图案部，
所述第二导电图案部包括在所述基板上以第二距离间隔开的多个第二导电图案部，并且
所述第一距离小于所述第二距离。
8.一种芯片封装，所述芯片封装包括膜上多合一芯片用柔性电路板，所述柔性电路板包括：
基板；
导电图案部，所述导电图案部设置在所述基板上；以及
保护层，所述保护层部分地设置在所述导电图案部上，
其中，所述导电图案部包括彼此间隔开的第一导电图案部和第二导电图案部，
所述第一导电图案部和所述第二导电图案部中的每一者包括依次布置在所述基板上的布线图案层、第一镀层和第二镀层，
所述第一导电图案部包括第一开口区域，所述保护层在所述第一开口区域中开口，
所述第二导电图案部包括第二开口区域，所述保护层在所述第二开口区域中开口，
在所述第一开口区域中的所述第二镀层的锡含量大于在所述第二开口区域中的所述第二镀层的锡含量，并且
在所述第一开口区域中设置有第一芯片，在所述第二开口区域中设置有第二芯片。
9.根据权利要求8所述的芯片封装，其中，所述第一芯片是驱动IC芯片，所述第二芯片是二极管芯片、电源IC芯片、触摸传感器IC芯片、多层陶瓷电容器MLCC芯片、球栅阵列BGA芯片和芯片电容器中的至少一者。
10.根据权利要求8所述的芯片封装，其中，所述第一芯片和所述第二芯片设置在所述膜上多合一芯片用柔性电路板的同一个表面上。
11.根据权利要求8所述的芯片封装，其中，所述第一导电图案部包括位于所述第一导电图案部的一端处的第一内部引线图案部、位于所述第一导电图案部的另一端处的第一外部引线图案部以及连接所述第一导电图案部的所述一端和所述另一端的第一延伸图案部，
所述第二导电图案部包括位于所述第二导电图案部的一端处的第二内部引线图案部、位于所述第二导电图案部的另一端处的第二外部引线图案部以及连接所述第二导电图案部的所述一端和所述另一端的第二延伸图案部，
第一连接部和所述第一芯片设置在所述第一内部引线图案部上，并且
第二连接部和所述第二芯片设置在所述第二内部引线图案部上。
12.根据权利要求11所述的芯片封装，其中，所述第一连接部和所述第二连接部具有不同的尺寸和不同的形状。
13.根据权利要求11所述的芯片封装，其中，所述第一连接部包含金Au，并且
所述第二连接部包含除金Au以外的金属。
14.根据权利要求11所述的芯片封装，其中，所述第一内部引线图案部的所述第二镀层是锡Sn含量为50原子％以上的纯锡层，并且
所述第二内部引线图案部的所述第二镀层是锡Sn含量小于50原子％的锡合金层。
15.根据权利要求11所述的芯片封装，其中，所述第一内部引线图案部的宽度和所述第一连接部的宽度彼此相等或相差20％以下，并且
所述第二连接部的宽度不小于所述第二内部引线图案部的宽度的1.5倍。
16.一种电子装置，包括：
膜上多合一芯片用柔性电路板，所述膜上多合一芯片用柔性电路板包括：基板；导电图案部，所述导电图案部设置在所述基板上；以及保护层，所述保护层部分地设置在所述导电图案部上，其中，所述导电图案部包括彼此间隔开的第一导电图案部和第二导电图案部，所述第一导电图案部和所述第二导电图案部中的每一者包括依次布置在所述基板上的布线图案层、第一镀层和第二镀层，所述第一导电图案部包括第一开口区域，所述保护层在所述第一开口区域中开口，所述第二导电图案部包括第二开口区域，所述保护层在所述第二开口区域中开口，并且在所述第一开口区域中的所述第二镀层的锡含量大于在所述第二开口区域中的所述第二镀层的锡含量；
显示面板，所述显示面板连接到所述膜上多合一芯片用柔性电路板的一端；以及
主板，所述主板连接到所述膜上多合一芯片用柔性电路板的所述一端相对的另一端。
17.根据权利要求16所述的电子装置，其中，在所述膜上多合一芯片用柔性电路板的所述第一开口区域中设置的第一芯片和在所述第二开口区域中设置的第二芯片是不同的类型，
所述显示面板和所述主板彼此面对设置，并且
所述膜上多合一芯片用柔性电路板弯曲并且设置在所述显示面板与所述主板之间。
CN201880032447.3A 2017-05-15 2018-05-09 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置 Active CN110637506B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2017-0060178 2017-05-15
KR10-2017-0060056 2017-05-15
KR1020170060178A KR102374299B1 (ko) 2017-05-15 2017-05-15 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR1020170060056A KR102438205B1 (ko) 2017-05-15 2017-05-15 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
PCT/KR2018/005294 WO2018212498A1 (ko) 2017-05-15 2018-05-09 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Publications (2)

Publication Number Publication Date
CN110637506A true CN110637506A (zh) 2019-12-31
CN110637506B CN110637506B (zh) 2022-05-13

Family

ID=64274066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032447.3A Active CN110637506B (zh) 2017-05-15 2018-05-09 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置

Country Status (4)

Country Link
US (1) US10986726B2 (zh)
JP (1) JP6856777B2 (zh)
CN (1) CN110637506B (zh)
WO (1) WO2018212498A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066085B (zh) 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
JP7265443B2 (ja) * 2019-07-31 2023-04-26 日本航空電子工業株式会社 配線板組立体
US11696403B2 (en) * 2019-08-07 2023-07-04 Chongqing Boe Optoelectronics Technology Co., Ltd. Display device and electronic apparatus
CN210467891U (zh) * 2019-11-29 2020-05-05 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308491A (ja) * 2000-04-21 2001-11-02 Three M Innovative Properties Co 片面配線基板、該片面配線基板を含む表示モジュール及び該片面配線基板の接続方法
CN1808712A (zh) * 2005-01-18 2006-07-26 夏普株式会社 半导体装置、显示模块以及半导体装置的制造方法
JP2007214581A (ja) * 2001-07-30 2007-08-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびフラットディスプレイ装置
JP2008218927A (ja) * 2007-03-07 2008-09-18 Mitsui Mining & Smelting Co Ltd フレキシブル配線基材並びに半導体装置及びその製造方法
KR20090110588A (ko) * 2008-04-18 2009-10-22 엘에스엠트론 주식회사 접속 신뢰성이 우수한 연성 회로 기판
KR20140022210A (ko) * 2012-08-13 2014-02-24 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
KR100374075B1 (ko) 1999-03-04 2003-03-03 미쓰이 긴조꾸 고교 가부시키가이샤 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP3983120B2 (ja) 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
JP4162530B2 (ja) 2003-04-08 2008-10-08 セイコーインスツル株式会社 電子機器、フィルム基板、半導体装置及び表示装置の製造方法
KR100761863B1 (ko) 2006-11-30 2007-09-28 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR101054294B1 (ko) 2008-04-14 2011-08-08 홍익대학교 산학협력단 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
KR101022912B1 (ko) 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
EP2405469B1 (en) 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
KR101049520B1 (ko) 2011-03-04 2011-07-15 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
EP3385027A1 (en) 2013-10-31 2018-10-10 Alpha Metals, Inc. Lead-free, silver-free solder alloys
US20150195912A1 (en) 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
KR20160144540A (ko) 2015-06-08 2016-12-19 한국기계연구원 전도성 고분자를 포함하는 솔더 조성물 및 이를 이용한 전도성 패턴 결합 방법
KR102257253B1 (ko) 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308491A (ja) * 2000-04-21 2001-11-02 Three M Innovative Properties Co 片面配線基板、該片面配線基板を含む表示モジュール及び該片面配線基板の接続方法
JP2007214581A (ja) * 2001-07-30 2007-08-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびフラットディスプレイ装置
CN1808712A (zh) * 2005-01-18 2006-07-26 夏普株式会社 半导体装置、显示模块以及半导体装置的制造方法
JP2008218927A (ja) * 2007-03-07 2008-09-18 Mitsui Mining & Smelting Co Ltd フレキシブル配線基材並びに半導体装置及びその製造方法
KR20090110588A (ko) * 2008-04-18 2009-10-22 엘에스엠트론 주식회사 접속 신뢰성이 우수한 연성 회로 기판
KR20140022210A (ko) * 2012-08-13 2014-02-24 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치

Also Published As

Publication number Publication date
JP2020520558A (ja) 2020-07-09
US10986726B2 (en) 2021-04-20
CN110637506B (zh) 2022-05-13
WO2018212498A1 (ko) 2018-11-22
JP6856777B2 (ja) 2021-04-14
US20210045229A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
CN111316762B (zh) 柔性电路板及包括该柔性电路板的芯片封装
CN110637506B (zh) 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置
CN115066085B (zh) 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
CN111512447B (zh) 指纹识别模块和包括该指纹识别模块的电子装置
KR102430863B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102438205B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20230005893A1 (en) Fingerprint recognition module and electronic device comprising same
KR20190054500A (ko) 통합형 연성 회로기판 및 이를 포함하는 칩 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant