CN110634861A - 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 - Google Patents
基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 Download PDFInfo
- Publication number
- CN110634861A CN110634861A CN201910860757.0A CN201910860757A CN110634861A CN 110634861 A CN110634861 A CN 110634861A CN 201910860757 A CN201910860757 A CN 201910860757A CN 110634861 A CN110634861 A CN 110634861A
- Authority
- CN
- China
- Prior art keywords
- gan
- adopting
- thickness
- substrate
- mobility transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 159
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000005516 engineering process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000005669 field effect Effects 0.000 claims abstract description 60
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 60
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 57
- 239000010703 silicon Substances 0.000 claims abstract description 49
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 34
- 239000000872 buffer Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 88
- 230000008569 process Effects 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 238000000137 annealing Methods 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 29
- 239000000377 silicon dioxide Substances 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 238000005566 electron beam evaporation Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000243 solution Substances 0.000 claims description 19
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 17
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 16
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 12
- 238000009210 therapy by ultrasound Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000008367 deionised water Substances 0.000 claims description 9
- 229910021641 deionized water Inorganic materials 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 241000252506 Characiformes Species 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 238000002791 soaking Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000007853 buffer solution Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000011259 mixed solution Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241000219318 Amaranthus Species 0.000 description 1
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，其自下而上包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)，AlGaN势垒层的中间刻有隔离槽(4)，以对所组合的两种晶体管进行电气隔离；隔离槽一侧的AlGaN势垒层上设有GaN高电子迁移率晶体管的源、漏、栅电极；隔离槽另一侧的AlGaN势垒层一侧上设有Si有源层(5)；该Si有源层键合到隔离槽一侧的AlGaN势垒层上，形成硅与氮化镓异质集成的单片芯片。本发明降低了制造成本，增强了器件的可靠性，可用于电源转换器及反相器电源控制与转换。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种Cascode氮化镓高迁移率晶体管及制作方法，可用作汽车、航空航天、发电站中大规模集成电路的制造。
技术背景
在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等功能的微系统。微系统的核心技术是集成，而集成技术正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统集成发展。近年来，半导体工艺技术快速发展，不仅体现在射频、模拟、混合信号等传统的半导体工艺，还体现在系统的异质集成等非传统的半导体工艺。异质集成分为混合集成和单片集成。其中，混合集成是将不同衬底材料的芯片通过封装键合而实现的一种集成方式，其代表技术是三维芯片堆叠，类似于系统级封装SiP的概念；单片集成是将各种不同功能的器件在单芯片上集成，省去了这些芯片的封装，但通过外延法生长异质材料实现单片集成的工艺制造难度较大，且外延材料质量的好坏受限于其与衬底材料之间的晶格失配度，若晶格失配度太大，则会在外延层中产生大量缺陷，甚至无法生长单晶，影响器件的性能和寿命。
20世纪80年代后期，科学家在碳化硅、蓝宝石衬底上通过插入氮化镓缓冲层的方法生长出高质量的GaN及AlGaN后，GaN高电子迁移率晶体管就进入了飞速发展的时期。GaN高电子迁移率晶体管器件拥有诸多的优势：一是具有较高的工作电压及工作频率，二是具有较低的导通电阻和较小的输入输出电容，三是具有更高的抗辐照性与更高的耐高温性。由于以上优势，GaN高电子迁移率晶体管器件经常被用于电力电子领域与微波领域，而增强型GaN高电子迁移率晶体管器件相比于耗尽型GaN高电子迁移率晶体管器件还具有降低设计成本、拓展应用领域的优势。比如，在设计微波大功率芯片时，增强型GaN高电子迁移率晶体管器件因为具有正向的阈值电压，所以不需要负栅压的电源设计，这会很大程度上降低芯片的设计成本；此外，增强型GaN高电子迁移率晶体管器件只有在正栅压时才导通，因此可以将其应用在低功耗数字电路中。由于增强型GaN高电子迁移率晶体管器件具有如此多的优势，故而人们对其展开了大量研究。为了实现增强型GaN高电子迁移率晶体管器件，业界已有多种制造方法，其中比较常用的方法就是采用由低压增强型的Si MOS场效应管和高压耗尽型的GaN高电子迁移率晶体管器件组成的Cascode结构。通过这种结构，可以更加方便的使原本为耗尽型的GaN高电子迁移率晶体管器件在加正向栅压时导通工作。
目前，国际整流公司IR和Transform公司都在致力研发基于该结构的增强型GaN高电子迁移率晶体管器件。但迄今为止，Cascode结构的GaN高电子迁移率晶体管器件的制作还是基于混合集成，即通过将硅芯片与氮化镓芯片封装键合而实现，如图2所示，用这样方法制作的芯片集成度较低、面积较大，无法满足如今电子系统小型化、高集成化的发展要求，且不利于摩尔定律的延续，即集成电路上可容纳的元器件的数目及其性能受到限制。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法，实现晶圆级异质集成，降低单片集成的工艺成本，增强器件的可靠性，提高芯片集成度，实现对摩尔定律的延续。
为实现上述目的技术关键是：采用智能剥离技术制作出硅与氮化镓键合在一起的基片，在此基础上制作单片异质集成Cascode氮化镓高电子迁移率晶体管，其实现方案如下：
一.基于智能剥离技术的单片异质集成Cascode氮化镓高电子迁移率晶体管。
由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，其自下而上包括：衬底1、GaN缓冲层2和AlGaN势垒层3，其特征在于：AlGaN势垒层3的中间刻有隔离槽4，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；
隔离槽4一侧的AlGaN势垒层3上设有GaN高电子迁移率晶体管的源电极6、栅电极7和漏电极8；隔离槽4另一侧的AlGaN势垒层3一侧上部设有Si有源层5；
Si有源层5上的两边设有Si金属氧化物半导体场效应晶体管的源电极9和漏电极12，该源、漏电极之间设有栅介质层10，栅介质层10上设有栅电极11；Si金属氧化物半导体场效应晶体管的漏电极12与GaN高电子迁移率晶体管的源电极6之间通过第一金属互联条13进行电气连接；
Si金属氧化物半导体场效应晶体管的源电极9与GaN高电子迁移率晶体管的栅电极7之间，通过第二金属互联条14进行电气连接。
进一步，其特征在于：AlGaN势垒层3的中间的隔离槽深至GaN缓冲层2，以切断二维电子气，防止器件之间的漏电。
进一步，其特征在于：Si金属氧化物半导体场效应晶体管的漏电极11与GaN高电子迁移率晶体管的源电极5之间通过第一金属互联条12进行电气连接；Si金属氧化物半导体场效应晶体管的源电极8与GaN高电子迁移率晶体管的栅电极6之间，通过第二金属互联条13进行电气连接。
进一步，其特征在于：
衬底1的厚度为400-500μm，材料为蓝宝石或SiC或硅；
进一步，其特征在于：
GaN缓冲层2的厚度为1-2μm；
AlGaN势垒层3的厚度为20-30nm；
Si有源层4的厚度为100-200nm。
进一步，其特征在于：
GaN高电子迁移率晶体管的源电极5和漏电极7的厚度均为262nm；
GaN高电子迁移率晶体管的栅电极6的厚度为145nm；
Si金属氧化物半导体场效应晶体管的源电极8和漏电极11的厚度均为30-100nm；
Si金属氧化物半导体场效应晶体管的栅介质层9的厚度为10-20nm；
Si金属氧化物半导体场效应晶体管的栅电极10的厚度为100-150nm；
第一金属互联条12与第二金属互联条13的厚度均为200-300nm。
二.基于智能剥离技术的单片异质集成Cascode氮化镓高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)采用晶圆清洗工艺，将AlGaN/GaN/Substrate基片分别依次用丙酮、乙醇、去离子水超声5min，后在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，得到高度洁净的AlGaN/GaN/Substrate基片；
2)采用等离子化学气相沉积工艺，在AlGaN/GaN/Substrate基片上淀积1μm厚的二氧化硅，形成隔离缓冲层，起到电气隔离与缓冲基片应力的作用；
3)采用高温退火工艺，将长有二氧化硅隔离缓冲层的样品在温度为900℃的氮气氛围下退火30min，以使二氧化硅致密；
4)采用化学机械抛光工艺，研磨二氧化硅隔离缓冲层，使得其表面粗糙度减小至0.3-0.4nm；
5)采用晶圆清洗工艺，将Si基片分别依次用丙酮、乙醇、去离子水超声5min后，再在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，再用稀氢氟酸溶液(HF:H2O＝1:50)浸泡1min，得到高度洁净的Si基片；
6)采用高温热氧化工艺，将清洗后的Si基片在氧气氛围下，以900℃的温度进行高温氧化2min，得到一层致密的热氧化层；
7)采用离子注入工艺，在6)所得的样品上将H+注入Si基片深至100-200nm的位置，其中离子注入的剂量为1×1016cm-2，注入能量为10keV；
8)采用晶圆键合工艺及退火工艺，将7)得到的样品基片与AlGaN/GaN/Substrate基片进行亲水性键合，并在氮气氛围下加热至400-600℃，使氢离子层产生断裂，得到附有厚度为100-200nm硅薄膜的AlGaN/GaN/Substrate基片；
9)采用化学机械抛光工艺，将经8)键合后样品顶层硅薄膜的粗糙度减小至0.3-0.4nm，使其变得平整光滑；再采用反应离子刻蚀工艺，在平滑的硅薄膜上刻蚀出硅器件有源区台面；并刻蚀形成隔离槽，隔离槽另一侧即为氮化镓器件有源区台面；
10)采用离子注入工艺，在硅器件有源区台面上注入磷离子，其中离子注入的剂量为1×1016cm-2，注入能量为10keV，形成硅金属氧化物半导体场效应晶体管的源漏掺杂区；
11)采用湿法刻蚀工艺，利用BOE缓冲溶液在氮化镓器件有源区台面的对应位置去除二氧化硅后，再采用电子束蒸发工艺，依次在氮化镓器件有源区台面淀积Ti，Al，Ni，Au，其厚度分别为22nm，140nm，55nm和45nm，形成GaN高电子迁移率晶体管的源漏电极；然后采用退火工艺，在温度为875℃的氮气氛围下退火30s，使得氮化镓器件的源漏电极与AlGaN融合形成欧姆接触，并激活硅器件的源漏掺杂；
12)采用湿法刻蚀工艺，利用BOE缓冲溶液在11)步所得样品中氮化镓器件有源区台面的对应位置去除二氧化硅后，再采用电子束蒸法工艺，依次在氮化镓器件有源区台面淀积Ni，Au，其厚度分别为45nm和150nm，形成GaN高电子迁移率晶体管的栅电极；
13)采用原子层沉积工艺，在12)步得到的样品上淀积厚度为10nm的HfO2介质层；
14)采用电子束蒸发工艺，在13)步得到的样品中硅器件有源区台面的HfO2介质层上依次淀积Ni，Au，其厚度分别为20nm和120nm，形成Si金属氧化物半导体场效应晶体管的栅电极；
15)采用反应离子刻蚀工艺，在14)步得到的样品中硅器件有源区台面的对应位置去除HfO2介质层，之后采用电子束蒸发工艺，在去除了HfO2的位置淀积厚度为30nm的Ni，再进行退火，使得硅器件的源漏电极与源漏掺杂区形成欧姆接触；
16)采用反应离子刻蚀工艺，将经第13)步覆盖在氮化镓器件有源区台面栅源漏极上的HfO2介质层去除，使得GaN高电子迁移率晶体管的栅源漏极暴露出来；
17)采用电子束蒸发工艺，在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间，分别依次淀积45nm厚的Ni，200nm厚的Au，形成金属互连，完成基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管的制作。
本发明由于使用智能剥离技术，即上述制作方法的步骤5)至步骤8)，作为单片异质集成的手段，与现有技术相比，具有如下优点：
1、不仅使得Si与GaN的单片异质集成可以达到晶圆级的集成尺寸，且相比于直接将SOI与AlGaN/GaN/Substrate基片键合作为集成手段极大降低了制造成本。
2、极大地增强了器件的可靠性，缩小了微系统的体积尺寸，提高了芯片集成度，延续了摩尔定律。
附图说明
图1是本发明Cascode结构氮化镓高电子迁移率晶体管器件的示意图；
图2是现有Cascode结构氮化镓高电子迁移率晶体管器件的示意图；
图3是本发明制作Cascode结构氮化镓高电子迁移率晶体管器件的流程示意图。
具体实施方式
参照图1，本发明基于智能剥离技术的单片异质集成Cascode氮化镓高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，其自下而上包括：400-500μm厚的衬底1、1-2μm厚的GaN缓冲层2、20-30nm厚的AlGaN势垒层3。其中,衬底材料1选用蓝宝石衬底或SiC衬底或硅衬底；AlGaN势垒层3的中间刻有槽深至GaN缓冲层2的隔离槽4，以切断二维电子气，防止器件之间的漏电。
隔离槽4一侧的AlGaN势垒层3的上面键合有100-200nm厚的Si有源层5，该Si有源层5上的两边设有20-40nm厚的源电极9和漏电极12；源、漏电极之间设有10-20nm厚的HfO2作为栅介质层10；栅介质层10上设有150-250nm厚的栅电极11，构成硅金属氧化物半导体场效应晶体管。
隔离槽另一侧的AlGaN势垒层3设有262nm厚的源电极6和漏电极8，在源、漏电极之间设有145nm厚的栅电极7，构成氮化镓高电子迁移率晶体管。
在硅金属氧化物半导体场效应晶体管的漏电极12与氮化镓高电子迁移率晶体管的源电极6之间设有200-300nm厚的第一金属互连条13，用于对该两器件之间进行电气连接；在硅金属氧化物半导体场效应晶体管的源电极9与氮化镓高电子迁移率晶体管的栅电极7之间设有200-300nm厚的第二金属互联条14，用于对这两个器件进行电气连接，至此形成基于键合技术的硅与氮化镓异质集成的单片芯片。
参照图3，本发明制作基于智能剥离技术的单片异质集成Cascode氮化镓高电子迁移率晶体管的方法，给出以下三种实施例。
实施例1：制备单晶硅薄膜厚度为100nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。
步骤1，清洗AlGaN/GaN/Substrate基片。
1.1)选取AlGaN势垒层厚度为20nm、GaN缓冲层厚度为1μm、衬底厚度为400μm的AlGaN/GaN/Substrate基片，如图3(a)；
1.2)采用晶圆清洗工艺，将AlGaN/GaN/Substrate基片分别依次用丙酮、乙醇、去离子水超声5min后，再在H2O2:H2SO4＝1:3的食人鱼溶液中浸泡5min，得到高度洁净的AlGaN/GaN/Substrate基片，如图3(b)。
步骤2，淀积二氧化硅，形成隔离缓冲层。
采用等离子化学气相沉积工艺，在清洗后的AlGaN/GaN/Substrate基片上淀积1μm厚的二氧化硅，形成隔离缓冲层，如图3(c)。
步骤3，对长有二氧化硅隔离缓冲层的样品进行退火。
采用高温退火工艺，将长有二氧化硅隔离缓冲层的样品在温度为900℃的氮气氛围下退火30min，以使二氧化硅致密，如图3(d)。
步骤4，对二氧化硅隔离缓冲层进行研磨。
采用化学机械抛光工艺，研磨二氧化硅隔离缓冲层，使得其表面粗糙度减小至0.3-0.4nm，为成功键合做准备，如图3(e)。
步骤5，采用智能剥离技术形成Si有源层。
5.1)清洗Si基片，即先采用晶圆清洗工艺，将Si基片分别依次用丙酮、乙醇、去离子水超声5min，再在H2O2:H2SO4＝1:3的食人鱼溶液中浸泡5min，再用HF:H2O＝1:50的稀氢氟酸溶液浸泡1min，得到高度洁净的Si基片；
5.2)采用高温退火工艺将清洗后的Si基片在氧气氛围下，以900℃的温度进行高温氧化2min，得到一层致密的热氧化层，为键合做准备；
5.3)采用离子注入工艺，在步骤5.2)中所得的样品上将氢离子注入Si基片深至100nm的位置，其中离子注入的剂量为1×1016cm-2，注入能量为10keV，如图3(f)；
5.4)采用晶圆键合技术，将步骤5.3)中得到的Si基片与步骤4中得到的AlGaN/GaN/Substrate基片放入键合机中进行亲水性键合，使两个基片结合成为整体，如图3(g)；
5.5)采用高温退火工艺，将步骤5.4)中得到的样品，在氮气氛围下加热至400℃，使氢离子层产生断裂，得到键合了硅薄膜的AlGaN/GaN/Substrate基片，该硅薄膜的厚度为100nm，如图3(h)；
5.6)采用化学机械抛光工艺，将键合后样品的顶层硅薄膜变得平整光滑，使其粗糙度减小至0.3nm，如图3(i)。
步骤6，刻蚀形成Si器件有源区台面。
采用反应离子刻蚀工艺，在步骤5中得到的样品上刻蚀出Si器件的有源区台面，如图3(j)。
步骤7，刻蚀形成GaN器件有源区台面。
采用反应离子刻蚀工艺，在步骤6中得到的样品上中部刻蚀形成隔离槽，该隔离槽另一侧即为氮化镓器件有源区台面，如图3(k)。
步骤8，离子注入，形成硅金属氧化物半导体场效应晶体管的源漏掺杂区。
采用离子注入工艺，在硅器件有源区台面上注入剂量为1×1016cm-2，能量为10keV的磷离子，形成硅金属氧化物半导体场效应晶体管的源漏掺杂区，如图3(l)。
步骤9，制作氮化镓高电子迁移率晶体管的源漏电极，并退火形成欧姆接触及激活硅金属氧化物半导体场效应晶体管的源漏区掺杂。
9.1)采用湿法刻蚀工艺，利用NH4F:HF＝6:1的BOE缓冲溶液在氮化镓器件有源区台面的对应位置去除二氧化硅；
9.2)采用电子束蒸发工艺，在去除了二氧化硅的有源区台面依次淀积厚度为22nm的Ti，140nm的Al，55nm的Ni，45nm的Au，形成氮化镓高电子迁移率晶体管的源漏电极，再在温度为875℃的氮气氛围下退火30s，使得氮化镓器件的源漏电极与AlGaN融合形成欧姆接触，并激活硅器件的源漏掺杂，如图3(m)。
步骤10，制作氮化镓高电子迁移率晶体管的栅极。
10.1)采用湿法刻蚀工艺，利用NH4F:HF＝6:1的BOE缓冲溶液在步骤9中所得样品的氮化镓器件有源区台面的对应位置去除二氧化硅；
10.2)采用电子束蒸法工艺，在去除了二氧化硅的氮化镓器件有源区台面依次淀积厚度为45nm的Ni和150nm厚的Au，形成氮化镓高电子迁移率晶体管的栅电极，如图3(n)。
步骤11，淀积硅金属氧化物半导体场效应晶体管的栅介质层。
采用原子层沉积工艺，将步骤10中得到的样品在250℃的氮气氛围下进行淀积，得到厚度为10nm的HfO2栅介质层，如图3(o)。
步骤12，制作硅金属氧化物半导体场效应晶体管的栅电极。
采用电子束蒸发工艺，在步骤11中得到的样品的硅器件有源区台面的HfO2介质层上依次淀积厚度为20nm的Ni，120nm厚的Au，形成硅金属氧化物半导体场效应晶体管的栅电极，如图3(p)。
步骤13，制作硅金属氧化物半导体场效应晶体管的源漏电极。
采用反应离子刻蚀工艺，在步骤12中得到样品的硅器件有源区台面对应位置刻蚀掉HfO2介质层，之后采用电子束蒸发工艺，在去除了HfO2的位置淀积厚度为30nm的Ni，再在温度为400℃的氮气氛围下退火30s，使得硅器件的源漏电极与源漏掺杂区形成欧姆接触，如图3(q)。
步骤14，开通孔，使氮化镓高电子迁移率晶体管的栅源漏电极暴露出来。
采用反应离子刻蚀工艺，去除经步骤11覆盖在氮化镓器件有源区台面栅源漏极上的HfO2介质层，使得氮化镓高电子迁移率晶体管的栅源漏极暴露出来，形成通孔，如图3(r)。
步骤15，制作硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管之间的金属互联条。
采用电子束蒸发工艺，在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间，分别依次淀积45nm厚的Ni，200nm厚的Au，形成金属互连，完成单晶硅薄膜厚度为100nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管的制备，如图3(s)。
实施例2：制备单晶硅薄膜厚度为145nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。
步骤一，清洗AlGaN/GaN/Substrate基片。
选取AlGaN势垒层厚度为30nm、GaN缓冲层厚度为1μm、衬底厚度为450μm的AlGaN/GaN/Substrate基片，如图3(a)；
采用晶圆清洗工艺，将AlGaN/GaN/Substrate基片分别依次用丙酮、乙醇、去离子水超声5min，后在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，得到高度洁净的AlGaN/GaN/Substrate基片，如图3(b)。
步骤二，淀积二氧化硅，形成隔离缓冲层。
本步骤的具体实施与实施例1的步骤2相同，如图3(c)。
步骤三，对长有二氧化硅隔离缓冲层的样品进行退火。
本步骤的具体实施与实施例1的步骤3相同，如图3(d)。
步骤四，对二氧化硅隔离缓冲层进行研磨。
本步骤的具体实施与实施例1的步骤4相同，如图3(e)。
步骤五，采用智能剥离技术形成Si有源层。
5a)清洗Si基片并进行高温退火；
本步骤的具体实施与实施例1的步骤5.1)和步骤5.2)相同。
5b)采用离子注入工艺，在步骤5a)中所得的样品上将氢离子注入Si基片深至145nm的位置，其中离子注入的剂量为1×1016cm-2，注入能量为10keV，如图3(f)；
5c)进行两基片的键合；
本步骤的具体实施与实施例1的步骤5.4)相同，如图3(g)。
5d)采用高温退火工艺，将步骤5c)中得到的样品，在氮气氛围下加热至400℃，使氢离子层产生断裂，键合了硅薄膜的AlGaN/GaN/Substrate基片，该硅薄膜的厚度为145nm，如图3(h)；
5f)采用化学机械抛光工艺，将键合后样品的顶层硅薄膜变得平整光滑，使其粗糙度减小至0.35nm，如图3(i)。
步骤六，刻蚀形成Si器件有源区台面。
本步骤的具体实施与实施例1的步骤6相同，如图3(j)。
步骤七，刻蚀形成GaN器件有源区台面。
本步骤的具体实施与实施例1的步骤7相同，如图3(k)。
步骤八，离子注入，形成硅金属氧化物半导体场效应晶体管的源漏掺杂区。
本步骤的具体实施与实施例1的步骤8相同，如图3(l)。
步骤九，制作氮化镓高电子迁移率晶体管的源漏电极，并退火形成欧姆接触及激活硅金属氧化物半导体场效应晶体管的源漏区掺杂。
本步骤的具体实施与实施例1的步骤9相同，如图3(m)。
步骤十，制作氮化镓高电子迁移率晶体管的栅极。
本步骤的具体实施与实施例1的步骤10相同，如图3(n)。
步骤十一，淀积硅金属氧化物半导体场效应晶体管的栅介质层。
本步骤的具体实施与实施例1的步骤11相同，如图3(o)。
步骤十二，制作硅金属氧化物半导体场效应晶体管的栅电极。
采用电子束蒸发工艺，在步骤11中得到的样品的硅器件有源区台面的HfO2介质层上依次淀积厚度为10nm的Ni，100nm的Au，形成硅金属氧化物半导体场效应晶体管的栅电极，如图3(p)。
步骤十三，制作硅金属氧化物半导体场效应晶体管的源漏电极。
采用反应离子刻蚀工艺，在步骤12中得到样品的硅器件有源区台面对应位置刻蚀掉HfO2介质层，之后采用电子束蒸发工艺，在去除了HfO2的位置淀积厚度为50nm的Ni，再在温度为400℃的氮气氛围下退火30s，使得硅器件的源漏电极与源漏掺杂区形成欧姆接触，如图3(q)。
步骤十四，刻蚀形成通孔。
本步骤的具体实施与实施例1的步骤14相同，如图3(r)。
步骤十五，制作硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管之间的金属互联条。
采用电子束蒸发工艺，在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间，分别依次淀积50nm厚的Ni，210nm厚的Au，形成金属互连，完成单晶硅薄膜厚度为145nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管的制备，如图3(s)。
实施例3：制备单晶硅薄膜厚度为200nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。
步骤A，清洗AlGaN/GaN/Substrate基片。
选取AlGaN势垒层厚度为40nm、GaN缓冲层厚度为2μm、衬底厚度为500μm的AlGaN/GaN/Substrate基片，如图3(a)；
采用晶圆清洗工艺，将AlGaN/GaN/Substrate基片分别依次用丙酮、乙醇、去离子水超声5min，后在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，得到高度洁净的AlGaN/GaN/Substrate基片，如图3(b)。
步骤B，淀积二氧化硅，形成隔离缓冲层。
本步骤的具体实施与实施例1的步骤2相同，如图3(c)。
步骤C，对长有二氧化硅隔离缓冲层的样品进行退火。
本步骤的具体实施与实施例1的步骤3相同，如图3(d)。
步骤D，对二氧化硅隔离缓冲层进行研磨。
本步骤的具体实施与实施例1的步骤4相同，如图3(e)。
步骤E，采用智能剥离技术形成Si有源层。
E1)清洗Si基片并进行高温退火；
本步骤的具体实施与实施例1的步骤5.1)和步骤5.2)相同。
E2)采用离子注入工艺，在步骤E1)中所得的样品上将氢离子注入Si基片深至200nm的位置，其中离子注入的剂量为1×1016cm-2，注入能量为10keV，如图3(f)；
E3)进行两基片的键合；
本步骤的具体实施与实施例1的步骤5.4)相同，如图3(g)。
E4)采用高温退火工艺，将步骤E3)中得到的样品，在氮气氛围下加热至400℃，使氢离子层产生断裂，得到键合了200nm厚硅薄膜的AlGaN/GaN/Substrate基片，如图3(h)；
E5)采用化学机械抛光工艺，将键合后样品的顶层硅薄膜变得平整光滑，使其粗糙度减小至0.4nm，如图3(i)。
步骤F，刻蚀形成Si器件有源区台面。
本步骤的具体实施与实施例1的步骤6相同，如图3(j)。
步骤G，刻蚀形成GaN器件有源区台面。
本步骤的具体实施与实施例1的步骤7相同，如图3(k)。
步骤H，离子注入，形成硅金属氧化物半导体场效应晶体管的源漏掺杂区。
本步骤的具体实施与实施例1的步骤8相同，如图3(l)。
步骤I，制作氮化镓高电子迁移率晶体管的源漏电极，并退火形成欧姆接触及激活硅金属氧化物半导体场效应晶体管的源漏区掺杂。
本步骤的具体实施与实施例1的步骤9相同，如图3(m)。
步骤J，制作氮化镓高电子迁移率晶体管的栅极。
本步骤的具体实施与实施例1的步骤10相同，如图3(n)。
步骤K，淀积硅金属氧化物半导体场效应晶体管的栅介质层。
本步骤的具体实施与实施例1的步骤11相同，如图3(o)。
步骤L，制作硅金属氧化物半导体场效应晶体管的栅电极。
采用电子束蒸发工艺，在步骤11中得到的样品的硅器件有源区台面的HfO2介质层上依次淀积厚度为15nm的Ni，125nm的Au，形成硅金属氧化物半导体场效应晶体管的栅电极，如图3(p)。
步骤M，制作硅金属氧化物半导体场效应晶体管的源漏电极。
采用反应离子刻蚀工艺，在步骤12中得到样品的硅器件有源区台面对应位置刻蚀掉HfO2介质层，之后采用电子束蒸发工艺，在去除了HfO2的位置淀积厚度为70nm的Ni，再在温度为400℃的氮气氛围下退火30s，使得硅器件的源漏电极与源漏掺杂区形成欧姆接触，如图3(q)。
步骤N，刻蚀形成通孔。
本步骤的具体实施与实施例1的步骤14相同，如图3(r)。
步骤O，制作硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管之间的金属互联条。
采用电子束蒸发工艺，在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间，分别依次淀积60nm厚的Ni，220nm厚的Au，形成金属互连，完成单晶硅薄膜厚度为200nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管的制备，如图3(s)。
以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，自下而上包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)，其特征在于：
AlGaN势垒层(3)的中间刻有隔离槽(4)，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；
隔离槽(4)一侧的AlGaN势垒层(3)上设有GaN高电子迁移率晶体管的源电极(6)、栅电极(7)和漏电极(8)；隔离槽(4)另一侧的AlGaN势垒层(3)一侧上部设有Si有源层(5)；
Si有源层(5)上的两边设有Si金属氧化物半导体场效应晶体管的源电极(9)和漏电极(12)，该源、漏电极之间设有栅介质层(10)，栅介质层(10)上设有栅电极(11)；
Si金属氧化物半导体场效应晶体管的漏电极(12)与GaN高电子迁移率晶体管的源电极(6)之间通过第一金属互联条(13)进行电气连接；
Si金属氧化物半导体场效应晶体管的源电极(9)与GaN高电子迁移率晶体管的栅电极(7)之间，通过第二金属互联条(14)进行电气连接。
2.根据权利要求1所述的晶体管，其特征在于：隔离槽(4)深至GaN缓冲层(2)，以切断二维电子气，防止器件之间的漏电。
3.根据权利要求1所述的晶体管，其特征在于：衬底(1)采用蓝宝石或碳化硅或硅。
4.根据权利要求1所述的晶体管，其特征在于：
衬底(1)的厚度为400-500μm，
GaN缓冲层(2)的厚度为1-2μm；
AlGaN势垒层(3)的厚度为20-30nm；
Si有源层(5)的厚度为100-200nm。
5.根据权利要求1所述的晶体管，其特征在于：
GaN高电子迁移率晶体管的源电极(6)和漏电极(8)的厚度均为262nm；
GaN高电子迁移率晶体管的栅电极(7)的厚度为195nm；
Si金属氧化物半导体场效应晶体管的源电极(9)和漏电极(12)的厚度均为30-100nm；
Si金属氧化物半导体场效应晶体管的栅介质层(10)的厚度为10-20nm；
Si金属氧化物半导体场效应晶体管的栅电极(11)的厚度为100-150nm。
第一金属互联条(13)与第二金属互联条(14)的厚度均为200-300nm。
6.一种基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)采用晶圆清洗工艺，将AlGaN/GaN/Substrate基片分别依次用丙酮、乙醇、去离子水超声5min，再在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，得到高度洁净的AlGaN/GaN/Substrate基片；
2)采用等离子化学气相沉积工艺，在洁净的AlGaN/GaN/Substrate基片上淀积1μm厚的二氧化硅，形成隔离缓冲层；
3)采用高温退火工艺，将长有二氧化硅隔离缓冲层的样品退火，以使二氧化硅致密；
4)采用化学机械抛光工艺，研磨二氧化硅隔离缓冲层，使得其表面粗糙度减小至0.3-0.4nm；
5)采用晶圆清洗工艺，将Si基片分别依次用丙酮、乙醇、去离子水超声5min后，再在食人鱼溶液(H2O2:H2SO4＝1:3)中浸泡5min，再用稀氢氟酸溶液(HF:H2O＝1:50)浸泡1min，得到清洗后的高度洁净Si基片；
6)采用高温热氧化工艺，将清洗后的Si基片进行高温氧化，得到一层致密的热氧化层；
7)采用离子注入工艺，在6)所得的样品上将氢离子注入Si基片深至100-200nm的位置；
8)采用晶圆键合工艺及退火工艺，将经7)后的基片与AlGaN/GaN/Substrate基片进行亲水性键合，并在氮气氛围下加热至400-600℃，使氢离子层产生断裂，得到附有厚度为100-200nm硅薄膜的AlGaN/GaN/Substrate基片；
9)采用化学机械抛光工艺，将经8)键合后样品顶层硅薄膜的粗糙度减小至0.3-0.4nm，使其变得平整光滑；再采用反应离子刻蚀工艺，在平滑的硅薄膜上刻蚀出硅器件有源区台面，并在基片中部刻蚀形成隔离槽，该隔离槽另一侧即为氮化镓器件有源区台面；
10)采用离子注入工艺，在硅器件有源区台面上注入磷离子，形成Si金属氧化物半导体场效应晶体管的源漏掺杂区；
11)采用湿法刻蚀工艺，利用BOE缓冲溶液在氮化镓器件有源区台面的对应位置去除二氧化硅后，再采用电子束蒸发工艺，依次在氮化镓器件有源区台面淀积Ti，Al，Ni，Au，其厚度分别为22nm，140nm，55nm和45nm，形成GaN高电子迁移率晶体管的源漏电极；然后采用退火工艺，使得氮化镓器件的源漏电极与AlGaN融合形成欧姆接触，并激活硅器件的源漏掺杂；
12)采用湿法刻蚀工艺，利用BOE缓冲溶液在11)步所得样品中氮化镓器件有源区台面的对应位置去除二氧化硅后，再采用电子束蒸法工艺，依次在氮化镓器件有源区台面淀积Ni，Au，其厚度分别为45nm和150nm，形成GaN高电子迁移率晶体管的栅电极；
13)采用原子层沉积工艺，在12)步得到的样品上淀积厚度为10nm的HfO2介质层；
14)采用电子束蒸发工艺，在13)步得到的样品中硅器件有源区台面的HfO2介质层上依次淀积Ni，Au，其厚度分别为20nm和120nm，形成Si金属氧化物半导体场效应晶体管的栅电极；
15)采用反应离子刻蚀工艺，在14)步得到的样品中硅器件有源区台面的对应位置去除HfO2介质层，之后采用电子束蒸发工艺，在去除了HfO2的位置淀积厚度为30nm的Ni，再进行退火，使得硅器件的源漏电极与源漏掺杂区形成欧姆接触；
16)采用反应离子刻蚀工艺，将经第13)步覆盖在氮化镓器件有源区台面栅源漏极上的HfO2介质层去除，使得GaN高电子迁移率晶体管的栅源漏极暴露出来；
17)采用电子束蒸发工艺，在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间，分别依次淀积45nm厚的Ni，200nm厚的Au，形成金属互连，完成基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管的制作。
7.根据权利要求6所述的方法，其特征在于：
所述3)中的退火工艺条件为：在温度为900℃的氮气氛围下退火30min；
所述11)中退火工艺条件为：在温度为875℃的氮气氛围下退火30s；
所述15)中退火工艺条件为：在温度为400℃的氮气氛围下退火30s。
8.根据权利要求6所述的方法，其特征在于：
所述6)中热氧化工艺条件为在温度为900℃的氧气氛围下热氧化2min；
所述13)中淀积的工艺条件为在温度为250℃的氮气氛围下淀积15min。
9.根据权利要求6所述的方法，其特征在于：
所述7)中离子注入的剂量为1×1016cm-2，注入能量为10keV；
所述10)中离子注入的剂量为1×1016cm-2，注入能量为10keV。
10.根据权利要求6所述的方法，其中11)和12)中的BOE溶液，是由NH4F溶液与HF溶液的按照比例为6:1配置的混合溶液，其配合过程是：
首先，称取34.29g的NH4F固体和85.71ml的去离子水，混合成40％的NH4F溶液；
然后，选取20ml的40％的HF溶液，将NH4F溶液和HF溶液充分混合，配制总量为140ml的BOE溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910860757.0A CN110634861B (zh) | 2019-09-11 | 2019-09-11 | 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910860757.0A CN110634861B (zh) | 2019-09-11 | 2019-09-11 | 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110634861A true CN110634861A (zh) | 2019-12-31 |
| CN110634861B CN110634861B (zh) | 2021-10-29 |
Family
ID=68972174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910860757.0A Active CN110634861B (zh) | 2019-09-11 | 2019-09-11 | 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634861B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863807A (zh) * | 2020-07-30 | 2020-10-30 | 西安电子科技大学 | 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法 |
| CN111863806A (zh) * | 2020-07-30 | 2020-10-30 | 西安电子科技大学 | 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法 |
| CN112504302A (zh) * | 2020-12-15 | 2021-03-16 | 南京工业职业技术大学 | 一种磁吸附转移的氮化镓基柔性差分式无栅生物传感器 |
| CN112768410A (zh) * | 2020-12-30 | 2021-05-07 | 深圳市汇芯通信技术有限公司 | GaN HEMT和Si-CMOS单片集成方法 |
| CN113053814A (zh) * | 2021-03-12 | 2021-06-29 | 浙江大学 | GaN器件结构及其制备方法 |
| CN114725093A (zh) * | 2022-01-26 | 2022-07-08 | 西安电子科技大学广州研究院 | 一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法 |
| CN111863808B (zh) * | 2020-07-30 | 2024-02-23 | 西安电子科技大学 | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374564A (en) * | 1991-09-18 | 1994-12-20 | Commissariat A L'energie Atomique | Process for the production of thin semiconductor material films |
| US20090275156A1 (en) * | 2007-06-08 | 2009-11-05 | Kuo-Chin Huang | Light-emitting gallium nitride-based III-V group compound semiconductor device and manufacturing method thereof |
| CN108885972A (zh) * | 2016-04-05 | 2018-11-23 | 信越化学工业株式会社 | 具有氧化物单晶薄膜的复合晶片的制造方法 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
-
2019
- 2019-09-11 CN CN201910860757.0A patent/CN110634861B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374564A (en) * | 1991-09-18 | 1994-12-20 | Commissariat A L'energie Atomique | Process for the production of thin semiconductor material films |
| US20090275156A1 (en) * | 2007-06-08 | 2009-11-05 | Kuo-Chin Huang | Light-emitting gallium nitride-based III-V group compound semiconductor device and manufacturing method thereof |
| CN108885972A (zh) * | 2016-04-05 | 2018-11-23 | 信越化学工业株式会社 | 具有氧化物单晶薄膜的复合晶片的制造方法 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863807A (zh) * | 2020-07-30 | 2020-10-30 | 西安电子科技大学 | 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法 |
| CN111863806A (zh) * | 2020-07-30 | 2020-10-30 | 西安电子科技大学 | 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法 |
| CN111863808B (zh) * | 2020-07-30 | 2024-02-23 | 西安电子科技大学 | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 |
| CN111863807B (zh) * | 2020-07-30 | 2024-03-29 | 西安电子科技大学 | 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法 |
| CN112504302A (zh) * | 2020-12-15 | 2021-03-16 | 南京工业职业技术大学 | 一种磁吸附转移的氮化镓基柔性差分式无栅生物传感器 |
| CN112768410A (zh) * | 2020-12-30 | 2021-05-07 | 深圳市汇芯通信技术有限公司 | GaN HEMT和Si-CMOS单片集成方法 |
| CN113053814A (zh) * | 2021-03-12 | 2021-06-29 | 浙江大学 | GaN器件结构及其制备方法 |
| CN114725093A (zh) * | 2022-01-26 | 2022-07-08 | 西安电子科技大学广州研究院 | 一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法 |
| CN114725093B (zh) * | 2022-01-26 | 2024-04-16 | 西安电子科技大学广州研究院 | 一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634861B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634861B (zh) | 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 | |
| CN110610936B (zh) | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 | |
| CN109786376B (zh) | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 | |
| US7023057B2 (en) | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| US7579623B2 (en) | Stacked transistors and process | |
| US10002882B2 (en) | Method for manufacturing a high-resistivity semiconductor-on-insulator substrate including an RF circuit overlapping a doped region in the substrate | |
| US20070040235A1 (en) | Dual trench isolation for CMOS with hybrid orientations | |
| CN111863806A (zh) | 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN111566827A (zh) | 利用工程化衬底结构实施的功率器件和rf器件 | |
| KR20070086303A (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체디바이스를 만드는 방법 및 반도체 디바이스 | |
| CN110459595B (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN104241250A (zh) | 用于形成接触件的掺杂保护层 | |
| CN111863808B (zh) | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 | |
| CN112635391B (zh) | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 | |
| CN111863807B (zh) | 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法 | |
| CN112236844A (zh) | 硅上氮化镓器件中的寄生电容降低 | |
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 | |
| CN110610938B (zh) | 基于溶液法的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 | |
| CN111952186A (zh) | 基于空腔包围结构的场效应晶体管及制备方法 | |
| CN111834286A (zh) | 半导体绝缘衬底、晶体管及其制备方法 | |
| US9349748B2 (en) | Method for forming deep trench isolation for RF devices on SOI | |
| US20160247801A1 (en) | Method for forming deep trench isolation for rf devices on soi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |