CN110619917B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110619917B
CN110619917B CN201811600676.9A CN201811600676A CN110619917B CN 110619917 B CN110619917 B CN 110619917B CN 201811600676 A CN201811600676 A CN 201811600676A CN 110619917 B CN110619917 B CN 110619917B
Authority
CN
China
Prior art keywords
address
repair
signal
fuse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811600676.9A
Other languages
English (en)
Other versions
CN110619917A (zh
Inventor
具滋凡
池性洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110619917A publication Critical patent/CN110619917A/zh
Application granted granted Critical
Publication of CN110619917B publication Critical patent/CN110619917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体器件，其包括单元阵列，该单元阵列具有根据刷新单位而被划分的上区段和下区段。该半导体器件包括第一修复控制器，第一修复控制器被配置为基于处于第一电平的选择地址、熔丝地址、行地址和第二控制信号而输出用于控制上区段的修复操作的第一修复信号，并且基于熔丝地址、行地址和选择地址而产生用于控制下区段的修复操作的第一控制信号。

Description

半导体器件
相关申请的交叉引用
本申请要求在2018年6月19日提交的申请号为10-2018-0070045的韩国专利申请的优先权，其公开的全部内容由此通过引用合并于此。
技术领域
本公开的实施例总体而言涉及半导体器件，并且更具体地涉及一种被配置为用冗余单元代替有缺陷单元的修复电路的技术、以及用冗余单元代替有缺陷单元的方法。
背景技术
半导体存储器件由以矩阵形式布置的多个存储单元构成。然而，如果来自多个存储单元中的至少一个存储单元中出现缺陷单元或故障单元，则半导体存储器件不可能正常操作，因此具有缺陷单元的半导体存储器件被视作有缺陷的产品并被丢弃。
此外，随着半导体存储器件已经被开发为以更高的速度具有更高集成度，更有可能导致缺陷单元存在。如果整个半导体存储器件因半导体存储器件中所包括的所有存储单元之中仅一些存储单元中产生的缺陷而被丢弃，则丢弃整个半导体存储器件在成本上低效并且离高产品效率相距甚远。
结果，由产出的芯片的总数量与正常芯片的数量的比率表示的成品率(其是决定半导体存储器件的制造成本所需的)逐渐降低。因此，为了提高半导体存储器件的成品率，很多开发商和公司正在对下述方法进行深入研究：即用于构造被配置为以更高速度操作的高度集成的半导体存储器件的方法、以及用于有效修复缺陷单元的方法。
作为用于修复缺陷单元的方法的示例，一种将被配置为用冗余单元代替缺陷单元的修复电路嵌入到半导体存储器件中的技术已经被广泛使用。通常，修复电路包括冗余列/行，其中冗余存储单元被布置成行和列。
修复电路选择冗余列/行以代替缺陷的列/行。即，如果用于指定缺陷单元的行地址信号和/或列地址信号被输入到修复电路，则修复电路选择冗余列/行来代替存储单元存储体的缺陷的列/行。
发明内容
根据本公开的一个实施例，可以提供一种半导体器件。该半导体器件可以包括单元阵列，所述单元阵列被配置为包括根据刷新单位而被划分的上区段和下区段。该半导体器件可以包括第一修复控制器，所述第一修复控制器被配置为基于处于第一电平的选择地址、熔丝地址、行地址和第二控制信号而输出用于控制所述上区段的修复操作的第一修复信号，并且基于所述熔丝地址、所述行地址和选择地址而产生用于控制所述下区段的修复操作的第一控制信号。
附图说明
图1是示出根据本公开的一个实施例的半导体器件的示例代表的示意图。
图2是示出根据本公开的一个实施例的、图1中示出的地址组合电路中的每个地址组合电路的示例代表的示意图。
图3是示出根据本公开的一个实施例的、图2中示出的比较器中的每个比较器的示例代表的电路图。
图4是示出根据本公开的一个实施例的、图3中示出的区段选择电路的示例代表的电路图。
图5是示出根据本公开的一个实施例的、图2中示出的组合电路的示例代表的电路图。
图6是示出根据本公开的一个实施例的、图1中示出的第一冗余控制器的示例代表的电路图。
图7是示出根据本公开的一个实施例的、图1中示出的第二冗余控制器的示例代表的电路图。
图8是示出根据本公开的一个实施例的半导体器件的修复操作的示例代表的概念图。
图9是示出根据本公开的一个实施例的半导体器件的修复操作的示例代表的流程图。
具体实施方式
现在将参照本公开的实施例，其示例在附图中示出。只要可能，相同的附图标记在全部附图中用于指代相同或类似的部分。
本公开的各种实施例可以针对提供一种半导体器件，其实质上克服了因现有技术的限制和劣势引起的一个或更多个问题。
本公开的实施例可以涉及一种半导体器件，其用于将行修复区域扩展到另一个区段区域。
图1是示出根据本公开的一个实施例的半导体器件的示例代表的示意图。
参考图1，根据本公开的一个实施例的半导体器件可以包括修复控制器10和20、字线控制器500和单元阵列600。
修复控制器10可以通过组合储存在上区段610中的各种信息来产生用于控制上区段610(稍后将被描述)的修复操作的修复信号NXEB_SEG0。修复控制器20可以通过组合储存在下区段620中的各种信息来产生用于控制下区段620(稍后将被描述)的修复操作的修复信号NXEB_SEG1。
修复控制器10可以包括地址组合电路100和110、以及第一冗余控制器200。修复控制器20可以包括地址组合电路300和310、以及第二冗余控制器400。
地址组合电路100可以通过将熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>彼此组合来输出修复地址RSEG_XHIT0B<0:3>和RSEG_XHIT1B<0:3>。地址组合电路110可以通过将熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>彼此组合来输出修复地址RSEG_XHIT0B<4:7>和RSEG_XHIT1B<4:7>。
虽然为了方便描述而将根据本公开实施例的行地址的数量设置成特定数量，但是本公开的范围或精神不限于此，且地址的数量在必要时也可以改变。
一经接收到不仅是从地址组合电路100和110输出的修复地址RSEG_XHIT0B<0:7>和RSEG_XHIT1B<0:7>，而且接收到刷新标志信号REDUN_REF和控制信号RED_SEG0，冗余控制器200可以输出控制信号RED_SEG1和修复信号NXEB_SEG0。在一个实施例中，修复控制器10可以基于处于第一电平的选择地址RA<13>、熔丝地址FSA<0:I>、行地址RA<0:12>和控制信号RED_SEG0而输出用于控制上区段610的修复操作的修复信号NXEB_SEG0。在一个实施例中，修复控制器10可以基于熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>而产生用于控制下区段620的修复操作的控制信号RED_SEG1。
修复地址RSEG_XHIT0B<0:7>可以包括关于单元阵列600的上区段610的行地址信息、区段选择信息和熔丝信息。控制信号RED_SEG1可以将修复信息从上区段610传输到下区段620，以将行修复区域扩展到另一个区段区域。
修复地址RSEG_XHIT1B<0:7>可以包括关于单元阵列600的下区段620的行地址信息、区段选择信息和熔丝信息。控制信号RED_SEG0可以将修复信息从下区段620传输到上区段610，以将行修复区域扩展到另一个区段区域。
地址组合电路300可以通过将熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>彼此组合来输出修复地址RSEG_XHIT0B<8:11>和RSEG_XHIT1B<8:11>。地址组合电路310可以通过将熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>彼此组合来输出修复地址RSEG_XHIT0B<12:15>和RSEG_XHIT1B<12:15>。
一经接收到不仅是从地址组合电路300和310输出的修复地址RSEG_XHIT0B<8:15>和RSEG_XHIT1B<8:15>，而且接收到刷新标志信号REDUN_REF和控制信号RED_SEG1，第二冗余控制器400可以输出控制信号RED_SEG0和修复信号NXEB_SEG1。在一个实施例中，修复控制器20可以基于处于第二电平的选择地址RA<13>、熔丝地址FSA<0:I>、行地址RA<0:12>和控制信号RED_SEG1而输出用于控制下区段620的修复操作的修复信号NXEB_SEG1。在一个实施例中，修复控制器20可以基于熔丝地址FSA<0:I>、行地址RA<0:12>和选择地址RA<13>而产生用于控制上区段610的修复操作的控制信号RED_SEG0。
在修复操作期间，字线控制器500可以响应于修复信号NXEB_SEG0和NXEB_SEG1而选择性地驱动单元阵列600的字线WL和冗余字线RWL。例如，当修复信号NXEB_SEG0被激活时，字线控制器500可以控制上区段610的字线WL和冗余字线RWL的驱动。例如，当修复信号NXEB_SEG1被激活时，字线控制器可以控制下区段620的字线WL和冗余字线RWL的驱动。
单元阵列600可以包括上区段610和下区段620，其根据规定的刷新单位(refreshunit)而被划分。上区段610和下区段620中的每个还可以包括由正常字线WL驱动的正常存储单元和由冗余字线RWL驱动的冗余存储单元。
如果单元中出现缺陷或者发生故障，则冗余电路可以通过测试来预先识别单元的缺陷或故障，使得在用于访问相对应单元的请求出现时，能够访问被包括在冗余电路中的单元，而非缺陷单元。在这种情况下，冗余电路可以是指被另外包括在存储器中的冗余存储单元的组(或者集合)，以便冗余存储单元可以用作缺陷单元的替代单元。冗余存储单元是在正常存储单元中出现缺陷或者故障时用于修复缺陷存储单元(在下文中被称为修复目标存储单元)的电路。
另外，当在读取操作或写入操作期间访问修复目标存储单元时，正常存储单元被访问，而非修复目标存储单元被访问。在这种情况下，被访问的存储单元是冗余存储单元。因此，如果与修复目标存储单元相对应的地址被输入到半导体存储器件，则执行用于访问冗余存储单元而非访问修复目标存储单元的操作(在下文中被称为修复操作)。
同时，半导体存储器件(例如，DRAM)中的行修复操作可以与刷新操作相关。在刷新操作时间期间，已修复字线与非修复字线应当正常操作而无任何问题，以便优选在大多数情况下预定的刷新操作单位与行修复单位相同。
具有特定刷新单位的字线可以基于区段来构造，并且多个区段可以在基于规范的、规定的刷新操作时间期间被同时刷新。然而，当这些区段同时执行刷新操作时，区段之间的字线可能因为已修复字线而彼此冲突。为了防止字线之间的这种冲突，已经提出了一种只在相同的区段内执行控制修复操作的方法。
然而，如果增加能够代替字线WL的冗余字线RWL的数量以提高成品率(生产率)，则净裸片的数量可能因为冗余字线的增加的数量而减小。为了解决这个问题，假设冗余字线RWL的数量保持不变、且刷新单位中所限制的行修复区域被扩展到其他区段区域，则可以预期成品率(生产率)将会提高。
因此，在修复操作期间，根据本公开的一个实施例的半导体器件不仅可以使用被包括在相同的区段中的冗余字线RWL，也可以使用被包括在不同的区段区域中的修复字线。
换言之，当修复控制器10以基于规范的、规定的刷新单位被刷新时，修复控制器10可以通过将控制信号RED_SEG1传输到修复控制器20的第二冗余控制器400来使用被包括在不同的区段区域(例如，下区段)中的冗余字线。同样，当修复控制器20以基于规范的、规定的刷新单位被刷新时，修复控制器20可以通过将控制信号RED_SEG0传输到修复控制器10的第一冗余控制器200来使用被包括在不同的区段区域(例如，上区段)中的冗余字线。
图2是示出根据本公开的一个实施例的、图1中示出的地址组合电路100、110、300和310中的每个的示例代表的示意图。图1中示出的地址组合电路100、110、300和310的结构彼此相同，因此为了便于描述并更好地理解本公开，仅地址组合电路100将在下文中作为示例被描述。在图1中可能示出了多个地址组合电路100，使得地址组合电路100可以输出多个修复地址(例如，四个修复地址)RSEG_XHIT0B<0:3>和RSEG_XHIT1B<0:3>。然而，地址组合电路100的具体结构彼此相同，因此为了便于描述并更好地理解本公开，将在下文中参考图2来描述仅一个地址组合电路100的具体结构。
参考图2，地址组合电路100可以包括比较器101和108、以及组合电路109。
在这种情况下，比较器101可以通过对熔丝地址FSA<0:I>与行地址RA<0:12>进行比较来输出地址RXA_SEG0B<0:3>和地址RXA_SEG1B<0:3>。比较器101可以响应于选择地址RA<13>来激活地址RXA_SEG0B<0:3>和地址RXA_SEG1B<0:3>中的任意一个。
比较器108可以通过对熔丝地址FSA<0:I>与行地址RA<0:12>进行比较来输出地址RXA_SEG0B<4:7>和地址RXA_SEG1B<4:7>。比较器108可以响应于选择地址RA<13>来激活地址RXA_SEG0B<4:7>和地址RXA_SEG1B<4:7>中的任意一个。
组合电路109可以通过组合从比较器101和比较器108接收的地址RXA_SEG0B<0:7>与RXA_SEG1B<0:7>来输出修复地址RSEG_XHIT0B<0>和RSEG_XHIT1B<0>。
图3是示出根据本公开的一个实施例的、图2中示出的比较器101和108中的每个的代表的电路图。比较器101和108的结构彼此相同，因此为了便于描述并更好地理解本公开，仅比较器101将在下文中作为示例被描述。
比较器101可以包括熔丝选择电路102、地址比较器103、熔丝信息发生器104、修复区域选择电路105、熔丝信息组合电路106和区段选择电路107。
在这种情况下，熔丝选择电路102可以响应于熔丝地址FSA<0:I>而输出指示已选熔丝信息的熔丝选择信号FUSESEL。在冗余刷新操作期间，上区段610和下区段620的冗余字线RWL可以被熔丝选择信号FUSESEL依次激活，使得冗余区域可以被刷新。
地址比较器103可以通过对行地址RA<0:12>与一个或更多个预存的故障地址进行比较来输出修复选择信号HIT<0:12>。修复选择信号HIT<0:12>可以包括故障地址信息，并且可以指示要被修复的地址信息。
熔丝信息发生器104可以使用储存在熔丝阵列中的熔丝切断信息来输出指示熔丝使用信息的熔丝使用信号FET和FETB。在这种情况下，熔丝使用信号FET可以是另一个熔丝使用信号FETB的反相信号。当因缺陷单元的存在而执行修复操作时，熔丝使用信号FET可以包括指示熔丝是否被使用的特定信息，由此控制修复操作。
在刷新操作期间，单元阵列600的所有的区段可以同时操作。然而，不可能只使用刷新地址来确定哪个区段包括已修复字线。因此，根据本公开的一个实施例的半导体器件可以通过修复选择信号HIT<0:12>和熔丝使用信号FET来检测熔丝信息，以便半导体器件可以将修复信息传输到包括已修复字线的区段区域。
虽然熔丝信息发生器104的熔丝阵列可以以各种形式来实现，在不脱离本公开的范围或精神的情况下，也可以使用通过以阵列的形式布置单位熔丝单元而实现的电熔丝阵列。在半导体集成电路(IC)的初始化(上电)操作期间，被编程在电熔丝阵列中的数据被读取、然后被储存在寄存器中。此后，半导体器件可以使用储存在寄存器中的数据来执行修复操作。
电熔丝阵列可以通过使熔丝组断裂来执行故障地址的编程，以便电熔丝阵列可以将熔丝的使用信息储存在其中。可以响应于电熔丝阵列中所包含的熔丝信号而访问被包括在单元阵列600的冗余区域中的冗余存储单元。
例如，如果在电熔丝阵列的熔丝组中未储存行地址，则这表示不存在已使用的熔丝。相反，如果在电熔丝阵列的熔丝组中储存有行地址，则这表示存在已使用的熔丝。
修复区域选择电路105可以响应于选择地址RA<13>而输出区段选择信号FLAT13B和FLAT13T。在这种情况下，区段选择信号FLAT13B可以是用于选择单元阵列600的上区段610的信号，而区段选择信号FLAT13T可以是用于选择单元阵列600的下区段620的信号。
例如，一经接收到处于低电平的选择地址RA<13>，修复区域选择电路105可以通过激活选择信号FLAT13B来选择上区段610。相反，一经接收到处于高电平的选择地址RA<13>，修复区域选择电路105可以通过激活区段选择信号FLAT13T来选择下区段620。
熔丝信息组合电路106可以组合修复选择信号HIT<0:12>与熔丝使用信号FET，并且从而可以输出控制冗余字线RWL的激活所需的冗余使能信号HITB。例如，熔丝信息组合电路106可以组合修复选择信号HIT<0:12>与熔丝使用信号FET。在这种情况下，当修复选择信号HIT<0:12>和熔丝使用信号FET被激活时，熔丝信息组合电路106可以激活冗余使能信号HITB，然后可以输出被激活的冗余使能信号HITB。
一经接收到熔丝选择信号FUSESEL、冗余使能信号HITB、熔丝使用信号FETB、区段选择信号FLAT13B和FLAT13T，区段选择电路107可以输出地址RXA_SEG0B<0:3>和RXA_SEG1B<0:3>。
例如，当区段选择信号FLAT13B被激活时，区段选择电路107可以使用地址RXA_SEG0B<0:3>来选择单元阵列600的上区段610。因此，区段选择电路107可以将已修复字线信息传输到上区段610。当区段选择信号FLAT13T被激活时，区段选择电路107可以使用地址RXA_SEG1B<0:3>来选择单元阵列600的下区段620。因此，区段选择电路107可以将已修复字线信息传输到下区段620。
图4是示出根据本公开的一个实施例的、图3中示出的区段选择电路107的示例代表的电路图。
参考图4，尽管多个区段选择电路107可以用于输出多个地址RXA_SEG0B<0:3>和RXA_SEG1B<0:3>，但为了便于描述并更好地理解本公开，图4的实施例将公开仅一个地址RXA_SEG0B<0>。
区段选择电路107可以在修复操作期间选择性地激活单元阵列的上区段610或下区段620，因此区段选择电路107可以输出用于传输修复信息的地址RXA_SEG0B<0>和RXA_SEG1B<0>。
区段选择电路107可以被配置为执行与非操作、或操作和反相操作。例如，区段选择电路107可以包括多个与非门ND1～ND4、或门OR1和OR2、以及反相器IV1和反相器IV2。
例如，与非门ND1可以执行熔丝使用信号FETB、熔丝选择信号FUSESEL和区段选择信号FLAT13B之间的与非操作。与非门ND2可以执行熔丝使用信号FETB、熔丝选择信号FUSESEL和区段选择信号FLAT13T之间的与非操作。
或门OR1可以执行区段选择信号FLAT13B与冗余使能信号HITB之间的或操作。或门OR2可以执行区段选择信号FLAT13T与冗余使能信号HITB之间的或操作。
与非门ND3可以执行与非门ND1的输出信号与或门OR1的输出信号之间的与非操作。反相器IV1可以通过将与非门ND3的输出信号反相来输出地址RXA_SEG0B<0>。
与非门ND4可以执行与非门ND2的输出信号与或门OR2的输出信号之间的与非操作。反相器IV2可以通过将与非门ND4的输出信号反相来输出地址RXA_SEG1B<0>。
区段选择电路107可以根据区段选择信号FLAT13B和FLAT13T的激活状态来组合熔丝使用信号FETB、冗余使能信号HITB和熔丝选择信号FUSESEL，从而可以根据组合的结果来选择性地激活地址RXA_SEG0B<0>和RXA_SEG1B<0>。
例如，当区段选择信号FLAT13B被激活时，区段选择电路107可以执行熔丝使用信号FETB、冗余使能信号HITB和熔丝选择信号FUSESEL之间的逻辑组合，从而可以根据组合的结果来控制地址RXA_SEG0B<0>。相反，当区段选择信号FLAT13T被激活时，区段选择电路107可以执行熔丝使用信号FETB、冗余使能信号HITB和熔丝选择信号FUSESEL之间的逻辑组合，从而可以根据组合的结果来控制地址RXA_SEG1B<0>。
图5是示出根据本公开的一个实施例的、图2中示出的组合电路109的示例代表的电路图。
参考图5，组合电路109可以组合地址RXA_SEG0B<0:7>与地址RXA_SEG1B<0:7>，从而可以根据组合的结果来输出修复地址RSEG_XHIT0B<0>和RSEG_XHIT1B<0>。
组合电路109可以包括多个与非门ND5～ND8以及多个或非门NOR1和NOR2。
与非门ND5可以执行地址RXA_SEG0B<0:3>之间的与非操作。与非门ND6可以执行地址RXA_SEG0B<4:7>之间的与非操作。或非门NOR1可以通过执行与非门ND5和与非门ND6之间的或非操作来输出修复地址RSEG_XHIT0B<0>。
与非门ND7可以执行地址RXA_SEG1B<0:3>之间的与非操作。与非门ND8可以执行地址RXA_SEG0B<4:7>之间的与非操作。或非门NOR2可以通过执行与非门ND7的输出信号和与非门ND8的输出信号之间的或非操作来输出修复地址RSEG_XHIT1B<0>。
组合电路109可以组合多个地址RXA_SEG0B<0:7>，从而可以根据组合的结果来输出能够控制上区段610的修复地址RSEG_XHIT0B<0>。组合电路109可以组合多个地址RXA_SEG1B<0:7>，从而可以根据组合的结果来输出能够控制下区段620的修复地址RSEG_XHIT1B<0>。
图6是示出根据本公开的一个实施例的、图1中示出的第一冗余控制器200的示例代表的电路图。
参考图6，第一冗余控制器200可以包括修复信号控制器210和控制信号输出电路220。
修复信号控制器210可以响应于刷新标志信号REDUN_REF的激活或去激活而组合控制信号RED_SEG0与修复地址RSEG_XHIT0B<0:7>，并且可以根据组合的结果来输出修复信号NXEB_SEG0。
修复信号控制器210可以包括多个与非门ND9～ND11、或非门NOR3以及多个反相器IV3～IV5。
与非门ND9可以执行多个修复地址RSEG_XHIT0B<0:3>之间的与非操作。与非门ND10可以执行多个修复地址RSEG_XHIT0B<4:7>之间的与非操作。或非门NOR3可以执行与非门ND9的输出信号和与非门ND10的输出信号之间的或非操作。
与非门ND11可以执行或非门NOR3的输出信号、控制信号RED_SEG0和被反相器IV3反相的刷新标志信号REDUN_REF之间的与非操作。在这种情况下，刷新标志信号REDUN_REF可以是用于刷新单位阵列600的冗余区域的标志信号。反相器IV4和IV5可以通过延迟与非门ND11的输出信号来输出修复信号NXEB_SEG0。
控制信号输出电路220可以通过组合修复地址RSEG_XHIT1B<0:7>来输出控制信号RED_SEG1。控制信号输出电路220可以包括多个与非门ND12和ND13以及或非门NOR4。
与非门ND12可以执行修复地址RSEG_XHIT1B<0:3>之间的与非操作。与非门ND13可以执行修复地址RSEG_XHIT1B<4:7>之间的与非操作。或非门NOR4可以通过执行与非门ND12的输出信号和与非门ND13的输出信号之间的或非操作来输出控制信号RED_SEG1。
一经接收到控制信号RED_SEG0、修复地址RSEG_XHIT0B<0:7>和刷新标志信号REDUN_REF，具有上述组成元件的修复信号控制器210可以选择性地激活能够控制上区段610的修复操作的修复信号NXEB_SEG0。控制信号输出电路220可以组合修复地址RSEG_XHIT1B<0:7>，使得控制信号输出电路220可以将具有下区段620的修复信息的控制信号RED_SEG1输出到第二冗余控制器400。
例如，当刷新标志信号REDUN_REF被去激活到低电平时，修复信号NXEB_SEG0的逻辑电平可以响应于控制信号RED_SEG0和修复地址RSEG_XHIT0B<0:7>而被控制。相反，当刷新标志信号REDUN_REF被激活而处于高电平时，修复信号NXEB_SEG0可以转变到高电平，而不管控制信号RED_SEG0和修复地址RSEG_XHIT0B<0:7>如何。在这种情况下，上区段610的冗余字线RWL被依次激活，使得冗余区域被刷新。
图7是示出根据本公开的一个实施例的、图1中示出的第二冗余控制器400的示例代表的电路图。
参考图7，第二冗余控制器400可以包括修复信号控制器410和控制信号输出电路420。
在这种情况下，修复信号控制器410可以响应于刷新标志信号REDUN_REF的激活或去激活而组合控制信号RED_SEG1与修复地址RSEG_XHIT1B<8:15>，从而可以根据组合的结果来输出修复信号NXEB_SEG1。
修复信号控制器410可以包括多个与非门ND16～ND18、或非门NOR6以及多个反相器IV6～IV8。
与非门ND16可以执行多个修复地址RSEG_XHIT1B<8:11>之间的与非操作。与非门ND17可以执行多个修复地址RSEG_XHIT1B<12:15>之间的与非操作。或非门NOR6可以执行与非门ND16的输出信号和与非门ND17的输出信号之间的或非操作。与非门ND18可以执行或非门NOR6的输出信号、控制信号RED_SEG1和被反相器IV6反相的刷新标志信号REDUN_REF之间的与非操作。反相器IV7和反相器IV8可以通过延迟与非门ND18的输出信号来输出修复信号NXEB_SEG1。
控制信号输出电路420可以通过组合修复地址RSEG_XHIT0B<8:15>来输出控制信号RED_SEG0。控制信号输出电路420可以包括或非门NOR5、以及多个与非门ND14和ND15。
与非门ND14可以执行修复地址RSEG_XHIT0B<8:11>之间的与非操作。与非门ND15可以执行修复地址RSEG_XHIT0B<12:15>之间的与非操作。或非门NOR5可以执行与非门ND14的输出信号和与非门ND15的输出信号之间的或非操作，从而可以输出控制信号RED_SEG0。
一经接收到控制信号RED_SEG1、修复地址RSEG_XHIT1B<8:15>和刷新标志信号REDUN_REF，具有上述组成元件的修复信号控制器410可以选择性地激活能够控制下区段620的修复操作的修复信号NXEB_SEG1。控制信号输出电路420可以组合修复地址RSEG_XHIT1B<8:15>，使得控制信号输出电路420可以将具有上区段610的修复信息的控制信号RED_SEG0输出到第一冗余控制器200。
例如，当刷新标志信号REDUN_REF被去激活到低电平时，修复信号NXEB_SEG1的逻辑电平可以响应于控制信号RED_SEG1和修复地址RSEG_XHIT1B<8:15>而被控制。相反，当刷新标志信号REDUN_REF被激活而处于高电平时，修复信号NXEB_SEG1可以转变到高电平，而不管控制信号RED_SEG1和修复地址RSEG_XHIT1B<8:15>如何。在这种情况下，下区段620的冗余字线RWL被依次激活，使得冗余区域被刷新。
图8是示出根据本公开的一个实施例的、半导体器件的修复操作的示例代表的概念图。
参考图8，单元阵列600可以包括上区段610和下区段620，其根据规定的刷新单位而被划分。上区段610和下区段620的主单元可以由字线WL驱动。上区段610和下区段620的冗余单元可以由冗余字线RWL驱动。
在修复操作期间，根据本公开的一个实施例的半导体器件不仅可以使用被包括在相同的区段中的冗余字线RWL，也可以使用被包括在不同的区段区域中的修复字线。即，下区段620的冗余单元可以用于代替上区段610的缺陷单元，使得上区段610的缺陷单元能够被下区段620的冗余单元代替。另外，上区段610的冗余单元可以用于代替下区段620的缺陷单元，使得下区段620的缺陷单元能够被上区段610的冗余单元代替。
图9是示出根据本公开的一个实施例的半导体器件的修复操作的示例代表的流程图。
首先，刷新计数器可以在上电操作期间被初始化。因此，当半导体器件进入刷新模式时，刷新操作可以从正常字线WL开始(步骤S1)。接下来，半导体器件可以确定被选择的熔丝是否是已使用的熔丝(步骤S2)。
如果被选择的熔丝是已使用的熔丝，则半导体器件可以将相对应的字线WL确定为是已修复字线，从而可以跳过所述相对应的字线WL的刷新操作(步骤S3)。换言之，根据本公开的实施例的行修复单位可以扩展到至少一个预定的刷新操作单位。因此，当在正常字线WL的刷新操作期间检测到已修复字线时，半导体器件可以跳过相对应的字线WL的刷新操作。结果，可以通过已修复字线WL来防止不同的区段610与620的字线之间的冲突。
相反，当被选择的熔丝是未使用的熔丝时，单元阵列的正常字线WL被驱动，使得正常字线WL能够被依次刷新(步骤S4)。
此后，确定单元阵列600的最后的正常字线WL是否已被刷新(步骤S5)。如果最后的正常字线WL被刷新，则确定被选择的熔丝是否是已使用的熔丝(步骤S6)。
如果被选择的熔丝是已使用的熔丝，则半导体器件可以在另外的冗余区域的刷新时段期间驱动单元阵列600的冗余字线RWL，使得冗余字线RWL的冗余刷新操作可以被依次执行(步骤S7)。如果被选择的熔丝是未使用的熔丝，则半导体器件也可以跳过预先修复过的冗余字线RWL的刷新操作(步骤S8)。
接下来，确定单元阵列600的最后的冗余字线RWL是否已被刷新(步骤S9)。如果最后的冗余字线RWL已被刷新，则半导体器件可以返回步骤S2，因此半导体器件可以重新确定被选择的熔丝是否是已使用的熔丝。相反，如果最后的冗余字线RWL还未被刷新，则半导体器件可以进入步骤S6，因此半导体器件可以重新确定被选择的熔丝是否是已使用的熔丝。
从以上描述中可以明显看出，根据本公开的实施例的半导体器件可以将行修复区域扩展到另一个区段区域，使得半导体器件可以提高成品率，而不增加已修复字线的数量和熔丝的数量。
本领域技术人员将领会到，在不脱离本公开的精神和必要特征的情况下，实施例可以以本文中所阐述的方式以外的其他特定方式来执行。因此，上述实施例在所有方面要被理解为是说明性的而不是限制性的。本公开的范围应当由所附权利要求和其法律等效内容确定，而不应当由上述描述确定。另外，在所附权利要求的含义和等价范围之内发生的所有变化要被包括在其中。另外，对于本领域技术人员明显的是，所附权利要求中没有明确地被相互引用的权利要求可以组合出现作为实施例，或者在本申请提交之后作为新的权利要求被包括在内。
虽然已经描述了多个说明性的实施例，但是应当理解的是：本领域技术人员可以设计出将落入本公开的原则的精神与范围之内的众多的其他修改和实施例。特别地，本公开、附图和所附权利要求的范围之内的组成部件和/或布置方式可以有许多变化和修改。除了组成部件和/或布置方式中的变化和修改，其他用途对本领域技术人员来说也将会是明显的。
附图标记说明
10、20：修复控制器
500：字线控制器
600：单元阵列

Claims (18)

1.一种半导体器件，包括：
单元阵列，其被配置为包括上区段和下区段，所述上区段和所述下区段根据预定的刷新操作单位来划分；以及
第一修复控制器，其被配置为：基于处于第一电平的选择地址、熔丝地址、行地址和第二控制信号而输出用于控制所述上区段的修复操作的第一修复信号，以及基于所述熔丝地址、所述行地址和所述选择地址而产生用于控制所述下区段的修复操作的第一控制信号；以及
第二修复控制器，其被配置为：基于处于第二电平的所述选择地址、所述熔丝地址、所述行地址和所述第一控制信号而输出用于控制所述下区段的所述修复操作的第二修复信号，以及基于所述熔丝地址、所述行地址和所述选择地址而产生用于控制所述上区段的所述修复操作的第二控制信号，
其中，当所述第一控制信号在所述上区段的所述修复操作期间被激活时，使用所述单元阵列的所述下区段的冗余字线；以及
其中，当所述第二控制信号在所述下区段的所述修复操作期间被激活时，使用所述单元阵列的所述上区段的冗余字线。
2.根据权利要求1所述的半导体器件，其中，所述第一修复控制器包括：
第一地址组合电路，其被配置为基于所述熔丝地址、所述行地址和所述选择地址而输出第一修复地址和第二修复地址；
第二地址组合电路，其被配置为基于所述熔丝地址、所述行地址和所述选择地址而输出第三修复地址和第四修复地址；以及
第一冗余控制器，其被配置为基于刷新标志信号、所述第二控制信号、以及所述第一修复地址至所述第四修复地址而输出所述第一控制信号和所述第一修复信号。
3.根据权利要求2所述的半导体器件，其中，所述第一地址组合电路包括：
第一比较器，其被配置为：基于所述熔丝地址和所述行地址而输出第一地址和第二地址，以及基于所述选择地址而激活所述第一地址和所述第二地址中的任意一个；
第二比较器，其被配置为：基于所述熔丝地址和所述行地址而输出第三地址和第四地址，以及基于所述选择地址而激活所述第三地址和所述第四地址中的任意一个；以及
组合电路，其被配置为：通过对所述第一地址至所述第四地址执行逻辑操作来输出所述第一修复地址和所述第二修复地址。
4.根据权利要求3所述的半导体器件，其中，所述第一比较器包括：
地址比较器，其被配置为通过对所述行地址与预存的故障地址进行比较来输出修复选择信号；
熔丝信息发生器，其被配置为输出指示熔丝使用信息的熔丝使用信号；
修复区域选择电路，其被配置为响应于所述选择地址而输出区段选择信号；
熔丝信息组合电路，其被配置为通过组合所述修复选择信号和所述熔丝使用信号而输出冗余使能信号；以及
区段选择电路，其被配置为响应于熔丝选择信号、所述冗余使能信号、所述熔丝使用信号和所述区段选择信号而输出所述第一地址和所述第二地址。
5.根据权利要求4所述的半导体器件，其中，所述第一比较器还包括：
熔丝选择电路，其被配置为响应于所述熔丝地址而输出指示已选熔丝信息的所述熔丝选择信号。
6.根据权利要求4所述的半导体器件，其中，所述第一比较器被配置为：根据所述区段选择信号的激活状态，通过执行所述熔丝使用信号、所述冗余使能信号和所述熔丝选择信号之间的逻辑组合来选择性地激活所述第一地址和所述第二地址。
7.根据权利要求4所述的半导体器件，其中：
当所述区段选择信号处于第一电平时，所述区段选择电路被配置为通过执行所述熔丝使用信号、所述冗余使能信号和所述熔丝选择信号之间的逻辑组合来控制所述第一地址；以及
当所述区段选择信号处于第二电平时，所述区段选择电路被配置为通过执行所述熔丝使用信号、所述冗余使能信号和所述熔丝选择信号之间的逻辑组合来控制所述第二地址。
8.根据权利要求3所述的半导体器件，其中，所述组合电路通过执行所述第一地址与所述第三地址之间的逻辑组合来输出所述第一修复地址，并且通过执行所述第二地址与所述第四地址之间的逻辑组合来输出所述第二修复地址。
9.根据权利要求2所述的半导体器件，其中，所述刷新标志信号是用于依次执行所述单元阵列的至少一个冗余区域的刷新操作的标志信号。
10.根据权利要求9所述的半导体器件，其中，所述冗余区域的所述刷新操作在独立于正常单元区域的、单独的冗余刷新时段内执行。
11.根据权利要求2所述的半导体器件，其中：
当所述刷新标志信号被去激活时，所述第一冗余控制器被配置为响应于所述第二控制信号、所述第一修复地址和所述第三修复地址而控制所述第一修复信号的逻辑电平；以及
当所述刷新标志信号被激活时，所述第一冗余控制器被配置为将所述第一修复信号固定到第一逻辑电平，而不管所述第二控制信号、所述第一修复地址和所述第三修复地址如何。
12.根据权利要求2所述的半导体器件，其中，所述第一冗余控制器包括：
第一修复信号控制器，其被配置为响应于所述刷新标志信号的激活或去激活而组合所述第二控制信号、所述第一修复地址和所述第三修复地址，并且根据组合的结果来输出所述第一修复信号；以及
第一控制信号输出电路，其被配置为执行所述第二修复地址与所述第四修复地址之间的逻辑组合，并且根据组合的结果来将所述第一控制信号输出到第二冗余控制器。
13.根据权利要求1所述的半导体器件，其中：
当在刷新操作期间响应于包括指示熔丝是否被使用的特定信息的熔丝使用信号而所述熔丝被使用时，所述单元阵列被配置为跳过正常字线的刷新操作。
14.根据权利要求1所述的半导体器件，其中：
当在刷新操作期间响应于熔丝使用信号而所述熔丝未被使用时，所述单元阵列被配置为跳过冗余字线的刷新操作。
15.根据权利要求1所述的半导体器件，其中，所述第二修复控制器包括：
第三地址组合电路，其被配置为基于所述熔丝地址、所述行地址和所述选择地址而输出第五修复地址和第六修复地址；
第四地址组合电路，其被配置为基于所述熔丝地址、所述行地址和所述选择地址而输出第七修复地址和第八修复地址；以及
第二冗余控制器，其被配置为基于刷新标志信号、所述第一控制信号、以及所述第五修复地址至所述第八修复地址而输出所述第二控制信号和所述第二修复信号。
16.根据权利要求15所述的半导体器件，其中：
当所述刷新标志信号被去激活时，所述第二冗余控制器被配置为响应于所述第一控制信号、所述第六修复地址和所述第八修复地址而控制所述第二修复信号的逻辑电平。
17.根据权利要求15所述的半导体器件，其中：
当所述刷新标志信号被激活时，所述第二冗余控制器被配置为将所述第二修复信号固定到第一逻辑电平，而不管所述第一控制信号、所述第六修复地址和所述第八修复地址如何。
18.根据权利要求15所述的半导体器件，其中，所述第二冗余控制器包括：
第二修复信号控制器，其被配置为响应于所述刷新标志信号的激活或去激活而组合所述第一控制信号、所述第六修复地址和所述第八修复地址，并且根据组合的结果来输出所述第二修复信号；以及
第二控制信号输出电路，其被配置为执行所述第五修复地址与所述第七修复地址之间的逻辑组合，并且根据组合的结果来将所述第二控制信号输出到第一冗余控制器。
CN201811600676.9A 2018-06-19 2018-12-26 半导体器件 Active CN110619917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0070045 2018-06-19
KR1020180070045A KR102471414B1 (ko) 2018-06-19 2018-06-19 반도체 장치

Publications (2)

Publication Number Publication Date
CN110619917A CN110619917A (zh) 2019-12-27
CN110619917B true CN110619917B (zh) 2023-06-09

Family

ID=68840290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600676.9A Active CN110619917B (zh) 2018-06-19 2018-12-26 半导体器件

Country Status (3)

Country Link
US (1) US10734062B2 (zh)
KR (1) KR102471414B1 (zh)
CN (1) CN110619917B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10853309B2 (en) 2018-08-13 2020-12-01 Micron Technology, Inc. Fuseload architecture for system-on-chip reconfiguration and repurposing
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11798649B2 (en) * 2020-09-11 2023-10-24 Changxin Memory Technologies, Inc. Defect repair circuit and defect repair method
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11417382B2 (en) * 2020-12-17 2022-08-16 Micron Technology, Inc. Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US11756648B1 (en) * 2022-03-10 2023-09-12 Micron Technology, Inc. Semiconductor device having redundancy word lines

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288795A (ja) * 2001-12-28 2003-10-10 Samsung Electronics Co Ltd 半導体メモリ装置のポストリペア回路及び方法
US9508456B1 (en) * 2015-06-16 2016-11-29 SK Hynix Inc. Self repair device and method thereof
US9761330B1 (en) * 2016-05-13 2017-09-12 SK Hynix Inc. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345679B1 (ko) * 1999-12-24 2002-07-27 주식회사 하이닉스반도체 메인 워드라인 대치방식의 로우 리페어를 갖는 반도체메모리 장치
KR100633595B1 (ko) * 2004-04-20 2006-10-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
KR100745074B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR102050473B1 (ko) * 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
KR102181373B1 (ko) * 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170097261A (ko) * 2016-02-17 2017-08-28 에스케이하이닉스 주식회사 리페어 회로, 이를 이용하는 메모리 장치 및 이의 동작 방법
US10007454B2 (en) * 2016-08-23 2018-06-26 SK Hynix Inc. Memory device and system including the same
KR20180033670A (ko) * 2016-09-26 2018-04-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10170174B1 (en) * 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288795A (ja) * 2001-12-28 2003-10-10 Samsung Electronics Co Ltd 半導体メモリ装置のポストリペア回路及び方法
US9508456B1 (en) * 2015-06-16 2016-11-29 SK Hynix Inc. Self repair device and method thereof
US9761330B1 (en) * 2016-05-13 2017-09-12 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
US20190385661A1 (en) 2019-12-19
US10734062B2 (en) 2020-08-04
KR20190142849A (ko) 2019-12-30
CN110619917A (zh) 2019-12-27
KR102471414B1 (ko) 2022-11-29

Similar Documents

Publication Publication Date Title
CN110619917B (zh) 半导体器件
KR102117633B1 (ko) 셀프 리페어 장치
US11257566B2 (en) Apparatuses and methods for fuse latch redundancy
KR102467455B1 (ko) 리던던시 영역을 리페어 하는 반도체 장치
CN106033684B (zh) 存储器件和包括存储器件的存储系统
CN105427893B (zh) 存储器件及包括存储器件的存储系统
KR102170322B1 (ko) 공유 에러 검출 및 정정 메모리
EP3915116A1 (en) Apparatuses and methods for soft post/package repair
US8913451B2 (en) Memory device and test method thereof
CN108615544B (zh) 半导体器件及包括其的半导体系统
CN112331250A (zh) 用于熔丝锁存器和匹配电路的设备和方法
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US8867288B2 (en) Memory device and test method thereof
US20170040066A1 (en) Semiconductor apparatus and repair method thereof
JP2001273798A (ja) 不揮発性半導体メモリ
US10535418B2 (en) Memory device including repair circuit and operation method thereof
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
CN110010188B (zh) 存储器件及其操作方法
KR102122880B1 (ko) 반도체 장치
US9330793B2 (en) Memory device
US20240029781A1 (en) Apparatuses and methods for repairing mutliple bit lines with a same column select value
CN116741221A (zh) 用于动态列选择交换的设备和方法
CN105261394A (zh) 半导体器件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant