CN110619850B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110619850B
CN110619850B CN201910530314.5A CN201910530314A CN110619850B CN 110619850 B CN110619850 B CN 110619850B CN 201910530314 A CN201910530314 A CN 201910530314A CN 110619850 B CN110619850 B CN 110619850B
Authority
CN
China
Prior art keywords
transistor
pixel
display device
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910530314.5A
Other languages
English (en)
Other versions
CN110619850A (zh
Inventor
宋姬林
田武经
郑美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180070146A external-priority patent/KR102678548B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202410177452.0A priority Critical patent/CN117809573A/zh
Publication of CN110619850A publication Critical patent/CN110619850A/zh
Application granted granted Critical
Publication of CN110619850B publication Critical patent/CN110619850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示装置。显示装置包括包括有在第一方向上排列的多个像素的像素行、沿像素行的第一边缘延伸的第一数据线、沿像素行的第二边缘延伸的第二数据线、连接到第一数据线的第一像素以及与第一像素相邻并且连接到第二数据线的第二像素。第一像素和第二像素中的每个包括发光二极管、用于将驱动电流传输到发光二极管的第一晶体管、用于将数据信号传输到第一晶体管的第二晶体管、用于将具有补偿的阈值电压的数据信号传输到第一晶体管的第三晶体管以及用于将初始化电压信号传输到第一晶体管的第四晶体管。第一晶体管和第二晶体管是PMOS晶体管，并且第三晶体管和第四晶体管是NMOS晶体管。

Description

显示装置
相关申请的交叉引用
于2018年6月19日提交到韩国知识产权局并且发明名称为“显示装置”的第10-2018-0070146号韩国专利申请通过引用以其整体地并入本文。
技术领域
实施方式涉及显示装置。
背景技术
平板显示装置(FPD)用于包括移动电话、平板电脑和笔记本电脑的各种类型的电子产品。平板显示装置(在下文中简称为“显示装置”)的示例可包括液晶显示装置(LCD)、等离子体显示面板(PDP)和有机发光显示装置(OLED)，并且近来，电泳显示装置(EPD)已被广泛使用。
在这些显示装置之中，有机发光显示装置通过使用由电子与空穴的复合而生成光的有机发光二极管来显示图像。有机发光显示装置包括向有机发光元件提供驱动电流的多个晶体管。
发明内容
根据本公开的一方面，提供了显示装置。显示装置包括包括有在第一方向上排列的多个像素的像素行、在像素行的第一边缘处沿第一方向延伸的第一数据线、在沿与第一方向垂直的第二方向与像素行的第一边缘相对的像素行的第二边缘处沿第一方向延伸的第二数据线、连接到第一数据线的第一像素以及在第一方向上与第一像素相邻并且连接到第二数据线的第二像素。第一像素和第二像素中的每个包括发光二极管、用于将驱动电流传输到发光二极管的第一晶体管、用于将数据信号传输到第一晶体管的第二晶体管、用于将具有补偿的阈值电压的数据信号传输到第一晶体管的栅电极的第三晶体管以及用于将初始化电压信号传输到第一晶体管的栅电极的第四晶体管。第一像素和第二像素的第一晶体管和第二晶体管是PMOS晶体管。第一像素和第二像素的第三晶体管和第四晶体管是NMOS晶体管。
根据本公开的另一方面，提供了显示装置。显示装置包括其上限定有多个像素区域的衬底、位于衬底上的下半导体层、位于下半导体层上的第一导电层、位于第一导电层上的第二导电层、位于第二导电层上的上半导体层、位于上半导体层上的第三导电层以及位于第三导电层上的第四导电层。下半导体层是NMOS晶体管的半导体层，并且上半导体层是PMOS晶体管的半导体层。下半导体层、第一导电层、第二导电层、上半导体层、第三导电层和第四导电层形成在相应的像素区域中。
附图说明
通过参照附图对示例性实施方式进行详细描述，特征将对本领域技术人员变得显而易见，在附图中：
图1示出了根据实施方式的有机发光显示装置的示意性框图；
图2示出了示出像素与数据线之间的关系的框图；
图3示出了根据实施方式的有机发光显示装置的一个像素的等效电路图；
图4A至图4L示出了根据一个实施方式的有机发光显示装置的顺序层叠过程中的阶段的布局图；
图5示出了沿图4L中的线I-I'截取的剖面图；
图6示出了根据另一实施方式的有机发光显示装置的布局图；以及
图7示出了根据又一实施方式的有机发光显示装置的剖面图。
具体实施方式
现将在下文中参照附图对示例性实施方式进行更加全面地描述；然而，它们可以以不同的形式实施，并且不应被解释为受限于本文中所记载的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达示例性实现方式。
本文中使用的术语是仅出于描述特定实施方式的目的，而不旨在对本公开的限制。除非上下文另有明确说明，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。还应理解，当措辞“包括(comprise)”和/或“包括有(comprising)”在本说明书中使用时指示所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其集群的存在或添加。
应理解，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件或层可直接在另一元件或层上，连接到或联接到另一元件，或者可存在有中间元件或层。相反，当元件被称为“直接”在另一元件或者层“上”、“直接连接到”或者“直接联接到”另一元件或者层时，则不存在中间元件或者层。如本文中所使用的，措辞“和/或者”包括相关所列项目中的一个或者更多个的任何和所有组合。
应理解，尽管措辞第一、第二等可在本文中用于描述各种元件、部件、区域、层和/或者部分，但是这些元件、部件、区域、层和/或者部分不应受这些措辞限制。这些措辞仅用于将一个元件、部件、区域、层或者部分与另一个区域、层或者部分区分开。因此，下面讨论的第一元件、部件、区域、层或者部分可被称为第二元件、部件、区域、层或者部分，而不背离本公开的教导。
空间相对措辞诸如“下面(beneath)”、“下方(below)”、“下(lower)”、“上方(above)”、“上(upper)”等可在本文中为了描述的便利而使用，以描述如图中所示的一个元件或特征与另一元件或特征的关系。应理解，除了附图中所示的取向以外，空间相对措辞旨在包括装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或者特征“下方(below)”或“下面(beneath)”的元件将随后被取向为在其它元件或特征上方。因此，示例性措辞“下方”可包含上方和下方两种取向。装置可以以其它方式取向(旋转90度或者在其它取向)，并且本文中所使用的空间相对描述词被相应地解释。
除非另有限定，否则本文中所使用的所有措辞(包括技术和科学措辞)具有与本申请所属技术领域的普通技术人员通常理解的含义相同的含义。还应理解，除非在本文中明确地如此定义，否则诸如常用词典中定义的那些措辞应被解释为具有与它们在相关技术和本说明书的上下文中的含义一致的含义，并且将不以理想化或者过于正式的含义来解释。
在图中，为了便于解释，部件的大小可能被夸大或减小。在整个说明书中，相同的附图标记用于相同或相似的部件。
在下文中，将参照附图对实施方式进行描述。在整个说明书中，相似的附图标记表示相似的元件。
根据各种实施方式的显示装置为用于显示运动图像或静止图像的装置，或者用于显示立体图像的装置，并且可用作用于诸如电视机、笔记本电脑、监视器、广告牌和物联网的各种产品以及诸如移动通信终端、智能电话、平板电脑、智能手表和导航仪的便携式电子设备的显示屏幕。
在下文中，将参照附图对实施方式进行描述。在下文中，作为显示装置的示例将对有机发光显示装置进行描述。另外，在不改变实施方式的精神的情况下，实施方式可应用于诸如液晶显示装置、场发射显示(FED)面板和电泳装置的其它显示装置。在图中相同或相似的附图标记用于相同的部件。
图1是根据实施方式的有机发光显示装置的示意性框图。图2是示出像素与数据线之间的关系的框图。参照图1和图2，有机发光显示装置60包括包括有多个像素1的显示单元10、扫描驱动器20、数据驱动器30、发光控制驱动器40和控制单元50。
显示单元10包括以矩阵形式排列在多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n、多个数据线DL1至DLm和多个发光控制线EL1至ELn的交叉部分处的多个像素1。
多个像素1可为多个颜色像素。例如，多个像素1可包括红色像素、绿色像素和蓝色像素。红色像素、绿色像素和蓝色像素可交替地排列。多个像素1还可包括白色像素。在另一实施方式中，可排列有青色像素、品红色像素和黄色像素，而不是红色像素、绿色像素和蓝色像素。在下文中，将作为示例描述有机发光显示装置60包括红色像素、绿色像素和蓝色像素的情况。
多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n以及多个发光控制线EL1至ELn可在行方向(例如，第一方向)上延伸，并且多个数据线DL1至DLm可在列方向(例如，第二方向)上延伸。行方向和列方向可被切换。初始化电压VINT线可针对每行分支并且在行方向上延伸。第一电源电压ELVDD线可针对每列分支并且在列方向上延伸。初始化电压VINT线和第一电源电压ELVDD线的延伸方向可进行各种修改。
三个扫描线SL11、SL21和SL31、一个数据线DL1、一个发光控制线EL1、一个初始化电压VINT线和一个第一电源电压ELVDD线可穿过作为示例性像素的第一行和第一列的像素1。相似地，上述线可穿过另一个像素。
扫描驱动器20生成三个扫描信号并且通过多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n将三个扫描信号传输到每个像素。也就是说，扫描驱动器20顺序地将扫描信号供给到第一扫描线SL11至SL1n、第二扫描线SL21至SL2n和第三扫描线SL31至SL3n。扫描驱动器20通过奇数控制信号线CLO和偶数控制信号线CLE交替地供给数据控制信号。
数据驱动器30通过多个数据线DL1至DLm将数据信号传输到每个像素1。每当第一扫描信号被供给到第一扫描线SL11至SL1n时，数据信号供给到由第一扫描信号选择的像素1。数据线DL1至DLm中的每个可包括用于将数据信号传输到排列在奇数行中的像素的奇数数据线DL11至DLm1以及用于将数据信号传输到排列在偶数行中的像素的偶数数据线DL12至DLm2。例如，第一数据线DL1可包括第一奇数数据线DL11和第一偶数数据线DL12。
一对奇数数据线DL11至DLm1和偶数数据线DL12至DLm2可穿过一个像素列。每个像素1可连接到穿过相应列的两个数据线DL11至DLm1(DL12至DLm2)中的任一个。例如，排列在奇数行中的像素可直接连接到奇数数据线DL11至DLm1，并且排列在偶数行中的像素可直接连接到偶数数据线DL12至DLm2。例如，第一奇数数据线DL11和第一偶数数据线DL12可穿过第一行和第一列的像素1，但是该像素1可直接连接到第一奇数数据线DL11。相反，第一奇数数据线DL11和第一偶数数据线DL12可穿过第二行和第一列的像素1，但是该像素1可直接连接到第一偶数数据线DL12。
奇数数据线DL11至DLm1包括奇数数据开关，偶数数据线DL12至DLm2包括偶数数据开关。奇数数据开关连接到奇数控制信号线CLO并由奇数控制信号导通。偶数数据开关连接到偶数控制信号线CLE并由偶数控制信号导通。在实施方式中，一个水平同步时间可被划分成使奇数数据开关导通的时间和使偶数数据开关导通的时间。也就是说，使奇数数据开关导通的时间和使偶数数据开关导通的时间可被独立地划分，而不相互重叠。奇数控制信号和偶数控制信号可为基于扫描驱动控制信号SCS的电压信号。
在有机发光显示装置60中，两个数据线DL11和DL12排列在一个像素列中以将数据信号传输到像素，从而减少旁路电流(图3中的“Ibp”)在高频驱动中的泄漏。此外，有机发光显示装置60可降低用户在低频驱动中视觉识别闪烁的可能性，并且可确保高频驱动中的补偿时间。此处，补偿时间是指用于补偿阈值电压偏差的时间。稍后将描述其细节。
发光控制驱动器40生成发光控制信号(图3中的“EM”)并通过多个发光控制线EL1至ELn将发光控制信号EM传输到每个像素1。发光控制信号EM控制像素1的发光时间。取决于像素1的内部结构或者当扫描驱动器20生成发光控制信号EM以及扫描信号时，可省略发光控制驱动器40。
控制单元50将从外部传输的多个视频信号R、G和B转换为多个视频数据信号DR、DG和DB，并将它们传输到数据驱动器30。控制单元50接收垂直同步信号Vsync、水平同步信号Hsync和时钟信号MCLK，并且生成并传输用于控制扫描驱动器20、数据驱动器30和发光控制驱动器40的驱动的控制信号，例如，用于控制扫描驱动器20的扫描驱动控制信号SCS、用于控制数据驱动器30的数据驱动控制信号DCS以及用于控制发光控制驱动器40的发光驱动控制信号ECS。
多个像素1中的每个接收第一电源电压ELVDD和第二电源电压ELVSS。第一电源电压ELVDD可为预定的高电平电压，并且第二电源电压ELVSS可为低于第一电源电压ELVDD的电压。
响应于通过多个数据线DL1至DLm传输的数据信号，多个像素1中的每个通过供给到发光元件的驱动电流而发出预定亮度的光。
第一电源电压ELVDD、第二电源电压ELVSS、初始化电压VINT等可从外部电压源供给。
图3是根据实施方式的有机发光显示装置的一个像素的等效电路图。参照图3，有机发光显示装置60的一个像素1的电路包括有机发光二极管OLED、多个晶体管T1至T7以及存储电容器Cst。一个像素1的电路上输入有数据信号DATA、第一扫描信号GW、第二扫描信号GI、第三扫描信号GB、发光控制信号EM、第一电源电压ELVDD、第二电源电压ELVSS和初始化电压VINT。
更具体地，有机发光二极管OLED包括阳电极和阴电极。存储电容器Cst包括第一电极和第二电极。
多个晶体管可包括第一晶体管T1至第七晶体管T7。晶体管T1至T7中的每个包括栅电极、第一电极和第二电极。晶体管T1至T7中的每个的第一电极和第二电极中的一个是源电极，并且另一个是漏电极。
晶体管T1至T7中的每个可为薄膜晶体管。晶体管T1至T7中的每个可为PMOS晶体管和NMOS晶体管中的任一种。在实施方式中，第一晶体管T1(驱动晶体管)、第二晶体管T2(数据传输晶体管)、第五晶体管T5(第一发光控制晶体管)、第六晶体管T6(第二发光控制晶体管)第七晶体管T7(旁路晶体管)是PMOS晶体管。相反，第三晶体管T3(补偿晶体管)和第四晶体管T4(初始化晶体管)是NMOS晶体管。PMOS晶体管和NMOS晶体管的特性彼此不同。第三晶体管T3和第四晶体管T4由具有相对良好的关断特性的NMOS晶体管形成，以使得在有机发光二极管OLED的发光周期期间可减小驱动电流Id的泄漏。
接着，将详细描述像素1的配置。
第一晶体管T1的栅电极连接到存储电容器Cst的第一电极。第一晶体管T1的第一电极经由第五晶体管T5连接到第一电源电压ELVDD端子。第一晶体管T1的第二电极经由第六晶体管T6连接到有机发光二极管OLED的阳电极。第一晶体管T1根据第二晶体管T2的开关操作来接收数据信号DATA，并且将驱动电流Id供给到有机发光二极管OLED。
第二晶体管T2的栅电极连接到第一扫描信号GW端子。第二晶体管T2的第一电极连接到数据信号DATA端子。第二晶体管T2的第二电极连接到第一晶体管T1的第一电极，并且通过第五晶体管T5连接到第一电源电压ELVDD端子。第二晶体管T2响应于第一扫描信号GW而被导通以执行将数据信号DATA传输到第一晶体管T1的第一电极的开关操作。
第三晶体管T3的栅电极连接到第一扫描信号GW端子。具体地，第一扫描信号线包括稍后将描述的第一下扫描信号线(图4L中的“210”)和第一上扫描信号线(图4L中的“310”)。第二晶体管T2的栅电极连接到第一下扫描信号线210，并且第三晶体管T3的栅电极连接到第一上扫描信号线310。第一下扫描信号线210电连接到显示单元(图1中的“10”)外部的第一上扫描信号线310以将第一扫描信号GW提供给第二晶体管T2和第三晶体管T3的栅电极。
第三晶体管T3的第一电极连接到第一晶体管T1的第二电极，并且经由第六晶体管T6连接到有机发光二极管OLED的阳电极。第三晶体管T3的第二电极连接到存储电容器Cst的第一电极、第四晶体管T4的第一电极和第一晶体管T1的栅电极。第三晶体管T3响应于第一扫描信号GW而被导通以将第一晶体管T1的栅电极和第二电极彼此连接，进而二极管式连接第一晶体管T1。因此，通过第一晶体管T1的阈值电压在第一晶体管T1的栅电极与第一电极之间生成电压差，并且具有补偿的阈值电压的数据信号DATA供给到第一晶体管T1的栅电极，从而补偿第一晶体管T1的阈值电压偏差。
第四晶体管T4的栅电极连接到第二扫描信号GI端子。第四晶体管T4的第二电极连接到初始化电压VINT端子。第四晶体管T4的第一电极与存储电容器Cst的第一电极、第三晶体管T3的第二电极和第一晶体管T1的栅电极连接在一起。第四晶体管T4响应于第二扫描信号GI而被导通以将初始化电压VINT传输到第一晶体管T1的栅电极，以执行初始化第一晶体管T1的栅电极的电压的操作。
第五晶体管T5的栅电极连接到发光控制信号EM端子。第五晶体管T5的第一电极连接到第一电源电压ELVDD端子。第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。
第六晶体管T6的栅电极连接到发光控制信号EM端子。第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第一电极。第六晶体管T6的第二电极连接到有机发光二极管OLED的阳电极。
第五晶体管T5和第六晶体管T6响应于发光控制信号EM而被同时导通，以使得驱动电流Id流过有机发光二极管OLED。
第七晶体管T7的栅电极连接到第三扫描信号GB端子。第七晶体管T7的第一电极连接到有机发光二极管OLED的阳电极。第七晶体管T7的第二电极连接到初始化电压VINT端子。第七晶体管T7响应于第三扫描信号GB而被导通，以初始化有机发光二极管OLED的阳电极。当显示黑色图像时，以已从有机发光二极管OLED的阳电极通过第七晶体管T7的旁路电流Ibp的量减小的有机发光二极管OLED的发光电流可以具有可靠地表达黑色图像的这种电平的最小量的电流。相应地，能够通过使用第七晶体管T7实现精确的黑色亮度图像来改善对比度。
在本实施方式中，第七晶体管T7的栅电极接收第三扫描信号GB。可选地，像素电路可配置成使得第七晶体管T7的栅电极接收发光控制信号EM。
此外，在本实施方式中，第二扫描信号GI和第三扫描信号GB是独立的信号。可选地，像素电路可配置成使得第二扫描信号GI和第三扫描信号GB是彼此电连接的相同的信号。
存储电容器Cst的第二电极连接到第一电源电压ELVDD端子。存储电容器Cst的第一电极连接到第一晶体管T1的栅电极、第三晶体管T3的第二电极和第四晶体管T4的第一电极。有机发光二极管OLED的阴电极连接到第二电源电压ELVSS端子。有机发光二极管OLED从第一晶体管T1接收驱动电流Id并发光以显示图像。
晶体管T1至T7中的每个包括形成电极的导电层、形成沟道的半导体层以及绝缘层。晶体管T1至T7的沟道可例如沿厚度方向或与第一(行)方向和第二(列)方向垂直的第三方向彼此不重叠。在实施方式中，作为PMOS晶体管的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可为使用多晶硅(p-Si)半导体层的薄膜晶体管。作为NMOS晶体管的第三晶体管T3和第四晶体管T4可为使用氧化物半导体层的薄膜晶体管。
接着，将详细描述上述的像素1的平面布置和剖面结构。在下文中，作为参考将描述连接到偶数数据线DL12至DLm2的一个像素(图4A和图5中的“PXi”)。
图4A至图4L是根据实施方式的有机发光显示装置的顺序层叠过程中的阶段的布局图。图5是沿图4L中的线I-I'截取的剖面图。参照图4A至图5，每个像素包括多个晶体管T1至T7、存储电容器(图3中的“Cst”)和有机发光二极管(图3中的“OLED”)。
晶体管T1至T7中的每个包括形成电极的导电层、形成沟道的半导体层以及绝缘层。作为PMOS晶体管的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可为栅电极在半导体层上方的顶栅型晶体管。作为NMOS晶体管的第三晶体管T3和第四晶体管T4可为栅电极在半导体层下方的底栅型晶体管。
存储电容器Cst包括构成电极的导电层和位于导电层之间的绝缘层。有机发光二极管OLED包括构成阳电极和阴电极的导电层和位于导电层之间的有机发光层。相应的元件的电连接可通过由导电层制成的布线和/或由导电材料制成的通孔来进行。上述的导电材料、导电层、半导体层、绝缘层、有机发光层等布置在衬底810(图5)上。
从图5中可看出，一个像素PXi的相应的层可例如沿堆叠或厚度或第三方向按照衬底810、缓冲层820、下半导体层100(图4A)、第一绝缘层831、第一导电层210、220和240(图4B)、第二绝缘层832、第二导电层310、320、330和340(图4C)、第三绝缘层833、上半导体层410和420(图4D)、第三导电层510、520和530(图4F)、第四绝缘层834、第四导电层610、620、630和640(图4H)、第五绝缘层841、第五导电层710、720和730(图4J)、第六绝缘层842和阳电极AND的顺序排列。上述层中的每个可由单个膜形成，但也可由包括多个膜的层叠膜形成。附加层可位于相应的层之间和/或上述层中的一些可被省略。
衬底810支承其上的相应的层。当有机发光显示装置60是背面或双面发光型时，透明衬底可用作衬底810。当有机发光显示装置60是正面发光型时，半透明或不透明衬底以及透明衬底可用作衬底810。
衬底810可由绝缘材料(例如，玻璃、石英或聚合物树脂)形成。聚合物树脂的示例包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基酯、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、醋酸丙酸纤维素(CAP)、它们的组合等。
衬底810可为刚性衬底或例如能够弯曲、折叠、卷曲等的柔性衬底。构成柔性衬底810的材料的示例可为聚酰亚胺(PI)。
缓冲层820可位于衬底810的整个表面上。缓冲层820可防止杂质离子的扩散，可防止湿气或外部空气的渗透，并且可用于使衬底810平坦化。缓冲层820可包括氮化硅、氧化硅、氮氧化硅等。根据衬底810的类型、工艺条件等，缓冲层820可被省略。
下半导体层100是形成第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道的有源层。在平面图中，下半导体层100可具有特定图案。
例如，如图4A中所示，下半导体层100可包括在基本上列方向上延伸的第一垂直部分110、第二垂直部分120和第三垂直部分130以及在基本上行方向上延伸的水平部分140。在实施方式中，第一垂直部分110、第二垂直部分120和水平部分140可彼此物理地连接，并且第三垂直部分130可与第一垂直部分110、第二垂直部分120和水平部分140物理地分离。可选地，第一垂直部分110、第二垂直部分120、第三垂直部分130和水平部分140可全部彼此物理地连接。
第一垂直部分110可与像素PXi的左侧相邻。第二垂直部分120和第三垂直部分130可与像素PXi的右侧相邻。第一垂直部分110和第二垂直部分120可例如沿行方向彼此间隔开。第一垂直部分110和第二垂直部分120可与像素PXi的下侧相邻。第二垂直部分120在列方向上具有比第一垂直部分110更长的长度，例如，可更靠近像素PXi的上侧延伸。
水平部分140可沿行方向连接第一垂直部分110与第二垂直部分120之间的中间部分。在本说明书中，第一垂直部分110和第二垂直部分120的“上部111和121”可表示在平面图中定位在与水平部分140的连接部分上方的部分，并且“下部112和122”可表示在平面图中定位在与水平部分140的连接部分下方的部分。
第三垂直部分130可与第二垂直部分120的上部121的右侧相邻。第三垂直部分130可与第二垂直部分120间隔开。第三垂直部分130可比第二垂直部分120的上部121更向上延伸，例如，可与像素PXi的上侧相邻。第三垂直部分130可沿列方向与第二垂直部分120的上部121和下部122部分地重叠，例如，上部121可包括如下弯曲，即，该弯曲沿行方向远离右侧，然后进一步沿列方向延伸，以使得上部121和第三垂直部分130沿行方向部分地重叠。
第六晶体管T6的沟道可位于第一垂直部分110的下部112中。第二晶体管T2的沟道可位于第二垂直部分120的上部121中。第五晶体管T5的沟道可位于第二垂直部分120的下部122中。第七晶体管T7的沟道可位于第三垂直部分130中。第一晶体管T1的沟道可位于水平部分140中。
尽管如图中所示水平部分140可以以最短距离(例如，直线)连接第一垂直部分110和第二垂直部分120，但是水平部分140可包括位于左侧的第一弯曲部分141和位于右侧的第二弯曲部分142。水平部分140的总长度可通过多次弯曲而增加。
可针对每个像素绝缘下半导体层100。如果作为一个像素PXi与在行方向上相邻的另一个像素之间的边界将由列方向限定的边界限定为基准线，则相对于基准线，一个像素PXi的下半导体层100的形状对于在行方向上与一个像素PXi相邻的另一个像素的下半导体层的形状可为线性对称的，例如，镜像对称。因此，一个像素PXi中的第三垂直部分130可物理地连接到在行方向上相邻的另一个像素的第三垂直部分。相似地，一个像素PXi中的第二垂直部分120的下部122可物理地连接到另一个像素的下部。此外，一个像素PXi的下半导体层100的第三垂直部分130可在列方向上物理地连接到与像素PXi相邻的另一个像素的第二垂直部分120的下部122，例如，重复相同的图案。
下半导体层100可包括多晶硅。多晶硅可通过使非晶硅结晶化来形成。结晶方法的示例可包括快速热退火(RTA)、固相结晶化(SPC)、准分子激光退火(ELA)、金属诱导结晶化(MIC)、金属诱导横向结晶化(MILC)和顺序横向凝固(SLS)。在实施方式中，下半导体层100可包括单晶硅、低温多晶硅、非晶硅等。
在下半导体层100中，连接到晶体管T1、T2、T5、T6、T7的中的每个的源电极/漏电极的区域(源区/漏区)可掺杂有杂质离子(在PMOS晶体管的情况下为p型杂质离子)。三价掺杂剂(例如，硼(B))可用作p型杂质离子。
如图5中所示，第一绝缘层831可位于下半导体层100上，并且可在衬底810的整个表面上方延伸。第一绝缘层831可为具有栅极绝缘功能的栅极绝缘膜。
第一绝缘层831可包括硅化合物或金属氧化物。例如，第一绝缘层831可包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。这些化合物可单独使用，或者也可以以两种或更多种的组合来使用。第一绝缘层831可为单个膜或由不同材料的层叠膜形成的多层膜。
如图4B和图5中所示，第一导电层210、220和240位于第一绝缘层831上。第一导电层210、220和240可包括传输第一扫描信号(图3中的“GW”，下面相同)的第一下扫描信号线210、第一晶体管T1的栅电极240以及传输发光控制信号(图3中的“EM”)的第一发光控制线220。
第一下扫描信号线210可包括第二晶体管T2的栅电极和第七晶体管T7的栅电极。第一发光控制线220可包括第五晶体管T5的栅电极和第六晶体管T6的栅电极。
第一下扫描信号线210和第一发光控制线220可沿行方向延伸。如图中所示，第一下扫描信号线210和第一发光控制线220可沿行方向延伸到像素PXi的边界之外的相邻像素。
在平面图中，第一下扫描信号线210可定位在像素PXi的中间上方。第一下扫描信号线210可与第二垂直部分120的上部分121和第三垂直部分130重叠，以使得第二晶体管T2的栅电极和第七晶体管T7的栅电极可形成在相应的重叠部分处。除非另有限定，否则本说明书中的表述“重叠”意指两个部件在有机发光显示装置60的厚度方向(在图中，与衬底810的表面垂直的方向，例如，堆叠方向或第三方向)上彼此重叠。
定位在重叠区域下方(例如，朝向像素PXi的下侧延伸)的下半导体层100的第二垂直部分120的上部121可成为第二晶体管T2的第一电极区域，并且定位在重叠区域上方(例如，朝向像素PXi的上侧延伸)的下半导体层100的第二垂直部分120的上部121可成为第二晶体管T2的第二电极区域。定位在重叠区域下方(例如，朝向像素PXi的下侧延伸)的下半导体层100的第三垂直部分130可成为第七晶体管T7的第一电极区域，并且定位在重叠区域上方(例如，朝向像素PXi的上侧延伸)的下半导体层100的第三垂直部分130可成为第七晶体管T7的第二电极区域。第一下扫描信号线210可不与第二垂直部分120的下部122或第一垂直部分110重叠。
在平面图中，第一发光控制线220可定位在第一下扫描信号线210下方，例如，更靠近像素PXi的下侧。第一发光控制线220可在下半导体层100中与第一垂直部分110的下部112和第二垂直部分120的下部122重叠。
第一发光控制线220可在与下半导体层100的第一垂直部分110的下部112重叠的部分处形成第六晶体管T6的栅电极。定位在重叠区域上方(例如，朝向像素PXi的上侧延伸)的下半导体层100的第一垂直部分110可成为第六晶体管T6的第一电极区域，并且定位在重叠区域下方(例如，朝向像素PXi的下侧延伸)的下半导体层100的第一垂直部分110可成为第六晶体管T6的第二电极区域。
此外，第一发光控制线220可在与下半导体层100的第二垂直部分120的下部122重叠的部分处形成第五晶体管T5的栅电极。定位在重叠区域上方(例如，朝向像素PXi的上侧延伸)的下半导体层100的第二垂直部分120的下部122可成为第五晶体管T5的第一电极区域，并且定位在重叠区域下方(例如，朝向像素PXi的下侧延伸)的下半导体层100的第二垂直部分120的下部122可成为第五晶体管T5的第二电极区域。
第二晶体管T2的栅电极、第五晶体管T5的栅电极、第六晶体管T6的栅电极和第七晶体管T7的栅电极沿列方向具有比相应的外围线更宽的宽度。
第一晶体管T1的栅电极240可定位在像素PXi的中心处。在平面图中，第一晶体管T1的栅电极240可定位在第一下扫描信号线210与第一发光控制线220之间。针对每个像素PXi，第一晶体管T1的栅电极240可被绝缘。
第一晶体管T1的栅电极240可形成图4C中所示的存储电容器电极340和存储电容器(图3中的“Cst”)。
第一晶体管T1的栅电极240沿第三方向与下半导体层100的水平部分140重叠。定位在重叠区域的左侧的下半导体层100的水平部分140可成为第一晶体管T1的第一电极区域，并且定位在重叠区域的右侧的下半导体层100的水平部分140可成为第一晶体管T1的第二电极区域。
第一导电层210、220和240可包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)等中的至少一种。第一导电层210、220和240中的每个可为单个膜或多层膜。在实施方式中，第一导电层210、220和240中的每个可包括诸如钼(Mo)的栅极导电材料。
如图5中所示，第二绝缘层832可位于第一导电层210、220和240上，并且可形成在衬底810的整个表面上方。第一绝缘层831可为具有栅极绝缘功能的栅极绝缘膜。第二绝缘层832可包括与第一绝缘层831相同的材料，或者可包括选自构成第一绝缘层831的所举例材料中的至少一种。第二绝缘层832可为单个膜或由不同材料的层叠膜形成的多层膜。
第二导电层310、320、330和340(参见图4C)可位于第二绝缘层832上。第二导电层310、320、330和340可包括传输第一扫描信号(图3中的“GW”)的第一上扫描信号线310、传输第二扫描信号(图3中的“GI”)的第二扫描信号线320、存储电容器电极340和供给初始化电压(图3中的“VINT”)的初始化电压线330。
如图4C中所示，第一上扫描信号线310、第二扫描信号线320和初始化电压线330可沿行方向延伸。第一上扫描信号线310、第二扫描信号线320和初始化电压线330可沿行方向延伸到像素PXi的边界之外的相邻像素。
在平面图中，第一上扫描信号线310可定位在第一下扫描信号线210下方。第一上扫描信号线310与第一下扫描信号线210绝缘。在平面图中，第二扫描信号线320可定位在第一上扫描信号线310上方。在平面图中，初始化电压线330可定位在第二扫描信号线320上方，例如，与像素PXi的上侧相邻。
第一上扫描信号线310可包括第三晶体管T3的栅电极，并且第二扫描信号线320可包括第四晶体管T4的栅电极。第三晶体管T3的栅电极和第四晶体管T4的栅电极可沿列方向具有比相应的外围线更宽的宽度。
在平面图中，存储电容器电极340位于第一上扫描信号线310与第一发光控制线220之间，并且沿第三方向与第一晶体管T1的栅电极240重叠。如上所述，存储电容器电极340与第一晶体管T1的下面的栅电极240在它们之间介入有第二绝缘层832的情况下重叠以形成存储电容器Cst。第一晶体管T1的栅电极240成为存储电容器Cst的第一电极，与其重叠的存储电容器电极340的延伸区域成为存储电容器Cst的第二电极，并且介入它们之间的第二绝缘层832可为存储电容器Cst的电介质。如图中所示，存储电容器Cst可在与第一晶体管T1的栅电极240重叠的部分处包括至少一个开口341。
在图中，存储电容器电极340被示出为与另一个相邻的存储电容器电极物理地间隔开。可选地，存储电容器电极340可具有在行方向上例如连续地延伸的形状。
存储电容器电极340的宽度可在与第一晶体管T1的栅电极240重叠的区域中延伸，例如，可大于栅电极240。存储电容器电极340可包括在延伸区域中与下面的第一晶体管T1的栅电极240重叠的开口。
第二导电层310、320和340可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。第一导电层210、220和240中的每个可为单个膜或多层膜。在实施方式中，与第一导电层210、220和240中的每个相似地，第二导电层310、320、330和340中的每个可包括栅极导电材料，例如钼(Mo)。
如图5中所示，第三绝缘层833覆盖第二导电层310、320、330和340。第三绝缘层833用于使第二导电层310、320、330和340与上半导体层410和420绝缘。第三绝缘层833可位于第二导电层310、320、330和340上，并且可位于衬底810的整个表面上方。第三绝缘层833可为层间绝缘膜。
第三绝缘层833可包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌，或者有机绝缘材料，诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂。第三绝缘层833可为单个膜或由不同材料的层叠膜形成的多层膜。
上半导体层410和420位于第三绝缘层833上。上半导体层410和420可包括在一个像素PXi中彼此分离的多个半导体图案。如图4D中所示，上半导体层410和420可包括与第三晶体管T3的栅电极重叠以形成第三晶体管T3的沟道的第一上半导体图案410和与第四晶体管T4的栅电极重叠以形成第四晶体管T4的沟道的第二上半导体图案420。第一上半导体图案410和第二上半导体图案420中的每个可具有矩形形状。此外，第一上半导体图案410和第二上半导体图案420中的每个可(例如，沿行方向)在宽度上比它们分别重叠的栅电极更小。
上半导体层410和420可包括氧化物半导体。例如，上半导体层410和420可包括非晶硅(a-Si)、多晶硅(p-Si)、氧化物半导体和有机半导体中的任一种。此处，氧化物半导体可包括Zn、In、Ga、Sn、它们的混合物等中的至少一种。作为金属氧化物半导体的氧化物半导体可包括诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)的金属的氧化物或者诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)的金属的组合和它们的氧化物等。例如，氧化物半导体可包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)等中的至少一种。
上半导体层410和420可包括位于其第一侧处的源区、位于其第二侧处的漏区以及位于源区与漏区之间的沟道区。在上半导体层410和420中，与晶体管T3和T4的中的每个的第一电极和第二电极连接的区域(源区和漏区)可掺杂有杂质离子(在NMOS晶体管的情况下为n型杂质离子)。n型杂质离子可为碱金属或碱土金属，或者可为n型有机掺杂剂。n型有机掺杂剂的示例可包括Cr2hpp4(hpp：1,3,4,6,7,8-六氢-2H-嘧啶并[1,2-a]嘧啶的阴离子)、Fe2hpp4、Mn2hpp4、Co2hpp4、Mo2hpp4、W2hpp4、Ni2hpp4、Cu2hpp4、Zn2hpp4和W(hpp)4。此外，n型有机掺杂剂的示例可包括有机掺杂剂化合物，诸如4,4',5,5'-四环己基-1,1',2,2',3,3'-六甲基-2,2',3,3-四氢-1H,1'H-2,2'-双咪唑、2,2'-二异丙基-1,1',3,3'-四甲基-2,2',3,3',4,4',5,5',6,6',7,7'-十二氢-1H,1'H-2,2'-二苯并[d]咪唑、2,2'-二异丙基-4,4',5,5'-四(4-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-双咪唑、2,2'-二异丙基-4,5-双(2-甲氧基苯基)-4',5'-双(4-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-双咪唑)以及2,2'-二异丙基-4,5-双(2-甲氧基苯基)-4',5'-双(3-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-双咪唑。
当上半导体层410和420包括氧化物半导体时，用于阻挡进入上半导体层410和420的光的阻光层可沿第三方向包括在上半导体层410和420的上方和下方。
如图4E中所示，可形成第一接触孔VIA1至第三接触孔VIA3。
暴露第一晶体管T1的栅电极240的一部分、初始化电压线330的一部分和下半导体层100的水平部分140的一部分的第一接触孔VIA1可形成在第一晶体管T1的栅电极240、初始化电压线330和下半导体层100的水平部分140中。通过第一接触孔VIA1，稍后将描述的第三导电层510、520和530的第一数据图案510可与第一晶体管T1的栅电极240、初始化电压线330和下半导体层100的水平部分140的上部接触。
暴露第一垂直部分110的上部111的一部分的第二接触孔VIA2可形成在下半导体层100的第一垂直部分110的上部111中。通过第二接触孔VIA2，稍后将描述的第三导电层510、520和530的第二数据图案520可与下半导体层100的第一垂直部分110的上部111接触。
暴露初始化电压线330的一部分的第三接触孔VIA3可形成在初始化电压线330中。通过第三接触孔VIA3，稍后将描述的第三导电层510、520和530的第三数据图案530可与初始化电压线330接触。
如图4F中所示，第三导电层510、520和530可位于上半导体层410和420上。在实施方式中，第三导电层510、520和530可直接位于上半导体层410和420上。第三导电层510、520和530可包括传输数据信号(图3中的“DATA”)的多个数据图案510、520和530。多个数据图案510、520和530可为与上半导体层410和420的源区/漏区接触的源电极/漏电极。
数据图案510、520和530中的每个具有基本上在列方向上延伸的形状，并且数据图案510、520和530中的每个在列方向上的长度小于像素PXi在列方向上的长度。相应的数据图案510、520和530彼此物理地间隔开。数据图案510、520和530中的每个可将这些部分彼此远离地电连接，并且可构成NMOS晶体管的第一电极或第二电极。数据图案510、520和530中的每个可与上半导体层410和420的上表面直接接触，或者可通过欧姆接触层与其上表面接触。
第一数据图案510可与第一晶体管T1的栅电极240重叠。第一数据图案510可通过穿透第三绝缘层833和第二绝缘层832以在重叠区域中暴露第一晶体管T1的栅电极240的第一接触孔VIA1电连接到第一晶体管T1的栅电极240。第一接触孔VIA1可定位在存储电容器电极340的开口341中。第二接触孔VIA2中的第一数据图案510和相邻的存储电容器电极340可通过第三绝缘层833彼此绝缘。
第一数据图案510可从与第一晶体管T1的栅电极240重叠的区域向上(例如，朝向像素PXi的上侧)延伸以与第一下扫描信号线210和第一上扫描信号线310绝缘，可沿第三方向与第一下扫描信号线210和第一上扫描信号线310重叠，并且可进一步向上延伸以沿第三方向与第二扫描信号线320重叠，同时与第二扫描信号线320绝缘。第一数据图案510可沿第三方向与第一上半导体图案410的右侧重叠以形成第三晶体管T3的第二电极。第一数据图案510可沿第三方向与第二上半导体图案420的下侧重叠以形成第四晶体管T4的第一电极。
第二数据图案520可与下半导体层100的第一垂直部分110的上部111重叠。第二数据图案520可通过穿透第三绝缘层833、第二绝缘层832和第一绝缘层831以在重叠区域中暴露下半导体层100的第一垂直部分110的上部111的第二接触孔VIA2与下半导体层100的第一垂直部分110的上部111接触。第二数据图案520也可从与下半导体层100的第一垂直部分110重叠的区域向上延伸以与第一上半导体图案410的左侧重叠，进而形成第三晶体管T3的第一电极。
第三数据图案530可与初始化电压线330重叠。第三数据图案530可通过穿透第三绝缘层833和第二绝缘层832以暴露初始化电压线330的第三接触孔VIA3与初始化电压线330接触。第三数据图案530也可从初始化电压线330向下延伸以与第二上半导体图案420的右侧重叠，进而形成第四晶体管T4的第二电极。
第三导电层510、520和530可具有包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)等中的至少一种的单层结构，或者可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的多层结构。在实施方式中，与第一导电层210、220和240相似地，第三导电层510、520和530可包括诸如钼(Mo)的栅极导电材料。
如图5中所示，第四绝缘层834用于使第三导电层510、520和530与第四导电层610、620、630和640绝缘。第四绝缘层834可位于第三导电层510、520和530上，并且可位于衬底810的整个表面上方。第四绝缘层834可为层间绝缘膜。第四绝缘层834可包括与上述第二绝缘层832相同的材料，或者可包括选自举例为第二绝缘层832的构成材料的材料中的至少一种材料。第四绝缘层834可为单个膜或由不同材料的层叠膜形成的多层膜。
如图4G中所示，多个接触孔VIA4至VIA8可形成在第四绝缘层834中。接触孔VIA4至VIA8可分别暴露存储电容器电极340的一部分、第二垂直部分120的下部122的一部分、下半导体层100的第一垂直部分110的下部112的一部分以及第二垂直部分120的上部121的一部分。
如图4H中所示，第四导电层610、620、630和640位于第四绝缘层834上。第四导电层610、620、630和640可包括供给第一电源电压(图3中的“ELVDD”，下面相同)的第一电源电压线610、允许初始化电压线330将电力供给到第七晶体管T7的初始化桥电极620、允许第一发光控制线220将发光控制信号(图3中的“EM”)供给到第六晶体管T6的第一发光桥电极630以及允许稍后将描述的第二数据线720将数据信号(图3中的“DATA”)供给到第二晶体管T2的数据桥电极640。
第一电源电压线610可沿行方向延伸，并且可包括覆盖第一晶体管T1的栅电极240的水平主干和从水平主干延伸的垂直主干。第一电源电压线610可形成使得第一电源电压线610的宽度通过下布线结构而增加。第一电源电压线610可形成为不仅覆盖栅电极而且还覆盖存储电容器电极340和下布线的一部分。第一电源电压线610可沿行方向和/或列方向延伸到像素PXi的边界之外的相邻像素。
第一电源电压线610可通过穿透第三绝缘层833和第四绝缘层834的第四接触孔VIA4电连接到存储电容器电极340。第一电源电压线610可通过穿透第二绝缘层832、第三绝缘层833和第四绝缘层834的第五接触孔VIA5电连接到下半导体层100的第二垂直部分120的下部122。
第一电源电压线610的宽度可被增加以阻挡上外部光和下外部光。相应地，能够增加有机发光显示装置60的亮度的长范围均匀性(在下文中称为“LRU”)。此外，具有一定水平的布线宽度的第一电源电压线610可保持电压信号恒定，从而可防止上布线与下布线之间的联接。
初始化桥电极620可与初始化电压线330重叠。在重叠区域中，初始化桥电极620可通过穿透第四绝缘层834、第三绝缘层833和第二绝缘层832以暴露初始化电压线330的第六接触孔VIA6与初始化电压线330接触。
初始化桥电极620还可从与初始化电压线330重叠的区域朝向像素PXi的下侧向下延伸以与下半导体层100的第三垂直部分130的下侧重叠。在重叠区域中，初始化桥电极620可通过穿透第四绝缘层834、第三绝缘层833、第二绝缘层832和第一绝缘层831以暴露下半导体层100的第三垂直部分130的第七接触孔VIA7与下半导体层100的第三垂直部分130接触。
第一发光桥电极630可与下半导体层100的第一垂直部分110的下部112重叠。在重叠区域中，第一发光桥电极630可通过穿透第四绝缘层834、第三绝缘层833、第二绝缘层832和第一绝缘层831以暴露下半导体层100的第一垂直部分110的下部112的第九接触孔VIA9与下半导体层100的第一垂直部分110的下部112接触。
数据桥电极640可与下半导体层100的第二垂直部分120的上部121重叠。在重叠区域中，数据桥电极640可通过穿透第四绝缘层834、第三绝缘层833、第二绝缘层832和第一绝缘层831以暴露下半导体层100的第二垂直部分120的上部121的第八接触孔VIA8与下半导体层100的第二垂直部分120接触。
此处，数据桥电极640可为与下半导体层100的源区/漏区接触的源电极/漏电极。
第四导电层610、620、630和640可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)等中的至少一种金属。第四导电层610、620、630和640可为单个膜或多层膜。例如，第四导电层610、620、630和640可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的多层结构。在实施方式中，第四导电层610、620、630和640可包括诸如Ti/Al/Ti的源极/漏极导电材料。
如图5中所示，第五绝缘层841覆盖第四导电层610、620、630和640。第五绝缘层841用于使第四导电层610、620、630和640与稍后将描述的第五导电层710、720和730绝缘。第五绝缘层841可位于第四导电层610、620、630和640上，并且可位于衬底810的整个表面上方。第五绝缘层841可为通孔层。
第五绝缘层841可由无机材料、有机材料或有机/无机复合材料制成，以具有单层结构或多层结构，并且可由各种沉积方法形成。在一些实施方式中，通孔层可由选自聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)中的至少一种形成。
如图4I中所示，第五绝缘层841中可形成有用于分别暴露数据桥电极640和第一发光桥电极630的接触孔VIA10和VIA11。
如图4J中所示，第五导电层710、720和730位于第五绝缘层841上。第五导电层710、720和730可包括向一个像素PXi供给数据信号的第一数据线710、向在列方向上与一个像素PXi相邻的另一个像素供给信号的第二数据线720以及允许第一发光控制线220向稍后将描述的阳电极供给驱动电流Id的第二发光桥电极730。此处，第一数据线710可为奇数数据线(图2中的“DL11至DLm1”)，并且第二数据线720可为偶数数据线(图2中的“DL12至DLm2”)。
第一数据线710和第二数据线720在像素PXi的左边缘和右边缘这两者处沿列方向延伸。第一数据线710和第二数据线720可与数据桥电极640重叠。第一数据线710和第二数据线720的线宽可在数据桥电极640之前和之后增加以与数据桥电极640重叠。第一数据线710和第二数据线720可通过穿透第五绝缘层841以暴露数据桥电极640的第十接触孔VIA10与数据桥电极640接触。
第二发光桥电极730可与第一发光桥电极630重叠。第二发光桥电极730可通过穿透第五绝缘层841以暴露第一发光桥电极630的第十一接触孔VIA11与第一发光桥电极630接触。
第五导电层710、720和730可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第五导电层710、720和730可为单个膜或多层膜。例如，第五导电层710、720和730可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的多层结构。在实施方式中，与第四导电层610、620、630和640相似地，第五导电层710、720和730可包括诸如Ti/Al/Ti的源极/漏极导电材料。
如图5中所示，第六绝缘层842覆盖第五导电层710、720和730。第六绝缘层842用于使第五导电层710、720和730与稍后将描述的阳电极AND绝缘。第六绝缘层842可位于第五导电层710、720和730上，并且可位于衬底810的整个表面上方。第六绝缘层842可为通孔层。第六绝缘层842可由与第五绝缘层841相同的材料形成，或者可由在第五绝缘层841的描述中列出的材料中的至少一种形成。
如图4K中所示，暴露第二发光桥电极730的第十二接触孔VIA12可形成在第六绝缘层842中。
如图5和图4L中所示，阳电极AND和像素限定层PDL位于第六绝缘层842上。阳电极AND通过第十二接触孔VIA12与第二发光桥电极730接触。阳电极AND可通过第一发光桥电极630和第二发光桥电极730从第一发光控制线220接收驱动电流Id。
阳电极AND可形成为与第一晶体管T1的栅电极240重叠以覆盖第一晶体管T1的栅电极240，并且可向上延伸以覆盖第三晶体管T3的栅电极410和第四晶体管T4的栅电极420。形成为覆盖第三晶体管T3的栅电极410和第四晶体管T4的栅电极420的阳电极AND可具有阻挡外部光流入第三晶体管T3和第四晶体管T4中的功能。
如上所述，阳电极AND形成为与第三晶体管T3和第四晶体管T4重叠，并且增大第一电源电压线610的宽度，从而增加LRU。在实施方式中，LRU可为90％或更多。
阳电极AND可包括具有高功函数的材料。阳电极AND可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)。上面举例的导电材料具有相对高的功函数和透明特性。当有机发光显示装置60是前发射型显示装置时，除了上面列举的导电材料以外，阳电极AND还可包括反射材料，诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)，钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、锂(Li)、钙(Ca)或它们的混合物。因此，阳电极AND可具有由上述导电材料和反射材料制成的单层结构，或者可具有其中层叠有这些层的多层结构。
像素限定层PDL位于阳电极AND上。像素限定层PDL包括暴露阳电极AND的至少一部分的开口。像素限定层PDL可包括有机材料或无机材料。在实施方式中，像素限定层PDL可包括诸如光致抗蚀剂、聚酰亚胺树脂、丙烯酸树脂、硅化合物或聚丙烯酸树脂的材料。
有机发光层可位于由像素限定层PDL暴露的阳电极AND上，并且阴电极可位于有机发光层上。阴电极可为在不区分像素的情况下布置的公共电极。
阴电极可包括具有低功函数的材料。阴电极可包括Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或它们的化合物或混合物(例如，Ag和Mg的混合物)。阴电极还可包括辅助电极。辅助电极可为通过沉积上述材料而形成的膜，并且膜可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的透明金属氧化物。
当有机发光显示装置60是前发射型显示装置时，具有低功函数的导电薄膜可形成为阴电极，并且其上可层叠有诸如氧化铟锡(ITO)层、氧化铟锌(IZO)层、氧化锌(ZnO)层或氧化铟(In2O3)层的导电层。
上述阳电极AND、有机发光层和阴电极可构成有机发光二极管OLED。
有机发光显示装置60可应用于具有例如552ppi或更高的分辨率的高分辨率产品。此外，有机发光显示装置60能够进行低频驱动和高频驱动。低频驱动可为1Hz的频率驱动，并且高频驱动可为90Hz至250Hz的频率驱动。在实施方式中，有机发光显示装置60可以以1Hz和/或120Hz的频率驱动。
根据本实施方式的有机发光显示装置60即使在高频驱动中也能够通过在列方向上的相邻像素之间接收不同的数据信号来确保补偿时间。此外，由于根据本实施方式的有机发光显示装置60可通过使用用于第三晶体管T3和第四晶体管T4的氧化物半导体来减少电流泄漏，因此即使在低频驱动中也能够防止用户在视觉上识别到闪烁并且防止出现斑点。
接着，将描述根据另一实施方式的有机发光显示装置。在下面的实施方式中，将省略与关于图1至图5的描述重复的描述。此外，对于与图1至图5中描述的部件相同的部件使用相同的附图标记。
图6是根据另一实施方式的有机发光显示装置的布局图。参照图6，根据本实施方式的有机发光显示装置61与图4L的实施方式的不同之处在于，在第四导电层610_1、620、630和640之中，第一电源电压线610_1包括延伸以与第三晶体管T3和第四晶体管T4重叠的区域，并因此其宽度大于图4的实施方式的宽度。
具体地，第一电源电压线610_1可沿行方向延伸，并且可包括覆盖第一晶体管T1的栅电极240的水平主干和从水平主干延伸的垂直主干。第一电源电压线610_1可沿行方向延伸到像素PXi的边界之外的相邻像素。第一电源电压线610_1可包括与第三晶体管T3和第四晶体管T4重叠以覆盖第三晶体管T3和第四晶体管T4的区域。第一电源电压线610_1可通过其延伸区域阻挡外部光流入第三晶体管T3和第四晶体管T4中，以防止相应的晶体管T3和T4的故障。
在有机发光显示装置61中，第五绝缘层841、第五导电层710、720和730、第六绝缘层842、阳电极AND和像素限定层PDL可顺序地设置在第四导电层层610_1、620、630和640上。
根据本实施方式的有机发光显示装置61具有与图4的实施方式相似的分辨率，并且可以以与图4的实施方式相似的频率驱动。具体地，根据本实施方式的有机发光显示装置61可应用于高分辨率产品，并且即使在高频驱动和低频驱动中也可防止闪烁的识别和斑点的恶化。
图7是根据又一实施方式的有机发光显示装置的剖面图。根据本实施方式的有机发光显示装置62与图5的实施方式的不同之处在于省略了第四绝缘层(图5中的“834”)。
参照图7，第一数据模式510和第二数据模式520位于与第一电源电压线610和数据桥电极640相同的层上。与第三导电层510、520和530以及第四导电层610、620、630和640对应的所有布线可位于相同的层上。
第一数据图案510和第二数据图案520可包括与第一电源电压线610和数据桥电极640相同的材料。在实施方式中，相同的材料可为诸如钼(Mo)的栅极导电材料或诸如Ti/Al/Ti的源极/漏极材料中的一种。可选地，第一数据图案510和第二数据图案520可包括栅极导电材料，并且第一电源电压线610和数据桥电极640可分别包括源极/漏极导电材料。
数据图案510、520和530可与形成在第三绝缘层833上的上半导体层410和420直接接触，并且第一电源电压线610、初始化桥电极620、第一发光桥电极630和数据桥电极640可位于与数据图案510、520和530相同的层的第三绝缘层833上。
根据本实施方式的有机发光显示装置62具有与图5的实施方式相似的分辨率，可以以与图5的实施方式相似的频率驱动，并且可在层叠结构中减少一个掩模。
如上所述，根据实施方式，即使在低频驱动和高频驱动中，也可减少由用户识别到闪烁，从而允许减少分散注意力和烦人的屏幕点。
本文中已公开了示例性实施方式，并且尽管采用了特定措辞，但是它们仅以一般的和描述性的意义使用和解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将显而易见的，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。相应地，本领域技术人员将理解，在不背离如所附权利要求书中所记载的本发明的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (20)

1.显示装置，包括：
像素行，所述像素行包括在第一方向上排列的多个像素；
第一数据线，所述第一数据线在所述像素行的第一边缘处沿所述第一方向延伸；
第二数据线，所述第二数据线在所述像素行的第二边缘处沿所述第一方向延伸，沿与所述第一方向垂直的第二方向与所述像素行的所述第一边缘相对；
第一像素，所述第一像素连接到所述第一数据线；以及
第二像素，所述第二像素在所述第一方向上与所述第一像素相邻并且连接到所述第二数据线，
其中，所述第一像素和所述第二像素中的每个包括发光二极管、用于将驱动电流传输到所述发光二极管的第一晶体管、用于将数据信号传输到所述第一晶体管的第二晶体管、用于将具有补偿的阈值电压的所述数据信号传输到所述第一晶体管的栅电极的第三晶体管以及用于将初始化电压信号传输到所述第一晶体管的所述栅电极的第四晶体管，
所述第一像素和所述第二像素中的每个的所述第一晶体管和所述第二晶体管是PMOS晶体管，以及
所述第一像素和所述第二像素中的每个的所述第三晶体管和所述第四晶体管是NMOS晶体管。
2.如权利要求1所述的显示装置，其中，所述第一数据线不与所述第二像素连接，并且所述第二数据线不与所述第一像素连接。
3.如权利要求2所述的显示装置，其中，所述数据信号从所述第一数据线提供到所述第一像素所消耗的时间不同于所述数据信号从所述第二数据线提供到所述第二像素所消耗的时间。
4.如权利要求1所述的显示装置，其中，所述PMOS晶体管的半导体层包括多晶硅，并且所述NMOS晶体管的半导体层包括氧化物半导体。
5.如权利要求4所述的显示装置，其中，所述NMOS晶体管的源电极/漏电极直接位于所述NMOS晶体管的所述半导体层上。
6.如权利要求1所述的显示装置，其中，所述发光二极管的阳电极覆盖所述第三晶体管的半导体层和所述第四晶体管的半导体层。
7.如权利要求1所述的显示装置，还包括：
第一扫描线，所述第一扫描线连接到所述第二晶体管的栅电极和所述第三晶体管的栅电极；以及
第二扫描线，所述第二扫描线连接到所述第四晶体管的栅电极。
8.如权利要求7所述的显示装置，其中，所述第一扫描线和所述第二扫描线在所述第二方向上延伸。
9.如权利要求1所述的显示装置，其中，所述第一像素和所述第二像素中的每个还包括：
电源电压线，所述电源电压线用于将电源电压提供到所述第一像素和所述第二像素中的每个。
10.如权利要求9所述的显示装置，其中，所述电源电压线形成为覆盖所述第三晶体管的半导体层和所述第四晶体管的半导体层。
11.显示装置，包括：
衬底，所述衬底上限定有多个像素区域；
下半导体层，所述下半导体层位于所述衬底上；
第一导电层，所述第一导电层位于所述下半导体层上；
第二导电层，所述第二导电层位于所述第一导电层上；
上半导体层，所述上半导体层位于所述第二导电层上；
第三导电层，所述第三导电层位于所述上半导体层上；以及
第四导电层，所述第四导电层位于所述第三导电层上，其中，
所述下半导体层是NMOS晶体管的半导体层，
所述上半导体层是PMOS晶体管的半导体层，以及
所述下半导体层、所述第一导电层、所述第二导电层、所述上半导体层、所述第三导电层和所述第四导电层位于相应的所述像素区域中。
12.如权利要求11所述的显示装置，其中，所述下半导体层包括氧化物半导体，并且所述上半导体层包括多晶硅。
13.如权利要求12所述的显示装置，其中，所述下半导体层在厚度方向上不与所述上半导体层重叠。
14.如权利要求11所述的显示装置，其中，所述第一导电层和所述第二导电层包括钼，并且所述第三导电层和所述第四导电层包括铝。
15.如权利要求11所述的显示装置，其中，在所述像素区域中的每个中，所述第四导电层包括第一数据线和第二数据线。
16.如权利要求15所述的显示装置，其中，所述第一数据线和所述第二数据线彼此间隔开。
17.如权利要求15所述的显示装置，还包括：
像素电极，所述像素电极电连接到所述第一数据线和所述第二数据线中的任一个。
18.如权利要求17所述的显示装置，其中，所述像素电极不与所述第一数据线和所述第二数据线中的一个电连接。
19.如权利要求11所述的显示装置，其中，所述第三导电层直接位于所述上半导体层上。
20.如权利要求11所述的显示装置，其中，所述第三导电层包括与所述上半导体层电连接的源电极/漏电极和与所述下半导体层电连接的源电极/漏电极。
CN201910530314.5A 2018-06-19 2019-06-19 显示装置 Active CN110619850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410177452.0A CN117809573A (zh) 2018-06-19 2019-06-19 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180070146A KR102678548B1 (ko) 2018-06-19 표시장치
KR10-2018-0070146 2018-06-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410177452.0A Division CN117809573A (zh) 2018-06-19 2019-06-19 显示装置

Publications (2)

Publication Number Publication Date
CN110619850A CN110619850A (zh) 2019-12-27
CN110619850B true CN110619850B (zh) 2024-03-01

Family

ID=68840769

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910530314.5A Active CN110619850B (zh) 2018-06-19 2019-06-19 显示装置
CN202410177452.0A Pending CN117809573A (zh) 2018-06-19 2019-06-19 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410177452.0A Pending CN117809573A (zh) 2018-06-19 2019-06-19 显示装置

Country Status (2)

Country Link
US (1) US10803802B2 (zh)
CN (2) CN110619850B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12021087B2 (en) * 2019-10-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method of forming the same, display panel and display device including sub-channel portions
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
KR20210142055A (ko) 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치
KR20210148547A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 디스플레이 장치
EP4036903A4 (en) * 2020-06-30 2023-01-11 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND DISPLAY PANEL AND DISPLAY DEVICE SAME
DE112021003691T5 (de) * 2020-07-10 2023-04-20 Sony Group Corporation Ansteuerungsschaltkreisarraysubstrat, anzeigevorrichtung und elektronische einrichtung
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
US11900874B2 (en) * 2020-11-27 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display substrate and display apparatus
KR20220108227A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치
DE112021002400T5 (de) * 2021-03-24 2023-02-16 Boe Technology Group Co., Ltd. Arraysubstrate, Anzeigefelder und Anzeigevorrichtungen davon
KR20230013949A (ko) * 2021-07-20 2023-01-27 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치 및 이의 구동 방법
CN113724647B (zh) * 2021-09-09 2022-08-05 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023039886A1 (zh) * 2021-09-18 2023-03-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11749157B2 (en) 2022-01-25 2023-09-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN114420029B (zh) * 2022-01-25 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022122A (zh) * 2013-02-28 2014-09-03 三星显示有限公司 薄膜晶体管阵列基底和包括该基底的有机发光显示设备
CN104183215A (zh) * 2013-05-22 2014-12-03 三星显示有限公司 像素和使用像素的有机发光显示器
CN106297673A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 像素、有机发光显示设备和有机发光显示设备的驱动方法
CN106486495A (zh) * 2015-08-27 2017-03-08 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR20100090527A (ko) * 2009-02-06 2010-08-16 삼성모바일디스플레이주식회사 발광 표시 장치 및 발광 표시 장치 구동 방법
KR101892264B1 (ko) * 2011-09-19 2018-08-28 삼성디스플레이 주식회사 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170028464A (ko) * 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102446823B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20190107229A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022122A (zh) * 2013-02-28 2014-09-03 三星显示有限公司 薄膜晶体管阵列基底和包括该基底的有机发光显示设备
CN104183215A (zh) * 2013-05-22 2014-12-03 三星显示有限公司 像素和使用像素的有机发光显示器
CN106297673A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 像素、有机发光显示设备和有机发光显示设备的驱动方法
CN106486495A (zh) * 2015-08-27 2017-03-08 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置

Also Published As

Publication number Publication date
US20190385522A1 (en) 2019-12-19
CN110619850A (zh) 2019-12-27
KR20190143549A (ko) 2019-12-31
CN117809573A (zh) 2024-04-02
US10803802B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
CN110619850B (zh) 显示装置
US20230263019A1 (en) Display apparatus
KR102550732B1 (ko) 표시장치
US20230200166A1 (en) Display device
US10388711B2 (en) Light emitting element display device
KR102577900B1 (ko) 유기발광 표시장치
US11011597B2 (en) Display device having a compensation transistor with a second region having greater electrical resistance than a first region
US12010882B2 (en) Display device
US11844238B2 (en) Display device
US20220246706A1 (en) Display device
KR102678548B1 (ko) 표시장치
US12029080B2 (en) Display device
US20220165832A1 (en) Display device
US10720482B2 (en) Light emitting element display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant