CN110600425A - 阵列基板的制备方法及阵列基板 - Google Patents
阵列基板的制备方法及阵列基板 Download PDFInfo
- Publication number
- CN110600425A CN110600425A CN201910768388.2A CN201910768388A CN110600425A CN 110600425 A CN110600425 A CN 110600425A CN 201910768388 A CN201910768388 A CN 201910768388A CN 110600425 A CN110600425 A CN 110600425A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- patterned
- pixel electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 348
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000002834 transmittance Methods 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 21
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Human Computer Interaction (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板的制备方法及阵列基板，该方法包括以下步骤：提供一基板；在所述基板上形成图案化的有源层；在所述有源层上形成绝缘层；在所述绝缘层上形成第一金属层，所述第一金属层包括栅极；采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层；在所述层间介质层上形成第二金属层，所述第二金属层包括源极、漏极和触控信号线；在所述第二金属层上形成图案化的保护层和公共电极层。本申请通过将层间介质层和像素电极层共用一光罩，形成图案化的层间介质层和像素电极层，不但节省一个光罩，而且省略了有机平坦层。
Description
技术领域
本申请涉及一种显示技术，特别涉及一种阵列基板的制备方法及阵列基板。
背景技术
随着集成式触控显示面板的发展，人们对高分辨率的要求越来越高。因此需要精细的有源驱动矩阵(阵列基板)配合各像素区液晶进行偏转。
但是现有技术中的触控集成式的阵列基板的制备方法步骤较为繁琐，导致生产成本较高和周期较长。
发明内容
本申请实施例提供一种阵列基板的制备方法及阵列基板，以解决现有的触控集成式的阵列基板的制备方法步骤较为繁琐，导致生产成本较高和周期较长的技术问题。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
提供一基板；
在所述基板上形成图案化的有源层；
在所述有源层上形成绝缘层；
在所述绝缘层上形成图案化的第一金属层；
采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层，图案化的像素电极层包括像素电极；
在所述层间介质层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接于所述像素电极；
在所述第二金属层上形成图案化的保护层和公共电极层，图案化的公共电极层包括触控电极，所述触控电极电性连接于所述触控信号线。
在本申请的阵列基板的制备方法中，所述采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层，包括以下步骤：
依次在所述第一金属层上形成层间介质层、像素电极层和第一光阻层；
采用第一半色调光罩对所述第一光阻层进行曝光，随后对所述第一光阻层进行显影，使所述第一光阻层对应于所述有源层的源/漏极区域的部分形成第一通孔、和对应于所述第二金属层中待形成触控信号线的部分形成第一凹陷部，其中所述第一光阻层对应于所述有源层的源极区域的第一通孔连通所述第一凹陷部；
刻蚀所述像素电极层和所述层间介质层，使所述第一通孔暴露出所述有源层的源/漏极区域；
灰化所述第一光阻层，以去除所述第一光阻层对应于所述第一凹陷部的部分；
刻蚀所述像素电极层，以去除所述像素电极层对应于所述第一凹陷部的部分；
去除所述第一光阻层。
在本申请的阵列基板的制备方法中，所述第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述第二金属层中待形成触控信号线的部分。
在本申请的阵列基板的制备方法中，采用同一光罩在所述第二金属层上形成图案化的保护层和公共电极层。
在本申请的阵列基板的制备方法中，所述采用同一光罩在所述第二金属层上形成图案化的保护层和公共电极层，包括以下步骤：
依次在所述第二金属层上形成保护层和第二光阻层；
采用第二半色调光罩对所述第二光阻层进行曝光，随后对所述第二光阻层进行显影，使所述第二光阻层对应于所述触控信号走线的部分形成第二通孔、对应于所述公共电极层中待形成公共电极和触控电极的部分形成第二凹陷部，其中所述第二光阻层对应于所述有源层的源极区域的第二通孔连通所述第二凹陷部；
刻蚀所述保护层，使所述第二通孔暴露出所述触控信号走线；
灰化所述第二光阻层，以去除所述第二光阻层对应于所述第二凹陷部的部分，使保留下来的第二光阻层之间界定形成多个暴露所述保护层的第三凹陷部；
灰化所述第二光阻层和保护层，以使所述第三凹陷部伸入所述保护层；
在所述第二光阻层上形成公共电极层，所述公共电极层的一部分形成在第二光阻层上，另一部分形成在所述保护层上；
去除所述第二光阻层。
在本申请的阵列基板的制备方法中，所述第一半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述触控信号走线，所述第四透光部对应于所述公共电极层中待形成的公共电极和触控电极。
在本申请的阵列基板的制备方法中，采用自对准掺杂工艺形成图案化的第一金属层。
在本申请的阵列基板的制备方法中，所述公共电极层和所述像素电极层均为透明导电层。
在本申请的阵列基板的制备方法中，所述透明导电层的材质为氧化铟锡。
本申请还涉及一种阵列基板，其包括基板和依次设置在所述基板上的有源层、绝缘层、第一金属层、层间介质层、像素电极层、第二金属层、保护层和公共电极层；
其中所述第二金属层包括漏极和触控信号线，所述像素电极层包括像素电极，所述公共电极层包括触控电极，所述漏极电性连接于所述像素电极，所述触控信号线电性连接于所述触控电极。
在本申请的阵列基板中，所述触控信号线与所述像素电极层同层设置。
在本申请的阵列基板中，所述漏极叠设在所述像素电极层上。
相较于现有技术的阵列基板的制备方法，本申请的阵列基板的制备方法和阵列基板使用同一光罩形成图案化的层间介质层和像素电极层，不但节省一个光罩，而且省略了有机平坦层；解决了现有的触控集成式的阵列基板的制备方法步骤较为繁琐，导致生产成本较高和周期较长的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的阵列基板的制备方法的流程示意图；
图2为本申请实施例的阵列基板的制备方法的另一流程示意图；
图3为本申请实施例的阵列基板的制备方法的步骤S5的流程示意图；
图4为本申请实施例的阵列基板的制备方法的步骤S7的流程示意图；
图5为本申请实施例的阵列基板的结构示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
图1为本申请实施例的阵列基板的制备方法的流程示意图；图2为本申请实施例的阵列基板的制备方法的另一流程示意图。
一种阵列基板的制备方法，其包括以下步骤：
步骤S1：提供一基板11；
步骤S2：在所述基板11上形成图案化的有源层12；
步骤S3：在所述有源层12上形成绝缘层13；
步骤S4：在所述绝缘层13上形成图案化的第一金属层14，图案化的第一金属层14包括栅极；
步骤S5：采用同一光罩在所述第一金属层14上形成图案化的层间介质层15和像素电极层16；
步骤S6：在所述层间介质层15上形成图案化的第二金属层17，图案化的第二金属层17包括源极、漏极和触控信号线171；
步骤S7：在所述第二金属层17上形成图案化的保护层18和公共电极层19。
本申请实施例的阵列基板的制备方法，通过采用同一光罩形成图案化的层间介质层15和像素电极层16，节省了一道光罩工序，而且节省了一有机平坦层，提高了本实施例的制备效率，节省了成本。下面对本申请实施例的阵列基板的制备方法进行详细的阐述。
在步骤S1中，提供一基板11。基板11为一硬性基板，可选的，玻璃基板，但并不限于此。随后转入步骤S2。
在步骤S2中，在所述基板11上形成图案化的有源层12。先在基板11上形成一非晶硅层；然后对非晶硅层进行激光镭射退火处理，形成多晶硅层；最后，采用一光罩对多晶硅层进行图案化处理，以形成图案化的低温多晶硅层，即形成图案化的有源层12。
在本实施例中，节省了一遮挡有源层12的遮光层。由于节省了遮光层，则需要对有源层12的源/漏区域的部分进行离子掺杂比例的调整，以弥补有源层被光照后产生的弱电性。随后转入步骤S3。
在步骤S3中，在所述有源层12上形成绝缘层13。随后转入步骤S4。
在步骤S4中，在所述绝缘层13上形成图案化的第一金属层14。其中，采用自对准掺杂工艺形成图案化的第一金属层14。采用自对准掺杂工艺可以只用一道光罩实现栅极、欧姆接触区和轻掺杂区制程的图案化，减少了光罩的数量。
图案化的第一金属层14包括栅极。该栅极为本实施例的阵列基板的薄膜晶体管的栅极。随后转入步骤S5。
在步骤S5中，采用同一光罩在所述第一金属层14上形成图案化的层间介质层15和像素电极层16。
具体的，请参照图3，图3为本申请实施例的阵列基板的制备方法的步骤S5的流程示意图。
步骤S5：所述采用同一光罩在所述第一金属层14上形成图案化的层间介质层15和像素电极层16，包括以下步骤：
步骤S511：依次在所述第一金属层14上形成层间介质层15、像素电极层16和第一光阻层21；
步骤S512：采用第一半色调光罩对所述第一光阻层21进行曝光，随后对所述第一光阻层21进行显影，使所述第一光阻层21对应于所述有源层12的源/漏极区域的部分形成第一通孔211、和对应于所述第二金属层中待形成触控信号线171的部分形成第一凹陷部212，其中所述第一光阻层21对应于所述有源层12的源极区域的第一通孔211连通所述第一凹陷部212；
步骤S513：刻蚀所述像素电极层16和所述层间介质层15，使所述第一通孔211暴露出所述有源层12的源/漏极区域；
步骤S514：灰化所述第一光阻层21，以去除所述第一光阻层21对应于所述第一凹陷部212的部分；
步骤S515：刻蚀所述像素电极层16，以去除所述像素电极层16对应于所述第一凹陷部212的部分；
步骤S516：去除所述第一光阻层21。
在步骤S511中，依次在第一金属层14上形成层间介质层15和像素电极层16，相较于现有技术节省了一有机平坦层，简化的工艺步骤，降低了制备成本。在现有技术中，有机平坦层位于层间介质层和像素电极层之间。像素电极层16为透明导电层。可选的，所述透明导电层的材质为氧化铟锡。
在步骤S512中，所述第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述第二金属层中待形成触控信号线171的部分。其中，当触控信号线171区域的第一光阻层21去除后，便于在该区域对应的层间介质层15上形成触控信号线171。
在步骤S513中，除了刻蚀像素电极层16和层间介质层15，还需要刻蚀绝缘层13，以露出有源层12的源/漏极区域。接着进行步骤S514-516。在步骤515中，通过刻蚀裸露的像素电极层16，以图案化像素电极层16。图案化的像素电极层16包括像素电极。
步骤S5采用一道光罩形成图案化的层间介质层14和像素电极层16，节省了一道光罩的工序，简化了本实施例的阵列基板的制备方法的步骤。随后转入步骤S6。
在步骤S6中，在所述层间介质层15上形成图案化的第二金属层17，图案化的第二金属层17包括源极、漏极和触控信号线171。具体的，采用黄光工艺形成第二金属层17。其中源极和漏极作为本实施例的薄膜晶体管的源极和漏极。薄膜晶体管的漏极电性连接像素电极。随后转入步骤S7。
在步骤S7中，在所述第二金属层17上形成图案化的保护层18和公共电极层19。
采用同一光罩在所述第二金属层17上形成图案化的保护层18和公共电极层19。
请参照图4，图4为本申请实施例的阵列基板的制备方法的步骤S7的流程示意图。
具体的，步骤S7：所述采用同一光罩在所述第二金属层17上形成图案化的保护层18和公共电极层19，包括以下步骤：
步骤S711：依次在所述第二金属层17上形成保护层18和第二光阻层22；
步骤S712：采用第二半色调光罩对所述第二光阻层22进行曝光，随后对所述第二光阻层22进行显影，使所述第二光阻层22对应于所述触控信号走线的部分形成第二通孔221、对应于待形成的公共电极和触控电极的部分形成第二凹陷部222，其中所述第二光阻层22对应于所述有源层12的源极区域的第二通孔221连通所述第二凹陷部222；
步骤S713：刻蚀所述保护层，使所述第二通孔221暴露出所述触控信号走线；
步骤S714：灰化所述第二光阻层22，以去除所述第二光阻层22对应于所述第二凹陷部222的部分，使保留下来的第二光阻层22之间界定形成多个暴露所述保护层18的第三凹陷部223；
步骤S715：灰化所述第二光阻层22和保护层18，以使所述第三凹陷部223伸入所述保护层18；
步骤S716：在所述第二光阻层22上形成公共电极层19，所述公共电极层19的一部分形成在第二光阻层22上，另一部分形成在所述保护层18上；
步骤S717：去除所述第二光阻层22。
其中，所述第一半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述触控信号走线，所述第四透光部对应于所述公共电极层19中待形成的公共电极和触控电极。
在步骤S715中，第二光阻层22和保护层18的材料不同，那么在进行灰化的过程中，采用一特定的气体离子对所述第二光阻层22和保护层18进行刻蚀，其中该气体离子对第二光阻层22的灰化速率小于该气体离子对保护层18的灰化速率。这样的设置，使得第三凹陷部223可以延伸入保护层18，且加深第三凹陷部223的深度。由于第三凹陷部223的深度地加深，使得形成在光阻层22上的公共电极层19和形成在保护层18上的公共电极层19彼此断开，进而只要去除第二光阻层22，便构成了图案化的公共电极层19。
另外，第三凹陷部223位于保护层18的部分向第二光阻层22的方向延伸并暴露出第二光阻层22的底面，即第二光阻层22和保护层18突出的部分叠加形成一具有倒角的凸起部，该倒角位于保护层18突出的部分。倒角的设置，一方面使得第二光阻层22上的公共电极层19和保护层18上的公共电极层19更容易断开；另一方面，使得第二光阻层22的剥离液更充分与第二光阻层22接触，提高了第二光阻层22剥离的稳定性和效率。
其中图案化的公共电极层19包括触控电极和公共电极，其中触控电极和公共电极共用同一图案化的公共电极层，即触控电极也为公共电极。触控电极通过过孔电性连接于触控信号线171。
接着进行步骤S716-717。
步骤S7采用一道光罩形成图案化的保护层18和公共电极层19，节省了一道光罩的工序，简化了本实施例的阵列基板的制备方法的步骤。随后转入步骤S6。
公共电极层19为透明导电层。可选的，所述透明导电层的材质为氧化铟锡。
这样便完成了本实施例的阵列基板的制备方法。
请参照图5，图5为本申请实施例的阵列基板的结构示意图。本申请还涉及一种阵列基板，其包括基板11和依次设置在所述基板11上的有源层12、绝缘层13、第一金属层14、层间介质层15、像素电极层16、第二金属层17、保护层18和公共电极层19。
其中所述第一金属层14包括栅极，所述第二金属层17包括源极、漏极、触控信号线171，所述公共电极层19包括公共电极和触控电极，其中触控电极和公共电极共用同一图案化的公共电极层，即触控电极也为公共电极。像素电极层16包括像素电极。触控电极通过过孔电性连接触控信号线171。漏极电性连接于像素电极。
在本实施例的阵列基板中，触控信号线171与像素电极层16同层设置。漏极叠设在像素电极层16上。
且像素电极层16对应于有源层12的漏极位置的部分开设一通孔，该通孔贯通像素电极层16和层间介质层15并裸露出有源层12。漏极延伸入该通孔与有源层12的漏极位置相连。
其中本实施例中的阵列基板相较于现有的阵列基板节省了一用于遮挡有源层的遮光层和一有机平坦层，简化的工序，降低了成本。
本实施例的阵列基板由上述实施例的阵列基板的制备方法制作而成。
相较于现有技术的阵列基板的制备方法，本申请的阵列基板的制备方法和阵列基板使用同一光罩形成图案化的层间介质层和像素电极层，不但节省一个光罩，而且省略了有机平坦层；解决了现有的触控集成式的阵列基板的制备方法步骤较为繁琐，导致生产成本较高和周期较长的技术问题。
以上所述，对于本领域的普通技术人员来说，可以根据本申请的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本申请后附的权利要求的保护范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上形成图案化的有源层；
在所述有源层上形成绝缘层；
在所述绝缘层上形成图案化的第一金属层；
采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层，图案化的像素电极层包括像素电极；
在所述层间介质层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接于所述像素电极；
在所述第二金属层上形成图案化的保护层和公共电极层，图案化的公共电极层包括触控电极，所述触控电极电性连接于所述触控信号线。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层，包括以下步骤：
依次在所述第一金属层上形成层间介质层、像素电极层和第一光阻层；
采用第一半色调光罩对所述第一光阻层进行曝光，随后对所述第一光阻层进行显影，使所述第一光阻层对应于所述有源层的源/漏极区域的部分形成第一通孔、和对应于所述第二金属层中待形成触控信号线的部分形成第一凹陷部，其中所述第一光阻层对应于所述有源层的源极区域的第一通孔连通所述第一凹陷部；
刻蚀所述像素电极层和所述层间介质层，使所述第一通孔暴露出所述有源层的源/漏极区域；
灰化所述第一光阻层，以去除所述第一光阻层对应于所述第一凹陷部的部分；
刻蚀所述像素电极层，以去除所述像素电极层对应于所述第一凹陷部的部分；
去除所述第一光阻层。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述第二金属层中待形成触控信号线的部分。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，采用同一光罩在所述第二金属层上形成图案化的保护层和公共电极层。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述采用同一光罩在所述第二金属层上形成图案化的保护层和公共电极层，包括以下步骤：
依次在所述第二金属层上形成保护层和第二光阻层；
采用第二半色调光罩对所述第二光阻层进行曝光，随后对所述第二光阻层进行显影，使所述第二光阻层对应于所述触控信号走线的部分形成第二通孔、对应于所述公共电极层中待形成公共电极和触控电极的部分形成第二凹陷部，其中所述第二光阻层对应于所述有源层的源极区域的第二通孔连通所述第二凹陷部；
刻蚀所述保护层，使所述第二通孔暴露出所述触控信号走线；
灰化所述第二光阻层，以去除所述第二光阻层对应于所述第二凹陷部的部分，使保留下来的第二光阻层之间界定形成多个暴露所述保护层的第三凹陷部；
灰化所述第二光阻层和保护层，以使所述第三凹陷部伸入所述保护层；
在所述第二光阻层上形成公共电极层，所述公共电极层的一部分形成在第二光阻层上，另一部分形成在所述保护层上；
去除所述第二光阻层。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述第一半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述触控信号走线，所述第四透光部对应于所述公共电极层中待形成的公共电极和触控电极。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，采用自对准掺杂工艺形成图案化的第一金属层。
8.一种阵列基板，其特征在于，其包括基板和依次设置在所述基板上的有源层、绝缘层、第一金属层、层间介质层、像素电极层、第二金属层、保护层和公共电极层；
其中所述第二金属层包括漏极和触控信号线，所述像素电极层包括像素电极，所述公共电极层包括触控电极，所述漏极电性连接于所述像素电极，所述触控信号线电性连接于所述触控电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述触控信号线与所述像素电极层同层设置。
10.根据权利要求8所述的阵列基板，其特征在于，所述漏极叠设在所述像素电极层上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910768388.2A CN110600425B (zh) | 2019-08-20 | 2019-08-20 | 阵列基板的制备方法及阵列基板 |
| US16/641,663 US11018165B2 (en) | 2019-08-20 | 2019-11-06 | Manufacturing method of array substrate and array substrate |
| PCT/CN2019/116102 WO2021031374A1 (zh) | 2019-08-20 | 2019-11-06 | 阵列基板的制备方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910768388.2A CN110600425B (zh) | 2019-08-20 | 2019-08-20 | 阵列基板的制备方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110600425A true CN110600425A (zh) | 2019-12-20 |
| CN110600425B CN110600425B (zh) | 2023-07-04 |
Family
ID=68854791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910768388.2A Active CN110600425B (zh) | 2019-08-20 | 2019-08-20 | 阵列基板的制备方法及阵列基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11018165B2 (zh) |
| CN (1) | CN110600425B (zh) |
| WO (1) | WO2021031374A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403338A (zh) * | 2020-04-29 | 2020-07-10 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN112002714A (zh) * | 2020-09-14 | 2020-11-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| TWI805346B (zh) * | 2022-05-03 | 2023-06-11 | 友達光電股份有限公司 | 陣列基板與其製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111796721B (zh) * | 2020-07-20 | 2024-04-26 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049741A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| US20160111442A1 (en) * | 2013-02-25 | 2016-04-21 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN106129063A (zh) * | 2016-07-05 | 2016-11-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN106932986A (zh) * | 2017-04-17 | 2017-07-07 | 深圳市华星光电技术有限公司 | 阵列基板结构及阵列基板的制备方法 |
| US20170243901A1 (en) * | 2014-11-13 | 2017-08-24 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same, and display device |
| CN108054140A (zh) * | 2017-12-06 | 2018-05-18 | 深圳市华星光电技术有限公司 | Ffs模式阵列基板及其制造方法 |
| CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
| CN108649016A (zh) * | 2018-05-09 | 2018-10-12 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
| CN108682653A (zh) * | 2018-04-28 | 2018-10-19 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN108695342A (zh) * | 2017-03-30 | 2018-10-23 | 武汉华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及液晶显示面板 |
| CN109037241A (zh) * | 2018-07-27 | 2018-12-18 | 武汉华星光电技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
| US20190115374A1 (en) * | 2017-05-03 | 2019-04-18 | Boe Technology Group Co., Ltd. | Array substrate and method for manufacturing the same, display apparatus |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4909323B2 (ja) * | 2008-07-25 | 2012-04-04 | 住友化学株式会社 | アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 |
| KR101307962B1 (ko) * | 2010-03-19 | 2013-09-12 | 엘지디스플레이 주식회사 | 터치인식 횡전계형 액정표시장치 및 이의 제조 방법 |
| KR101776655B1 (ko) * | 2010-07-01 | 2017-09-11 | 삼성디스플레이 주식회사 | 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치 |
| CN104167418B (zh) * | 2014-06-30 | 2017-09-01 | 厦门天马微电子有限公司 | 一种阵列基板、制造方法及液晶显示面板 |
| CN104538401B (zh) * | 2014-12-23 | 2017-05-03 | 深圳市华星光电技术有限公司 | Tft基板结构 |
| KR102336866B1 (ko) * | 2015-01-30 | 2021-12-09 | 엘지디스플레이 주식회사 | 터치스크린 패널 일체형 표시장치 |
| CN104731405B (zh) * | 2015-03-09 | 2018-01-19 | 上海天马微电子有限公司 | 一种触控显示装置及其制造方法 |
| CN105116585A (zh) * | 2015-09-16 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种触摸面板、阵列基板及其制造方法 |
| CN105242435A (zh) * | 2015-11-02 | 2016-01-13 | 武汉华星光电技术有限公司 | 阵列基板及制作方法、液晶显示面板 |
| CN105573549B (zh) * | 2015-12-08 | 2018-12-25 | 上海天马微电子有限公司 | 阵列基板、触控屏和触控显示装置及其制作方法 |
| US9638949B1 (en) * | 2015-12-29 | 2017-05-02 | Lg Display Co., Ltd. | Display with separated electrode blocks |
| US10067585B2 (en) * | 2015-12-28 | 2018-09-04 | Lg Display Co., Ltd. | Display device with multilayered capacitor |
| CN106200168B (zh) * | 2016-07-08 | 2019-11-26 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、以及液晶显示面板 |
| KR102554095B1 (ko) * | 2016-09-30 | 2023-07-10 | 엘지디스플레이 주식회사 | 인셀 터치형 액정표시장치 및 그 제조방법 |
| CN106526997A (zh) * | 2016-12-02 | 2017-03-22 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN109148491B (zh) * | 2018-11-01 | 2021-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2019
- 2019-08-20 CN CN201910768388.2A patent/CN110600425B/zh active Active
- 2019-11-06 US US16/641,663 patent/US11018165B2/en active Active
- 2019-11-06 WO PCT/CN2019/116102 patent/WO2021031374A1/zh active Application Filing
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049741A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US20160111442A1 (en) * | 2013-02-25 | 2016-04-21 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| US20170243901A1 (en) * | 2014-11-13 | 2017-08-24 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same, and display device |
| CN106129063A (zh) * | 2016-07-05 | 2016-11-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN108695342A (zh) * | 2017-03-30 | 2018-10-23 | 武汉华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及液晶显示面板 |
| CN106932986A (zh) * | 2017-04-17 | 2017-07-07 | 深圳市华星光电技术有限公司 | 阵列基板结构及阵列基板的制备方法 |
| US20190115374A1 (en) * | 2017-05-03 | 2019-04-18 | Boe Technology Group Co., Ltd. | Array substrate and method for manufacturing the same, display apparatus |
| CN108054140A (zh) * | 2017-12-06 | 2018-05-18 | 深圳市华星光电技术有限公司 | Ffs模式阵列基板及其制造方法 |
| CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN108682653A (zh) * | 2018-04-28 | 2018-10-19 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
| CN108649016A (zh) * | 2018-05-09 | 2018-10-12 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
| CN109037241A (zh) * | 2018-07-27 | 2018-12-18 | 武汉华星光电技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403338A (zh) * | 2020-04-29 | 2020-07-10 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN111403338B (zh) * | 2020-04-29 | 2022-09-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN112002714A (zh) * | 2020-09-14 | 2020-11-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| TWI805346B (zh) * | 2022-05-03 | 2023-06-11 | 友達光電股份有限公司 | 陣列基板與其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11018165B2 (en) | 2021-05-25 |
| CN110600425B (zh) | 2023-07-04 |
| WO2021031374A1 (zh) | 2021-02-25 |
| US20210074742A1 (en) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110600425B (zh) | 阵列基板的制备方法及阵列基板 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN100570863C (zh) | 像素结构及其制造方法 | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| CN104617102A (zh) | 阵列基板及阵列基板制造方法 | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN100483240C (zh) | 液晶显示装置的像素结构的制造方法 | |
| CN110620118B (zh) | 触控阵列基板及其制备方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
| KR101903671B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100924493B1 (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
| CN110600424B (zh) | 阵列基板的制备方法及阵列基板 | |
| KR20070049741A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| CN111613578B (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR101096721B1 (ko) | 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| KR20070002778A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| CN117631389A (zh) | 显示面板及其制作方法 | |
| CN116941028A (zh) | 阵列基板的制作方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |