CN110592558B - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
CN110592558B
CN110592558B CN201910505338.5A CN201910505338A CN110592558B CN 110592558 B CN110592558 B CN 110592558B CN 201910505338 A CN201910505338 A CN 201910505338A CN 110592558 B CN110592558 B CN 110592558B
Authority
CN
China
Prior art keywords
voltage
film
power supply
upper electrode
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910505338.5A
Other languages
English (en)
Other versions
CN110592558A (zh
Inventor
岩下伸也
铃木步太
进藤崇央
传宝一树
松土龙夫
森田靖
菊地贵伦
守屋刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110592558A publication Critical patent/CN110592558A/zh
Application granted granted Critical
Publication of CN110592558B publication Critical patent/CN110592558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45568—Porous nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种成膜装置，能够将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质。本公开的成膜装置具备：能够进行真空排气的处理容器、下部电极、上部电极、气体供给部、电压施加部以及切换部。在处理容器内，在下部电极载置被处理基板。在处理容器内，上部电极与下部电极相向地配置。气体供给部将用于在上部电极与下部电极之间的处理空间进行等离子体化的成膜原料气体供给到处理空间。电压施加部具有高频电源和直流电源，并向上部电极施加从高频电源和直流电源中的至少一方输出的电压。切换部将向上部电极施加的电压在从高频电源输出的高频电压、从直流电源输出的直流电压、以及将直流电压叠加于高频电压所得到的叠加电压之间进行切换。

Description

成膜装置
技术领域
本发明涉及一种成膜装置。
背景技术
以往，在半导体集成电路的制造中，使用成膜装置来对半导体晶圆等基板进行成膜。在成膜装置中，在被设定为规定的真空度的腔室(处理容器)内配置基板，并向腔室内供给成膜原料气体来生成等离子体，由此对基板进行成膜。作为成膜技术，已知例如等离子体CVD(Chemical Vapor Deposition：化学气相沉积)、等离子体ALD(Atomic LayerDeposition：原子层沉积)等。
专利文献1：日本特开2009-239012号公报
发明内容
发明要解决的问题
本公开提供一种能够将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质的技术。
用于解决问题的方案
本公开的一个方式的成膜装置具备：能够进行真空排气的处理容器、下部电极、上部电极、气体供给部、电压施加部以及切换部。在所述处理容器内，在下部电极载置被处理基板。在所述处理容器内，上部电极与所述下部电极相向地配置。气体供给部将用于在所述上部电极与所述下部电极之间的处理空间进行等离子体化的成膜原料气体供给到所述处理空间。电压施加部具有高频电源和直流电源，并向所述上部电极施加从所述高频电源和所述直流电源中的至少一方输出的电压。切换部将向所述上部电极施加的电压在从所述高频电源输出的高频电压、从所述直流电源输出的直流电压、以及将所述直流电压叠加于所述高频电压所得到的叠加电压之间进行切换。
发明的效果
根据本公开，能够将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质。
附图说明
图1是示出实施方式所涉及的成膜装置的结构的一例的图。
图2是示出实施方式所涉及的高频电压的一例的图。
图3是示出实施方式所涉及的直流脉冲电压的一例的图。
图4是示出实施方式所涉及的叠加电压的一例的图。
图5是示出实施方式所涉及的成膜处理的流程的一例的时序图。
图6是示出在实施方式的各个等离子体生成条件下形成的TiO2膜的顶部位置、侧部位置以及底部位置处的WER的一例的图。
图7是示出实施方式的叠加电压中的DC脉冲电力与膜应力之间的关系的一例的图(1)。
图8是示出实施方式的叠加电压中的DC脉冲电力与膜应力之间的关系的一例的图(2)。
图9是示出在实施方式的各个等离子体生成条件下形成的TiO2膜的折射率的一例的图。
图10是示出在实施方式的各个等离子体生成条件下形成的膜的均匀性的一例的图。
图11是示出在与高频电压叠加的叠加电压中应用固定的直流电压的情况下的电子密度、以及在该叠加电压中应用脉冲状的直流电压的情况下的电子密度的一例的图(1)。
图12是示出在与高频电压叠加的叠加电压中应用固定的直流电压的情况下的电子密度、以及在该叠加电压中应用脉冲状的直流电压的情况下的电子密度的一例的图(2)。
具体实施方式
下面，参照附图来详细说明本申请所公开的成膜装置的实施方式。此外，本公开不受下面示出的实施方式限定。另外，需要注意的是，附图是示意性的，各要素的尺寸的关系、各要素的比例等有时与现实不同。并且，有时在附图之间也包括尺寸的关系、比例彼此不同的部分。
以往，在半导体集成电路的制造中，使用成膜装置来对半导体晶圆等基板进行成膜。在成膜装置中，在被设定为规定的真空度的腔室(处理容器)内配置基板，并向腔室内供给成膜原料气体来生成等离子体，由此对基板进行成膜。作为成膜技术，已知例如等离子体CVD(Chemical Vapor Deposition)、等离子体ALD(Atomic Layer Deposition)等。
另一方面，在以往的技术中，即使对各种成膜参数进行了各种各样的变更，也难以将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质。
因而，期待将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质。
<成膜装置的结构>
图1是示出实施方式所涉及的成膜装置的结构例的图。在图1中，成膜装置1具有腔室10，该腔室10是由例如铝或不锈钢等形成的金属制的处理容器。腔室10被保护接地。
在腔室10内水平地配置有用于载置作为被处理基板的半导体晶圆W的圆盘状的基座12。基座12还作为下部电极发挥功能。在腔室10的侧壁安装有用于将半导体晶圆W的搬入搬出口开闭的闸阀28。基座12被由铝、AlN陶瓷或镍形成并且从腔室10的底面向铅垂上方延伸的绝缘性的筒状支承部14支承。
在沿着筒状支承部14的外周从腔室10的底面向铅垂上方延伸的导电性的筒状支承部(内壁部)16与腔室10的侧壁之间形成有环状的排气路径18。在排气路径18的底部设置有排气口22。
排气口22经由排气管24连接有排气装置26。排气装置26具有例如涡轮分子泵等真空泵，将腔室10内的处理空间减压至所期望的真空度。优选的是，腔室10内被保持为例如500mTorr～5000mTorr范围的固定的压力。
在被用作下部电极的基座12与接地之间经由连接棒36而电连接有阻抗调整电路100，该阻抗调整电路100具有线圈101和电容器102。该阻抗调整电路以可变线圈与固定电容器的组合或者固定线圈与可变电容器的组合的方式来使用。如果高频电源的频率为数MHz以下，则使用前者，如果高频电源的频率为数MHz以上，则使用后者。例如在高频电源的频率为13.56MHz的情况下，使用由固定线圈和可变电容器组成的阻抗调整电路。
在基座12上设置有环38，该环38用于载置作为被处理基板的半导体晶圆W，并以包围半导体晶圆W的方式设置。环38由对工艺的不良影响少的导电材料(例如镍或铝等)形成，并且可拆装地安装于基座12的上表面。
也可以在基座12的上表面设置用于吸附晶圆的静电卡盘40。静电卡盘40以将片状或网状的导电体夹在膜状或板状的电介质之间的方式形成。
静电卡盘40内的导电体经由通断切换开关44和供电线46而与被配置在腔室10外的直流电源42电连接。而且，利用通过从直流电源42施加的直流电压而在静电卡盘40上产生的库仑力来使半导体晶圆W吸附保持在静电卡盘40上。
在基座12的内部设置有沿圆周方向延伸的环状的制冷剂室48。从冷却单元(未图示)经由配管50、52向制冷剂室48循环供给规定温度的制冷剂(例如冷却水)。而且，通过该制冷剂的温度来控制静电卡盘40上的半导体晶圆W的温度。
并且，为了进一步提高晶圆温度的精度，来自导热气体供给部(未图示)的导热气体(例如He气体)经由气体供给管51和基座12内的气体通路56被供给到静电卡盘40与半导体晶圆W之间。
在腔室10的顶部，圆盘状的内侧上部电极60和环状的外侧上部电极62呈同心状地以平行于基座12且与基座12对置(也就是说，相向)的方式设置。
作为径向上的优选的尺寸，内侧上部电极60具有与半导体晶圆W相同程度的口径(直径)，外侧上部电极62具有与环38相同程度的口径(内径/外径)。但是内侧上部电极60与外侧上部电极62相互电(更准确地说是DC)绝缘。在内侧上部电极60与外侧上部电极62之间插入有例如由陶瓷形成的环状的绝缘体63。
内侧上部电极60具有：电极板64，其与基座12正对面地对置；以及电极支承体66，其从电极板64的背后(上方)以能够拆装的方式支承电极板64。作为电极板64的材质，优选为镍或铝等导电材料。
电极支承体66例如由被进行过铝阳极化处理的铝或镍构成。外侧上部电极62也具有：电极板68，其与基座12对置；以及电极支承体70，其从电极板68的背后(上方)以能够拆装的方式支承电极板68。
优选的是，电极板68和电极支承体70由分别与电极板64和电极支承体66相同的材质构成。下面，有时将内侧上部电极60和外侧上部电极62统称为“上部电极60、62”。像这样，在成膜装置1中，圆盘状的基座12(也就是说，下部电极)与圆盘状的上部电极60、62相互平行且相向。
此外，在本实施方式中，作为一例，例举上部电极60、62由内侧上部电极60和外侧上部电极62这两个构件构成的情况。但是，上部电极也可以由一个构件构成。
为了向被设定于上部电极60、62与基座12之间的处理空间PS供给成膜原料气体，内侧上部电极60被兼用作喷淋头。更详细地说，在电极支承体66的内部设置有气体扩散室72，从气体扩散室72向基座12侧贯通的多个气体喷出孔74形成于电极支承体66和电极板64。
被设置于气体扩散室72的上部的气体导入口72a与从原料气体供给部76延伸出的气体供给管78连接。此外，也可以设为如下结构：不仅内侧上部电极60被兼用作喷淋头，还在外侧上部电极62设置喷淋头。
在腔室10外配置有用于输出施加电压的电压施加部5。电压施加部5经由供电线路88连接于上部电极60、62。电压施加部5具有高频电源30、匹配单元34、可变直流电源80、脉冲发生器84、滤波器86、叠加器91以及通断切换开关92、93。
高频电源30生成对等离子体的生成做贡献的高频的交流电压(下面有时称为“高频电压”)，并将所生成的高频电压经由匹配单元34和通断切换开关92供给到叠加器91。
在通断切换开关92被接通时，高频电压被供给到叠加器91，另一方面，在通断切换开关92被断开时，高频电压不被供给到叠加器91。高频电源30生成的高频电压的频率优选为例如400kHz以上。
图2是示出实施方式所涉及的高频电压的一例的图。如图2所示，例如高频电源30生成以0V为基准电位RP的-250V～250V的高频电压V1。匹配单元34取高频电源30侧的阻抗与负载(主要是电极、等离子体、腔室)侧的阻抗之间的匹配。
可变直流电源80的输出端子被连接于脉冲发生器84，可变直流电源80向脉冲发生器84输出负的直流电压(也就是说，负的DC电压)。脉冲发生器84使用从可变直流电源80输入的负的直流电压，来产生矩形波的直流脉冲电压(也就是说，DC脉冲电压)，并将所产生的直流脉冲电压经由滤波器86和通断切换开关93供给到叠加器91。
在通断切换开关93被接通时，直流电压被供给到叠加器91，另一方面，在通断切换开关93被断开时，直流电压不被供给到叠加器91。
由脉冲发生器84产生的直流脉冲电压的频率优选为例如10kHz～1MHz。另外，由脉冲发生器84产生的直流脉冲电压的占空比优选为10％～90％。此外，脉冲发生器84不仅能够输出脉冲状的直流电压，还能够输出固定的直流电压。在后面记述输出该固定的直流电压的例子。
图3是示出实施方式所涉及的直流脉冲电压的一例的图。如图3所示，脉冲发生器84生成例如-500V～0V的矩形波的直流脉冲电压V2。滤波器86构成为，使从脉冲发生器84输出的直流脉冲电压通过并输出到叠加器91，另一方面，使从高频电源30输出高频电压流向接地线路，而不流向脉冲发生器84侧。
叠加器91通过将从高频电源30输出的高频电压与从脉冲发生器84输出的直流脉冲电压进行叠加，来生成将高频电压与直流脉冲电压叠加所得到的电压(下面有时称为“叠加电压”)。所生成的叠加电压经由供电线路88被施加于上部电极60、62。
图4是示出实施方式所涉及的叠加电压的一例的图。在将图2所示的高频电压V1与图3所示的直流脉冲电压V2进行了叠加的情况下，生成图4所示的叠加电压V3。
通过将直流脉冲电压叠加于高频电压，如图4所示，在叠加电压V3中，高频电压V1(图2)的基准电位RP与矩形波的直流脉冲电压V2(图3)的波形相配合地随着时间的经过而上下交替地变化。也就是说，在电压施加部5中，在通断切换开关92和通断切换开关93被接通的情况下，叠加器91输出呈脉冲状(也就是说，矩形波状)地变化的高频电压。
成膜装置1的电压施加部5与切换部6连接。切换部6通过对通断切换开关92、93进行控制，来将向上部电极60、62施加的电压在上述的高频电压、直流脉冲电压以及叠加电压之间进行切换。
具体地说，切换部6能够通过将通断切换开关92、93这两者均控制为接通，来将高频电压和直流脉冲电压供给到叠加器91，并使叠加器91输出叠加电压。另外，切换部6能够通过将通断切换开关92控制为接通、并将通断切换开关93控制为断开，来仅将高频电压供给到叠加器91，并使叠加器91输出高频电压。
并且，切换部6能够通过将通断切换开关92控制为断开、并将通断切换开关93控制为接通，来仅将直流脉冲电压供给到叠加器91，并使叠加器91输出直流脉冲电压。
另外，在腔室10内的面向处理空间PS的适当的部位(例如，外侧上部电极62的半径方向外侧)安装有例如由镍或铝等导电性构件形成的环状的接地部件96。
接地部件96被安装于例如由陶瓷形成的环状的绝缘体98，并且与腔室10的顶壁连接，并经由腔室10接地。当在等离子体处理期间从电压施加部5向上部电极60、62施加叠加电压时，电子电流借助等离子体而在上部电极60、62与接地部件96之间流动。
由控制部(未图示)控制成膜装置1内的各个结构(例如，排气装置26、高频电源30、切换部6、原料气体供给部76、冷却单元、导热气体供给部等)的各个动作以及成膜装置1整体的动作(序列)。该控制部例如由微型计算机构成。
<成膜装置中的成膜处理>
接着，参照图5来说明成膜装置1中的成膜处理的流程。图5是示出实施方式所涉及的成膜处理的流程的时序图。
在成膜装置1中进行成膜时，首先将闸阀28设为打开状态，来将作为处理对象的半导体晶圆W搬入到腔室10内并载置在基座12或静电卡盘40上。在载置于静电卡盘40的情况下，将通断切换开关44接通，来利用静电吸附力将半导体晶圆W吸附保持在静电卡盘40上。另外，向静电卡盘40与半导体晶圆W之间供给导热气体。
然后，如图5所示，由原料气体供给部76向腔室10内以规定的流量导入作为成膜原料气体的原料气体和吹扫气体，利用排气装置26将腔室10内的压力调节为设定值(步骤S1)。
例如，在要形成TiO2膜的情况下，作为原料气体，优选为四(二甲基氨基)钛(TDMAT)气体。另一方面，能够使用四氯化钛(TiCl4)、四(异丙氧基)钛(TTIP)、四溴化钛(TiBr4)、四碘化钛(TiI4)、四乙基甲基氨基钛(TEMAT)等其它含Ti气体。
另外，作为吹扫气体，能够使用例如Ar气体与O2气体的混合气体(下面有时称为Ar/O2气体)等。
接着，停止原料气体的供给(步骤S2)。由此，用Ar/O2气体对半导体晶圆W的表面进行吹扫，来去除附着在半导体晶圆W的表面的剩余的原料气体的分子。
接着，使用高频电源30和可变直流电源80来向上部电极60、62施加规定的电压，来在处理空间PS生成等离子体(步骤S3)。通过上部电极60、62与被用作下部电极的基座12之间的放电，来将氧气分子等离子体化，由该等离子体生成的氧自由基、氧离子与吸附在半导体晶圆W表面的原料气体的分子发生反应。由此，在半导体晶圆W表面生成TiO2的覆膜。
接着，停止处理空间PS内的等离子体生成(步骤S4)。由此，使用Ar/O2气体对半导体晶圆W的表面进行吹扫，来去除剩余的TiO2的分子。由此，形成与原子层一层相当的TiO2膜。而且，通过反复进行在此之前所说明的步骤S1～S4的处理，能够在半导体晶圆W的表面形成具有期望的膜厚的TiO2膜。
例如，如图5所示，将步骤S1进行0.4秒，将步骤S2进行0.4秒，将步骤S3进行0.4秒，将步骤S4进行0.1秒，由此能够在半导体晶圆W的表面形成TiO2膜。此外，步骤S1～S4的实施时间不限于上述的例子。
<实验结果>
接下来，参照图6～图10来说明与使用成膜装置1来在各种各样的条件下形成的TiO2膜的各种特性相关的实验结果。图6是示出在实施方式的各个等离子体生成条件下形成的TiO2膜的顶部位置、侧部位置以及底部位置处的WER(Wet Etching Rate：湿蚀刻速率)的图。
该实验结果示出在半导体晶圆W上并排形成有多个矩形形状的凸部并在该凸部上形成了TiO2膜的情况下的WER。另外，分别针对凸部的上表面(下面有时称为顶部位置)、凸部的侧表面(下面有时称为侧部位置)以及邻接的凸部之间的底面(下面有时称为底部位置)分别对该WER进行了评价。
并且，该实验结果中的TiO2膜的成膜是在上述的步骤S3的实施时间为0.4秒、压力为0.5Torr时进行的，并且是在不使阻抗调整电路100进行动作而使半导体晶圆W接地的状态下进行的。
而且，针对步骤S3中的等离子体生成，在对上部电极60、62接通了高频电压(RF200W)的情况下、在对上部电极60、62接通了叠加电压(RF200W+DC330V)的情况下、以及在对上部电极60、62接通了直流脉冲电压(DC410V)的情况下进行比较。此外，高频电压的频率为13.56MHz，DC脉冲电压的频率为500kHz，占空比为50％(以下同样)。
如图6所示，通过使用高频电压(图中记载为“RF”)来生成等离子体，能够使顶部位置的WER、侧部位置的WER以及底部位置的WER大致均等一致。即，在实施方式中，通过使用高频电压来生成等离子体，能够在具有凹凸的半导体晶圆W的表面形成WER大致均等的TiO2膜。
另外，通过使用叠加电压(在图中记载为“RF+DC”)来生成等离子体，能够使侧部位置的WER小于顶部位置及底部位置的WER。即，在实施方式中，通过使用叠加电压来生成等离子体，在对双重图案化工艺的隔板应用TiO2膜的情况下，能够更易于使作为掩模使用的侧部位置的TiO2膜留下。
并且，通过使用直流脉冲电压(在图中记载为“DC”)来生成等离子体，能够使侧部位置的WER大于顶部位置及底部位置的WER。即，在实施方式中，通过使用直流脉冲电压来生成等离子体，在具有凹凸的半导体晶圆W的顶部位置和底部位置选择地形成TiO2膜的情况下，能够高效地形成TiO2膜。
如在此之前所说明的那样，根据实施方式，通过由切换部6将向上部电极60、62接通的电压在高频电压、叠加电压以及直流脉冲电压之间进行切换，能够将在同一成膜装置1中形成的薄膜的WER控制为多种多样。
此外，推测薄膜的WER因所接通的电压的种类不同而大幅地变化的要因在于，等离子体中的离子、自由基的入射分布和磁通(日文：フラックス)根据在水平面(＝顶部位置、底部位置)和垂直面(＝侧部位置)上接通的电压的种类而大幅地变化。
图7是示出实施方式的叠加电压中的DC脉冲电力与膜应力之间的关系的图(1)。该实验结果示出在平坦的半导体晶圆W上形成了TiO2膜的情况下的膜应力。此外，该TiO2膜的膜应力是在对双重图案化工艺的隔板应用TiO2膜的情况下的重要的参数。
该实验结果中的TiO2膜的成膜是在步骤S3的实施时间为0.4秒、压力为0.5Torr和2Torr时进行的，并且是在不使阻抗调整电路100进行动作而且使半导体晶圆W接地的状态下进行的。而且，使叠加电压固定为RF200W，并使DC脉冲电压变化为各种各样的电压地施加于上部电极60、62来进行等离子体生成，并标记出上述的变化后的各直流脉冲电压下的膜应力。
如图7所示，在压力为2Torr的情况下，通过使直流脉冲电力为零，即，使用高频电压来生成等离子体，能够使膜应力为拉伸应力(tensile)(正侧)。另一方面，通过在相同的条件下施加直流脉冲电力，即，使用叠加电压来生成等离子体，能够使膜应力为压缩应力(compressive)(负侧)。
像这样，根据实施方式，通过由切换部6将向上部电极60、62接通的电压在高频电压与叠加电压之间进行切换，能够将在同一成膜装置1中形成的薄膜的膜应力控制为多种多样的膜应力。
图8是示出实施方式的叠加电压中的DC脉冲电力与膜应力之间的关系的图(2)。该实验结果是除了使阻抗调整电路100进行动作来使半导体晶圆W为浮动状态以外还在与图7的实验结果相同的条件下形成了TiO2膜的情况下的结果。
如图8所示，通过使直流脉冲电力为零，即，使用高频电压来生成等离子体，能够使膜应力在任一压力下都相比于图7的例子而言更靠拉伸应力(正侧)。并且，通过在相同的条件下施加直流脉冲电力，即，使用叠加电压来生成等离子体，能够将膜应力呈阶梯状地控制为压缩应力(负侧)。
像这样，根据实施方式，通过使阻抗调整电路100进行动作，能够将在同一成膜装置1中形成的薄膜的膜应力控制为更多种多样的膜应力。
图9是示出在实施方式的各个等离子体生成条件下形成的TiO2膜的折射率的图。该实验结果示出在平坦的半导体晶圆W上形成了TiO2膜的情况下的折射率。
另外，该实验结果中的TiO2膜的成膜是在步骤S3的实施时间为0.4秒、压力为0.5Torr和2Torr时进行的，并且是在不使阻抗调整电路100进行动作而使半导体晶圆W接地的状态下进行的。
而且，针对步骤S3中的等离子体生成，在对上部电极60、62接通了高频电压(RF200W)的情况下、在对上部电极60、62接通了叠加电压(RF200W+DC330V)的情况下、以及在对上部电极60、62接通了直流脉冲电压(DC410V)的情况下进行了比较。
如图9所示，通过一边改变所接通的电压的种类和压力一边生成等离子体，能够将波长633nm时的TiO2膜的折射率在从2.23至2.39之间控制为各种各样的折射率。
像这样，根据实施方式，通过由切换部6将向上部电极60、62接通的电压在高频电压、叠加电压以及直流脉冲电压之间进行切换，能够将在同一成膜装置1中形成的薄膜的折射率控制为多种多样的折射率。
图10是示出在实施方式的各个等离子体生成条件下形成的膜的均匀性的图，用1σ的值表示在与图9所示的例子相同的条件下在半导体晶圆W上形成了TiO2膜的情况下的均匀性。
如图10所示，在压力为2Torr的情况下，通过使用叠加电压或直流脉冲电压生成等离子体，能够相比于使用高频电压生成等离子体的情况而言使膜的均匀性提高。另外，即使在压力为0.5Torr的情况下，通过使用直流脉冲电压生成等离子体，也能够相比于使用高频电压生成等离子体的情况而言使膜的均匀性提高。
<关于固定的直流电压的应用>
接着，参照图11和图12来说明在与高频电压叠加的叠加电压中应用脉冲状的直流电压(即，直流脉冲电压)的情况同在该叠加电压中应用固定的直流电压的情况的比较。
如上所述，与可变直流电源80连接的脉冲发生器84除了能够输出脉冲状的直流电压以外，还能够输出固定的直流电压，因此能够在与高频电压叠加的叠加电压中应用固定的直流电压。因此，下面验证在与高频电压叠加的叠加电压中应用固定的直流电压的情况同该叠加电压中应用直流脉冲电压的情况下的效果的不同。
图11是示出在与高频电压叠加的叠加电压中应用固定的直流电压的情况下的电子密度、以及在该叠加电压中应用脉冲状的直流电压的情况下的电子密度的图(1)。具体地说，图11示出在上述的两者的情况下，通过等离子体测量对使直流电力固定为300W并使高频电力变化时的电子密度进行评价所得到的结果。此外，为了易于理解，在图11和图12中还示出仅施加高频电压的情况下的等离子体测量结果。
如图11所示，与仅施加高频电压的情况相比，通过在与高频电压叠加的叠加电压中应用脉冲状的直流电压，能够使等离子体中的电子密度大幅地增加。并且，在与高频电压叠加的叠加电压中应用固定的直流电压的情况下，也能够得到与应用脉冲状的直流电压的情况同样的使电子密度增加的效果。
图12示出在与高频电压叠加的叠加电压中应用固定的直流电压的情况下的电子密度、以及在该叠加电压中应用脉冲状的直流电压的情况下的电子密度的图(2)，示出上述的两者的情况下的电子密度的面内分布。
如图12所示，在与高频电压叠加的叠加电压中应用固定的直流电压的情况下，也能够得到与应用脉冲状的直流电压的情况同样的面内分布。
像这样，在实施方式中，在与高频电压叠加的叠加电压中应用固定的直流电压的情况下，能够得到与应用直流脉冲电压的情况同样的效果。因而，根据实施方式，通过在与高频电压叠加的叠加电压中应用固定的直流电压，能够将在同一成膜装置中形成的薄膜的膜质控制为多种多样的膜质。
另外，通过在与高频电压叠加的叠加电压中应用固定的直流电压，能够不需要电压施加部5的脉冲发生器84，从而能够降低成膜装置1的制造成本。
如以上那样，在实施方式中，成膜装置1具有能够进行真空排气的腔室10、被用作下部电极的基座12、上部电极60、62、原料气体供给部76、电压施加部5以及切换部6。在基座12上载置被处理基板。上部电极60、62在腔室10内与基座12相向地配置。原料气体供给部76将用于在上部电极60、62与基座12之间的处理空间PS进行等离子体化的成膜原料气体供给到处理空间PS。电压施加部5具有高频电源30和可变直流电源80，并向上部电极60、62施加从高频电源30和可变直流电源80中的至少一方输出的电压。切换部6将向上部电极60、62施加的电压在从高频电源30输出的高频电压、从可变直流电源80输出的直流电压以及将直流电压叠加于高频电压所得到的叠加电压之间进行切换。
由此，能够将在同一成膜装置1中形成的薄膜的膜质控制为多种多样的膜质。
另外，在实施方式中，成膜装置1具有连接于基座12与接地之间的阻抗调整电路100。由此，能够进行将在同一成膜装置1中形成的薄膜的膜应力控制为多种多样的膜应力。
另外，在实施方式中，从可变直流电源80输出的直流电压呈脉冲状。由此，能够提高半导体晶圆W上形成的膜的均匀性。
另外，在实施方式中，从可变直流电源80输出的直流电压是固定的。由此，能够降低成膜装置1的制造成本。
以上说明了本公开的实施方式，但本公开不限定于上述实施方式，在不脱离其宗旨的范围内能够进行各种变更。例如，在上述的实施方式中，示出在反复进行步骤S1～S4的处理来形成一层的膜时将所接通的电压的种类固定来进行成膜的例子，但也可以适当地变更在反复进行步骤S1～S4的处理时所接通的电压的种类。
例如，也可以是，在成膜处理的前半部分使用高频电压来生成等离子体，从而形成膜应力为拉伸应力的膜，在成膜处理的后半部分使用叠加电压来生成等离子体，从而形成膜应力为压缩应力的膜。由此，能够使膜应力整体上接近零。
此外，应认为本公开的实施方式在所有方面是例示，而不是限制性的。实际上，上述的实施方式能够以多种方式来实现。另外，上述的实施方式在不脱离权利要求书及其宗旨的情况下可以以各种各样的方式进行省略、置换、变更。

Claims (3)

1.一种成膜装置，具备：
处理容器，其能够进行真空排气；
下部电极，其在所述处理容器内载置被处理基板；
上部电极，其在所述处理容器内与所述下部电极相向地配置；
气体供给部，其将用于在所述上部电极与所述下部电极之间的处理空间进行等离子体化的成膜原料气体供给到所述处理空间；
电压施加部，其具有高频电源和直流电源，并向所述上部电极施加从所述高频电源和所述直流电源中的至少一方输出的电压，
其中，所述成膜装置能够按照如下三种方式来生成等离子体：所述电压施加部向所述上部电极施加从所述高频电源输出的高频电压以生成等离子体，所述电压施加部向所述上部电极施加从所述直流电源输出的脉冲状的直流电压以生成等离子体，所述电压施加部向所述上部电极施加从所述直流电源输出的直流电压叠加于所述高频电压所得到的叠加电压以生成等离子体，按照所述三种方式生成的各等离子体能够在所述被处理基板上形成膜质互不相同的薄膜，
所述成膜装置还包括切换部，其通过在所述电压施加部向所述上部电极施加所述高频电压以生成等离子体、所述电压施加部向所述上部电极施加所述脉冲状的直流电压以生成等离子体、所述电压施加部向所述上部电极施加所述叠加电压以生成等离子体之间进行切换，来控制形成的薄膜的膜质，
由所述切换部控制的薄膜的膜质为薄膜的膜应力，
向所述上部电极施加所述高频电压以生成所述成膜原料气体的等离子体，从而使形成的薄膜的膜应力为拉伸应力，向所述上部电极施加所述叠加电压以生成所述成膜原料气体的等离子体，从而使形成的薄膜的膜应力为压缩应力。
2.根据权利要求1所述的成膜装置，其特征在于，
还具备连接于所述下部电极与接地之间的阻抗调整电路。
3.根据权利要求1或2所述的成膜装置，其特征在于，
在所述电压施加部向所述上部电极施加所述叠加电压来生成等离子体的情况下，从所述直流电源输出的直流电压是固定的。
CN201910505338.5A 2018-06-13 2019-06-12 成膜装置 Active CN110592558B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-112585 2018-06-13
JP2018112585A JP7094154B2 (ja) 2018-06-13 2018-06-13 成膜装置および成膜方法

Publications (2)

Publication Number Publication Date
CN110592558A CN110592558A (zh) 2019-12-20
CN110592558B true CN110592558B (zh) 2022-10-18

Family

ID=68840228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910505338.5A Active CN110592558B (zh) 2018-06-13 2019-06-12 成膜装置

Country Status (4)

Country Link
US (2) US20190385815A1 (zh)
JP (1) JP7094154B2 (zh)
KR (2) KR102202347B1 (zh)
CN (1) CN110592558B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262602A1 (en) * 2019-07-26 2022-08-18 Jusung Engineering Co., Ltd. Substrate processing apparatus and interlock method thereof
JP2022110695A (ja) * 2021-01-19 2022-07-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN113564552A (zh) * 2021-07-29 2021-10-29 中国科学院兰州化学物理研究所 一种电磁分离式镀膜装置及方法
JP2023055111A (ja) * 2021-10-05 2023-04-17 東京エレクトロン株式会社 チタン膜を形成する方法、及びチタン膜を形成する装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1007308A (en) * 1972-12-29 1977-03-22 Jack A. Dorler Cross-coupled capacitor for ac performance tuning
JP2003166047A (ja) * 2001-09-20 2003-06-13 Shin Meiwa Ind Co Ltd ハロゲン化合物の成膜方法及び成膜装置、並びにフッ化マグネシウム膜
JP4141803B2 (ja) 2002-11-05 2008-08-27 シャープ株式会社 プラズマ処理装置
CN102263026B (zh) * 2004-06-21 2016-01-20 东京毅力科创株式会社 等离子体处理装置和方法
US20080053817A1 (en) * 2006-09-04 2008-03-06 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
JP4838197B2 (ja) 2007-06-05 2011-12-14 東京エレクトロン株式会社 プラズマ処理装置，電極温度調整装置，電極温度調整方法
JP2009239012A (ja) 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
JP5571996B2 (ja) * 2010-03-31 2014-08-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6202098B2 (ja) * 2013-09-10 2017-09-27 株式会社島津製作所 成膜装置および成膜方法
US9556516B2 (en) * 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
TWI737612B (zh) * 2015-06-18 2021-09-01 美商應用材料股份有限公司 用於均勻且共形之混成氧化鈦薄膜的沉積方法
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6796431B2 (ja) * 2016-08-12 2020-12-09 東京エレクトロン株式会社 成膜装置、およびそれに用いるガス吐出部材
JP6815158B2 (ja) * 2016-10-13 2021-01-20 東京エレクトロン株式会社 酸化チタン膜の成膜方法およびハードマスクの形成方法
US10170300B1 (en) * 2017-11-30 2019-01-01 Tokyo Electron Limited Protective film forming method

Also Published As

Publication number Publication date
KR20200144531A (ko) 2020-12-29
CN110592558A (zh) 2019-12-20
JP7094154B2 (ja) 2022-07-01
KR20190141091A (ko) 2019-12-23
KR102244353B1 (ko) 2021-04-23
US20230051432A1 (en) 2023-02-16
JP2019216182A (ja) 2019-12-19
KR102202347B1 (ko) 2021-01-12
US20190385815A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN110592558B (zh) 成膜装置
KR102539151B1 (ko) 기판 처리 방법
WO2019239872A1 (ja) 成膜装置及び成膜装置におけるクリーニング方法
TWI473158B (zh) Plasma processing device and plasma processing method
US8303834B2 (en) Plasma processing apparatus and plasma etching method
TWI607484B (zh) 電漿處理方法及電漿處理裝置
KR101858324B1 (ko) 플라즈마 에칭 방법
US9653317B2 (en) Plasma processing method and plasma processing apparatus
KR20190086699A (ko) 표면 입자를 감소시키기 위한 플라즈마 방전 점화 방법
TWI593012B (zh) Plasma processing method and plasma processing device
JP7405572B2 (ja) 酸窒化膜を形成する方法
WO2019230526A1 (ja) 成膜装置及び成膜方法
KR20190079565A (ko) 에칭 방법
JP5695117B2 (ja) プラズマエッチング方法
US11773484B2 (en) Hard mask deposition using direct current superimposed radio frequency plasma
WO2021065497A1 (ja) 基板処理装置及び基板処理方法
KR101088969B1 (ko) 플라즈마 처리 장치 및 플라즈마 에칭 방법
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
JP2022074000A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant