CN110546755A - 选择器件和存储装置 - Google Patents

选择器件和存储装置 Download PDF

Info

Publication number
CN110546755A
CN110546755A CN201880027401.2A CN201880027401A CN110546755A CN 110546755 A CN110546755 A CN 110546755A CN 201880027401 A CN201880027401 A CN 201880027401A CN 110546755 A CN110546755 A CN 110546755A
Authority
CN
China
Prior art keywords
electrode
layer
memory
memory device
selection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880027401.2A
Other languages
English (en)
Inventor
五十岚实
曾根威之
野野口诚二
清宏彰
大场和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110546755A publication Critical patent/CN110546755A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

提供了根据本公开的一个实施例的选择器件，该选择器件具有：第一电极；与第一电极对置的第二电极；半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及包括从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及第一热旁路层，其具有比半导体层高的热导率，并且设置在第一电极和第二电极之间、在半导体层的外围的至少一部分中。

Description

选择器件和存储装置
技术领域
本公开涉及选择器件以及包括该选择器件的存储装置，该选择器件包括在电极之间的包括硫族化合物的半导体层。
背景技术
近年来，需求增加由诸如ReRAM(电阻随机存取存储器)之类的阻变存储器代表的用于数据存储的非易失性存储器的容量。相比之下，典型存储装置采用多个存储器单元布置在平面上的交叉点存储器单元阵列结构或者多个存储器单元堆叠在与平面垂直的方向上的堆叠存储器单元阵列结构，从而实现容量的增加。
存储器单元各自通常包括两个器件，即，存储器件和选择器件。在诸如ReRAM之类的阻变存储器中，通过改变存储器件的电特性(电阻状态)来执行信息的写入、读取或擦除。选择器件各自对耦接到特定位线和特定字线的存储器件有选择地执行写入操作或读取操作，并且与存储器件串联耦接。在阻变存储器中，需要流过相对大的电流以便改变存储器件的电阻状态，但是电流的大小变成存储装置的可靠性降低的原因。这是因为在选择器件中流动的大部分电流被转换成热，从而使选择器件的循环特性退化。
相比之下，例如，PTL 1公开了非易失性存储装置，该非易失性存储装置包括在配置在彼此交叉的两种类型的布线(第一金属布线和第三金属布线)的各个交叉点处的存储器单元之间设置的层间膜。在该非易失性存储装置中，存储器件包括相变材料并且选择器件包括多晶硅。在相邻的存储器单元之间设置的层间膜与在存储器件之间设置的层间膜和在选择器件之间设置的层间膜不同，并且在存储器件之间设置具有比在选择器件之间设置的层间膜的热导率低的热导率的层间膜，这实现了选择器件的温度不太可能变高的存储器单元结构。
引文列表
专利文献
PTL 1：日本未审查的专利申请公开No.2010-040820
发明内容
如上所述，在包括多个存储器单元的存储装置中，期望提高可靠性。
期望提供可以提高可靠性的选择器件，以及包括该选择器件的存储装置。
根据本公开的实施例的选择器件包括：与第一电极对置的第二电极；半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及第一热旁路层，设置在第一电极和第二电极之间的半导体层周围的至少一部分中，并且具有比半导体层高的热导率。
根据本公开的实施例的存储装置包括多个存储器单元，并且每个存储器单元包括存储器件以及耦接到该存储器件的根据上述本公开的实施例的选择器件。
在根据本公开的实施例的选择器件和根据本公开的实施例的存储装置中，在设置在第一电极和第二电极之间的半导体层周围的至少一部分中设置第一热旁路层，该第一热旁路层具有比半导体层高的热导率。这减轻了在导通状态下的半导体层的热生成。
根据依据本公开的实施例的选择器件和根据本公开的实施例的存储装置，在半导体层周围的至少一部分中设置第一热旁路层，该第一热旁路层具有比半导体层高的热导率；因此，减轻在导通状态下的半导体层的热生成，扩大安全操作范围，并且减少操作条件的变化。这使得可以提高选择器件和包括该选择器件的存储装置的可靠性。
要注意的是，这里描述的效果不一定是限制性的，并且可以是在本公开中描述的任何效果。
附图说明
[图1]图1是根据本公开的第一实施例的选择器件的构造的示意性截面图。
[图2]图2是图1中所示的选择器件的OTS层和热旁路层的构造的透视图。
[图3]图3是布置了图1中所示的多个选择器件的构造的示意性截面图。
[图4]图4是本公开的存储器单元阵列的示意性构造的示例的示意图。
[图5]图5是图4中所示的存储器单元阵列的电示意图。
[图6]图6是图4中所示的存储器单元的构造的示意图。
[图7]图7是评估选择器件的电特性的测量电路图。
[图8]图8是典型的选择器件的特性图。
[图9]图9是示出在成型之前的断开状态下的选择器件的电阻值对电极的截面面积的依赖关系的特性图。
[图10]图10是示出在成型之后的断开状态下的选择器件的电阻值对电极的截面面积的依赖关系的特性图。
[图11]图11是示出细丝(filament)内部的温度分布的特性图。
[图12]图12是细丝内部的电流密度分布的特性图。
[图13]图13是示出典型的选择器件的电流-电压特性的图。
[图14]图14是示出图1中所示的选择器件的电流-电压特性的图。
[图15]图15是示出图1中所示的选择器件的内部电阻的特性图。
[图16]图16是根据本公开的第二实施例的选择器件的构造的示意性截面图。
[图17]图17是根据本公开的第三实施例的选择器件的OTS层和热旁路层的构造的透视图。
[图18]图18是根据本公开的第一变形例的选择器件的构造的示意性截面图。
[图19]图19是根据本公开的第二变形例的存储器单元阵列的示意性构造的另一示例的示意图。
[图20]图20是根据本公开的第三变形例的存储器单元阵列的示意性构造的另一示例的示意图。
[图21]图21是在一个交叉点处的图20中所示的存储器单元阵列的详细的示意性截面图。
具体实施方式
下面将参考附图详细描述本公开的一些实施例。以下描述给出本公开的具体示例，并且本公开不限于以下实施例。另外，本公开不限于在各个附图中示出的各个组件的位置、尺寸、尺寸比率等。要注意的是，按以下顺序给出描述。
1、第一实施例(在OTS层周围设置热旁路层的示例)
1-1、选择器件的构造
1-2、存储器单元阵列的构造
1-3、作用和效果
2、第二实施例(在上电极和下电极周围延伸热旁路层的示例)
3、第三实施例(在沿一个方向上延伸的半导体层的两侧设置热旁路层的示例)
4、变形例(选择器件和存储器单元阵列的其它示例)
<1、第一实施例>
图1示意性示出了根据本公开的第一实施例的选择器件(选择器件10)的截面构造。例如，选择器件10有选择性地使布置在具有图4中所示的所谓的交叉点阵列结构的存储器单元阵列(存储器单元阵列100)中的多个存储器件中的可选存储器件(存储器件40)操作。选择器件10与存储器件40串联耦接，并具有OTS(双向阈值切换)层13(半导体层)配置在彼此对置的下电极11(第一电极)和上电极12(第二电极)之间的构造，这将在之后详细描述。在根据本实施例的选择器件10中，如图2中所示，在OTS层13周围配置热旁路层14(第一热旁路层)。
(1-1、选择器件的构造)
选择器件10具有随着施加电压的增加而大幅减小的电阻(低电阻状态；导通状态)，并且在施加电压低的情况下展现出高电阻状态(断开状态)。换句话说，选择器件10具有非线性电阻特性，其中在施加电压低的情况下电阻高，并且在施加电压高的情况下电阻大幅减小并且大电流(例如，大了数个数量级的电流)流动。另外，选择器件10在施加电压减小到低于预定电压(阈值电压)情况下或在停止施加电压的情况下返回到高电阻状态，并且不保持导通状态(低电阻状态)。选择器件10对应于本公开的“选择器件”的具体示例。
下电极11包括用于半导体工艺的布线材料，比如钨(W)、氮化钨(WN)、氮化钛(TiN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)和硅化物。在下电极11包括诸如Cu之类的可以由电场引起离子传导的材料的情况下，可以用诸如W、WN、TiN和TaN之类的不太可能引起离子传导并且难以传导离子或热扩散的材料覆盖下电极11的表面。
上电极12可以使用与下电极11类似的已知的半导体布线材料，但是上电极12优选地使用即使在后退火之后也不与OTS层13反应的稳定材料。
在将电压施加到选择器件10的情况下(例如，在将电压脉冲施加到器件的两端的情况下或在施加流过选择器件10的电流脉冲的情况下)，OTS层13用作电流路径，并且OTS层13的内部电阻随着温度可逆地改变。OTS层13包括例如电流(I)随着电压(V)的增加而指数增加的材料(非线性电阻材料)。
在本实施例中，OTS层13包括从周期表中的第16族元素中选择的至少一种硫族元素，具体地，碲(Te)、硒(Se)和硫(S)。除上述硫族元素之外，OTS层13包括从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素。另外，OTS层13还可以包括从氧(O)和氮(N)中选择的至少一种第二元素。
OTS层13优选地包括例如在以下范围内的硫族元素、第一元素和第二元素。硫族元素优选地包括在10原子％以上至70原子％以下的范围内。第一元素优选地包括在5原子％以上至50原子％以下的范围内。第二元素优选地包括在1原子％以上至40原子％以下的范围内。
注意在不损害本公开的效果的情况下，OTS层13可以包括除这些元素以外的元素。
热旁路层14具有比OTS层13高的热导率，并且用作在将电压施加到选择器件10的情况下生成的热的在下电极11和上电极12之间的热流动路径。例如如图2中所示，在OTS层13周围设置热旁路层14。热旁路层14的内部电阻优选地足够大于OTS层13的内部电阻，并且例如期望具有2eV或更大的带隙。这可以防止热旁路层14用作电流路径。
热旁路层14优选地包括合金，该合金包括掺杂有碳(C)或硼(B)或磷(P)的氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化铈(CeO2)、氧化锆(ZrO2)、碳化硅(SiC)、氧化铍(BeO)、氧化锌(ZnO)、氧化钛(TiO2)、砷化硼(BAs)、硼化锑(BSb)、磷化硼(BP)和氮化硼(BN)中的任一个。表1总结了典型材料的热导率。优选地使用这些材料来形成热旁路层14。
[表1]
例如由以下式子(1)表示选择器件10的内部电阻(Rs)。要注意的是，截面面积指的是在与堆叠方向正交的平面方向上的面积，并且该面积适用于下面将描述的截面面积。另外，确切地讲，选择器件10的内部电阻(Rs)准确地是OTS层13和热旁路层14的并行组合电阻，但是在本实施例中，电流不流经热旁路层14，这使得可以将选择器件10的内部电阻(Rs)认为是OTS层13的内部低电(electrical lowness)。
[公式1]
(Rs：内部电阻(Ω)，σOTS：OTS层的电导率(S/m)，κOTS：热导率(W/(mK))，SOTS：截面面积(cm2)，d：OTS层的膜厚度(cm))
除了由上述式子(1)表示的内部电阻(Rs)之外，整个选择器件10的电阻还包括在电极(下电极11或上电极12)和OTS层13之间的界面处的肖特基接触电阻等。例如由以下式子(2)表示通过考虑肖特基接触电阻和上述内部电阻而定义的流过选择器件10的电流(I)。
[公式2]
(I：电流(A)，理查森常数：A＊th(A/cm2K2)，肖特基势垒高度：φB(eV)，基本电荷：e(C)，玻尔兹曼常数：kB(J/K)，理想因子：n，热电压：Vt(kBT/e)(V))
在根据本实施例的选择器件10中，为了将在向着下电极11的方向上或向着上电极12的方向上流动的热流集中到热旁路层14上，期望热旁路层14满足以下式子(3)。
[公式3]
κbypassSbypass＞κOTSSOTS·····(3)
(κbypass：热旁路层的热导率(W/(mK))，Sbypass：热旁路层的截面面积(cm2)，κors：热导率(W/(mK))，Sors：截面面积(cm2))
即，期望热旁路层14的热导率(Kbypass)与截面面积(Sbypass)的乘积大于OTS层13的热导率(Kots)与截面面积(Sots)的乘积。要注意的是，理想地，期望所有的热流都通过热旁路层14，并且可以由以下式子(4)来近似热旁路层14的热阻(Rh)。
[公式4]
在多个选择器件10如在稍后描述的存储器单元阵列100中那样并排使用的情况下，如图3中所示，优选地在相邻的选择器件10之间设置电热绝缘层15。电热绝缘层15具有比热旁路层14低的热导率。在相邻的选择器件10之间设置具有低热导率的电热绝缘层15使得可以防止在相邻的选择器件10之间的热干扰。电热绝缘层15的材料的示例包括氧化硅(SiO2)、氮化硅(Si3N4)以及其合金。可替代地，可以使用OTS层13中包括的材料。
(1-2、存储器单元阵列的构造)
图4是存储器单元阵列100的构造的示例的透视图。存储器单元阵列100对应于本公开的“存储装置”的具体示例。存储器单元阵列100是具有所谓的交叉点阵列结构的存储装置，其中存储器单元1布置在沿一个方向(例如，X轴方向)上延伸的多个字线WL和沿另一方向(例如，Z轴方向)上延伸的多个位线BL的各个交叉点处。
图5示出了存储器单元阵列100的电耦接的示例。即，存储器单元阵列100包括存储器单元M11、M12、M13、M14、M21、M22、M23、M24、M31、M32、M33、M34、M41、M42、M43和M44，其中的一个存储器单元配置在各个字线WL1至WL4和各个位线BL1至BL4彼此对置的位置(交叉点)中的一个对应的位置处。
存储器单元1(M11、M12、M13、M14、M21、M22、M23、M24、M31、M32、M33、M34、M41、M42、M43和M44)各自例如如图6中所示包括彼此串联耦接的选择器件10和存储器件40，并且具有电耦接到位线BL的一个端部(例如，在选择器件10侧)以及电耦接到字线WL的另一个端部(例如，在存储器件40侧)。换句话说，在存储器单元阵列100中，存储器件40被配置成靠近字线WL，并且选择器件10被配置成靠近位线BL。
要注意的是，例如在如图16中所示的存储器单元阵列200中，在选择器件10和存储器件40中，选择器件10可以被配置成靠近字线WL，并且存储器件40可以被配置成靠近位线BL。另外，在存储器单元阵列中的某层中存储器件40被配置成靠近位线BL并且选择器件10被配置成靠近字线WL，而在与该某层相邻的层中，存储器件40可以被配置成靠近字线WL并且选择器件10可以被配置成靠近位线BL。此外，在每层中，可以在选择器件10上形成存储器件40，或相反地，可以在存储器件40上形成选择器件10。
如上所述，各个字线WL(WL1至WL4)在彼此共同的方向上(在图4中的X轴方向上)延伸。如上所述，各个位线BL(BL1至BL4)在与字线WL的延伸方向不同的(例如，在与字线WL的延伸方向垂直的方向上)并且彼此共同的方向上(在图4中的Z轴方向上)延伸。要注意的是，多个字线WL和多个位线BL可以被配置在多个层中，并且例如如图17和图18中所示可以在多个层中被分开配置。
每个字线WL和每个位线BL例如设置在基板(未示出)上。基板例如设有电耦接到每个字线WL和每个位线BL的布线组、用于将布线组和外部电路彼此耦接的电路等。
存储器件40包括例如彼此对置的一对电极和设置在该对电极之间的存储层。存储器件具有通过将电压施加到存储器件40(例如，将电压脉冲施加到器件的两端或施加通过存储器件40的电流脉冲)而被大幅改变的电阻值。存储器件40是一种所谓的非易失性存储器，并且即使消除施加电压，也会保持电阻值的改变。存储器件40对应于本公开的“存储器件”的具体示例。
通常，将存储器件的电阻值高的状态称为“复位状态”或“断开状态”，并且将存储器件的电阻值低的状态称为“设定状态”或“导通状态”。将从高电阻状态到低电阻状态的改变称为“设定”，将从低电阻状态到高电阻状态的改变称为“复位”，并且特别地将初始设定称为“成型”。该成型是电操作方法，该电操作方法在施加初始的和随后的电压脉冲或施加初始的和随后的电流脉冲的情况下确定电流路径，并且是自主形成的。在选择器件10中也执行成型。通常将自主形成的电流路径称为“细丝”。一个存储器件40能够通过将断开状态与理论值“0”对应以及将导通状态与理论值“1”对应来存储至少一位数据。
要注意的是，除了上述的阻变存储器器件之外，存储器件40能够采用任何存储器形式，包括例如使用熔丝或反熔丝只能重写一次的OTP(一次性编程)存储器件、单极性相变存储器件(PCRAM)、磁阻存储器件等。
在存储器单元阵列100中，存储器件40的一对电极(一个电极和另一个电极)和选择器件10的一对电极(下电极11和上电极12)中的每个都可以与字线WL和位线BL分开来设置，或者字线WL和位线BL也可以用作电极。即，图4中所示的存储器单元阵列100中的存储器单元1可以具有从字线WL侧向位线BL侧来堆叠一个电极、存储层、另一个电极、下电极11、OTS层13(以及热旁路层14)和上电极12的构造，或者可以具有直接堆叠存储层和OTS层13(以及热旁路层14)的结构。要注意的是，在存储器单元1各自包括存储层和OTS层13(以及热旁路层14)的情况下，如在图16中所示的存储器单元阵列200中那样优选地在选择器件10和存储器件40之间设置中间电极。
(1-3、作用和效果)
在半导体存储器中存储数据的单位器件被称为存储器单元。在典型的存储装置中，多个这样的存储器单元布置在平面上(交叉点存储器单元阵列)或相对于该平面垂直堆叠(堆叠存储器单元阵列)，从而实现容量的增加。在任一种情况下，包括在存储器单元阵列中的多个存储器单元中的每个存储器单元位于被称为字线和位线的两个导体的交叉点中对应的一个交叉点处，并且通过将适当的信号施加到字线中对应的一个字线和位线中对应的一个位线来指定各个位置。存储器单元各自通常包括两个器件，即，存储器件和选择器件。例如，在NAND闪存存储器中，存储器件包括浮栅，并且选择器件包括场效应晶体管。在阻变存储器(电阻RAM：ReRAM)中，存储器件包括高电阻膜，并且选择器件例如包括MSM(金属-半导体-金属)二极管或MIM(金属-绝缘体-金属)二极管。
顺便提及，在存储装置中，除了增加容量之外，还期望高可靠性。为了确保存储装置的长时段可靠性，由于上述原因，重要的是包括在存储器单元中的选择器件能够承受的累计通电时间超过存储器件的累计通电时间。
例如，如图7中所示，可以通过直接将选择器件(选择器件1100)和场效应晶体管(场效应晶体管1200)彼此耦接的电路来评估选择器件的电特性。施加到图7中所示的电路的电源电压Vin的大小和时段由外部耦接的DC或AC信号源自动扫描装置来控制。电流值I由万用表或信号源自动扫描装置的附件功能来监测。
流过选择器件1100的最大电流(Icomp)由场效应晶体管1200的栅压(Vg)控制。如果预先测量了场效应晶体管1200的特性，则在电流(I)流动的情况下，在漏电极和源电极之间的电压(Vds)是已知的，这使得能够利用以下式子(5)来估计选择器件1100的器件电压(Vsel)。
[公式5]
Vsel＝Vin-Vds·····(5)
这里，Vth表示选择器件1100从断开状态改变成导通状态时的阈值电压，并且Ith表示阈值电流。为了改变非易失性存储器件的状态，需要流动某电流或更大的电流，并且该电流的符号相似于最大电流(Icomp)。
在交叉点存储器单元阵列中，一个存储器单元占用的面积是有限的。因此，由最大电流(Icomp)除以电极面积而获得的电流密度的近似值经常超过诸如硅(Si)和锗(Ge)之类的标准半导体的允许值。因此，在诸如MSM二极管和MIM二极管之类的选择器件(在下文中称为选择二极管器件)中，半导体膜和绝缘膜各自经常包括所谓的OTS材料，该OTS材料包括从硫(S)、硒(Se)和碲(Te)中选择的至少一种硫族元素。图8示出了选择二极管器件的电流-电压特性，该选择二极管器件具有使用OTS材料形成的半导体膜或绝缘膜(在下文中称为OTS膜)。如图8中所示，具有OTS膜的选择二极管器件表现出负微分电阻性质。微分电阻的符号从正改变为负时的边界电压值是阈值电压Vth，并且其电流值是阈值电流Ith。负微分电阻性质是表现出相变的OTS膜的特有的性质，并且也被解释为是使通过OTS膜的电流的流动路径(电流路径)变窄的操作(细丝形成)的性质。
虽然难以准确地证明使电流路径变窄的操作，但是成型后的阈值电压和泄漏电流经常被特征性地改变而与成型前的阈值电压和泄漏电流不同。要注意的是，泄漏电流是等于或小于在选择二极管器件处于断开状态的情况下流动的电流的阈值的电流。通常，在具有OTS膜的选择二极管器件中，认为在膜形成之后OTS膜的大部分区域立即被非晶相占据。由非晶相占据的区域在非线性和电绝缘性质上是出众的。因此，在成型前的状态下，流过选择二极管器件的泄漏电流非常小。
相反地，在成型后的选择二极管器件中，通常，泄漏电流增大并且阈值电压减小。这被认为是因为在成型期间包括在OTS膜中的非晶相的一部分形成结晶，从而形成具有高电导率的区域(细丝)。细丝用作流过OTS膜的电流的流动路径，并且也用作在OTS膜的厚度方向上流动的热流的主要流动路径(热流路径)。
图9和图10示出了在图7中所示的电路中，测量成型之前(图9)和成型之后(图10)的选择器件1100的断开状态下的电阻的结果。要注意的是，在Vsel＝4V处测量成型之前的断开电阻，并且在Vsel＝3V处测量成型之后的断开电阻。图9和图10中示出的每个特性图的横轴指示阴极电极的截面面积(Splug)的倒数1/Splug，并且阴极电极的截面面积(Splug)越小越向右移动，阴极电极地截面面积(Splug)越大越向左移动。电阻与电流路径的截面面积成反比。在图9中，成型之前在断开状态下的电阻值被绘制在向右上升的直线上；因此，图9中的结果指示阴极电极的截面面积(Splug)与电流路径的截面面积成比例。这意味着泄漏电流在阴极电极上相对均匀地流动。相反地，在图10中，成型之后在断开状态下的电阻并不总是与阴极电极的截面面积(Splug)成比例。这意味着通过成型以非晶相形成了具有某截面面积的细丝(电流路径)，并且这证明发生了使电流路径变窄(细丝形成)的操作。泄漏电流在非晶相中不均匀地流动，具体地，泄漏电流被集中在细丝中；因此，断开状态下的电阻值和阴极电极的截面面积(Splug)之间的相关性减小。
在诸如ReRAM之类的具有非易失性的存储器件中，可以容易地观察到由成型形成的细丝。这是因为涉及到存储器件内部的晶体结构的不可逆的改变，因此致使细丝的痕迹保留在包括在存储层中的ReRAM材料的一部分中，这使得可以通过例如SEM图像或X射线吸收光谱来确认细丝。相反地，即使使用SEM图像、X射线吸收光谱、电子显微镜等也难以直接观察到在选择二极管器件中形成的细丝，并且仅如上述图9和图10中所示间接地证实了细丝的存在。这是因为使用诸如OTS材料之类的具有易失性的相变材料来形成选择二极管。在选择二极管中，由成型引起的晶体结构的改变不是永久的，并且晶体结构的改变被认为是从具有低电绝缘性质的容易观察到的晶体结构逐渐恢复到不是完全非晶态而是具有高电绝缘性质的难以观察到的晶体结构。
顺便提及，根据通过数学方法来阐明负微分电阻和细丝之间的关系的Boeer理论，从图8中示出的电流-电压特性可以明白温度和电流密度的局部增大是负微分电阻和细丝的形成的原因。图11和图12示出了基于焦耳热的Boeer理论计算的选择二极管器件内部的温度分布(图11)和电流密度分布(图12)，其中s是归一化的功率，r/R是归一化的径向坐标，(T-TR)/Θ是归一化的温度，以及j/jn是归一化的电流密度。如上所述，细丝用作在OTS膜的膜厚度方向上流经选择二极管器件内部的电流路径，并且用作热流路径。因此，细丝的截面面积是电流路径的截面面积和热流路径的截面面积，并且能够由πrHWHM 2来近似每个截面面积，其中rHWHM是在每个分布的半最大处的半宽度。从图11和图12可以看出，随着输入到选择二极管器件的电功率增大，选择二极管器件的中心部分的温度和电流密度向着无穷大增大。这种现象通常被认为是“热击穿”，并且是在电导率相对于温度指数增加的材料(比如半导体和绝缘体)中必然发生的现象。在选择二极管器件中，使用晶体结构在某种程度上执行可逆相变的材料，即使选择二极管器件的内部处于超高温，也能实现对循环特性中的退化的相对长期的耐受性。因此，在选择二极管器件中，使用诸如硫(S)、硒(Se)或碲(Te)之类的硫族元素来代替诸如硅(Si)或锗(Ge)之类的标准晶体半导体。
图13示出了典型的选择二极管器件的电流-电压特性，该选择二极管器件在彼此对置的一对电极之间具有处于非晶状态下的OTS膜。图13另外示出了四条曲线，每条曲线指示从指示负微分电阻的电流和电压的乘积来估计的选择二极管器件内部的温度。该四条曲线与在选择二极管器件的最高温度(T(r＝0))是100℃、200℃、400℃和1000℃的情况下的等温曲线对应。通常，约400℃的温度被认为是OTS材料的实际安全操作范围的上限。认为OTS材料的热导率小是发生选择器件二极管的循环退化的重要原因，并且正如能够从Boeer理论看出的，焦耳加热区域中温度的增加容易使OTS材料的结晶温度和熔化温度增大。
如上所述，为了确保存储装置的长时段可靠性，需要选择二极管器件能够承受的累积通电时间超过存储器件的累积通电时间，然而按焦耳热的观点，这证实是很难实现的。此外，在非易失性存储器件中使用的最大电流在选择器件二极管的安全操作范围以外，这是对存储装置的长期可靠性的速率限制的原因。此外，在上述典型的选择二极管器件的构造中，难以控制细丝的形状，并且增加了在多个选择二极管器件之间的阈值电压和阈值电流的变化。这限制了存储单元阵列的阵列尺寸。
相比之下，在根据本实施例的选择器件10中，在彼此对置的下电极11和上电极12之间在OTS层13周围设置具有比OTS层13的热导率高的热导率的热旁路层14。
图14示出了作为根据本实施例的选择器件10的示例的、使用以下方法形成的示例的电流-电压特性。
(示例)
首先，通过反向溅射来清洁包括TiN的元素成分的阴极电极(下电极11)。接下来，在使氮气流入膜形成腔室的同时，通过反应溅射在TiN上形成例如具有30nm的厚度的包括B40C13Te17-N30(原子％)的OTS层13。随后，在将OTS层13侧刻蚀成具有60nmφ的直径之后，在OTS层13周围形成包括BAs的热旁路层14，该热旁路层14具有60nmφ的内径、100nmφ的外径以及30nm的厚度。最后，形成包括W膜的阳极(上电极12)。最终的器件尺寸是100nmφ。要注意的是，在该示例中，调节热阻值以使得阈值电流与图13中所示的电流-电压特性图中的使用的典型选择器件(选择二极管器件)的阈值电流没有很大差异。
如图13中的那样，图14另外示出了四条曲线，每条曲线指示从指示负微分电阻的电流和电压的乘积来估计的选择器件内部的温度。该四条曲线与在选择器件10的最高温度(T(r＝0))是100℃、200℃、400℃和1000℃的情况下的等温曲线对应。在OTS层13周围设置的热旁路层14的热阻Rh对选择器件的阈值电压Vth和阈值电流Ith两者都有影响。
与图13中所示的典型选择二极管器件相比较，根据本实施例的选择器件10具有大的内部热阻(Rs)与热阻(Rh)的比率(Rs/Rh)，这因此增大阈值电压。这被认为是因为通过使热流分流到热旁路层14从而提高了金属-半导体界面(在下电极11与OTS层13之间和在上电极12与OTS层13之间的界面)的热耐受性。具体地，认为确定肖特基接触电阻的值的势垒高度和理想因子在选择器的操作期间能够承受高温，这使得可以在成型之前和之后保持这些值。结果，虽然在这未示出，但是阈值电压Vth和阈值电流Ith的变化各自减小了20％或更多。即，控制热阻Rh以匹配内部电阻Rs的值，这使得可以大幅减小选择器件10的阈值电压Vth和阈值电流Ith中的变化。
此外，在图14中，在100℃、200℃、400℃和1000℃的情况下的等温曲线向着较大的电流-电压乘积移动。这指示设置热旁路层14会致使选择器件10的热阻(Rh)减小。即，可以看出，在选择器件10中，通过成为电流路径的OTS层13和成为热流路径的热旁路层14来减小在导通状态下的OTS层13中的热生成，并且OTS层13的实际安全操作范围(例如，由在400℃处的等温曲线所占据的范围)被扩大。此外，选择器件10能够在保持10E7或更多循环的循环特性的同时，具有最大电流100μA或更大的裕量。
图15示出了成型之后在选择器件10中的内部电阻Rs的温度特性，并且示出了从图14中所示的电流-电压特性中获得的选择器件10的内部电阻Rs。内部电阻Rs用器件温度T来表达。根据本实施例的OTS层13在保持固相的同时在特定的相变温度(图15中的Tt1和Tt2)下经历相变。这里，将在超过Tt1的温度下变得稳定的结晶相称为高温稳定相，并且将在Tt2或更低的温度下变得稳定的结晶相称为低温稳定相。固相之间的相变是不同于例如由包括锗(Ge)、锑(Sb)和碲(Te)的相变存储器所使用的固-液相转变(液-固变换)的现象，并且被称为多晶形转变(多晶形变换)。在OTS层13中，在温度低的情况下(在低温稳定相或常温稳定相中)，内部电阻大，并且在温度高的情况下(在常温稳定相或高温稳定相中)，内部电阻小。内部电阻的不连续点表现为多晶形转变温度。在包括如上所述的包含硼(B)和碳(C)的OTS层13的选择器件10被驱动的情况下，例如通过操作温度是等于或高于Tt2还是等于或低于Tt2来确定选择器件10的导通状态和断开状态之间的切换。
假定施加到选择器件10的电极是I×Vsel(W)，则由以下式子(6)近似地表达选择器件10的操作温度。为了防止选择器件10的晶体结构被破坏，例如期望将操作温度限制为不超过多晶型转变温度Tt1。
[公式6]
T＝Ta+RhIVsel·····(6)
使用上述式子(1)至(6)来近似阈值电压Vth和阈值电流Ith的定性表达式，因此该定性表达式分别由以下式子(7)和(8)来表达。从式子(7)可以看出，阈值电压Vth与内部电阻(Rs)和热阻(Rh)的比率(Rs/Rh)成比例。另外，从式子(8)可以看出，阈值电流Ith与热阻(Rh)成反比。应注意的是，式子(7)和(8)在推导过程中包括许多省略，因此不是数学上准确的表达式。此外，χ是表示热离子发射的效果的参数，并且由以下式子(9)来定义。
[公式7]
此外，可以看出为了减小阈值电压的变化，将Rs/Rh控制为固定值就足够了。为了减小阈值电流的变化，需要将热阻Rh控制为固定值。上述式子(1)示出了Rs与电流路径的截面面积成反比。另外，式子(4)示出了热阻Rh的值与热流路径的截面面积成反比。在根据本实施例的选择器件10中，几乎整个OTS层13用作电流路径。这是因为成型会致使非晶结构改变成由低温稳定相或常温稳定相识别的多晶形晶体结构，这致使OTS层13用作永久的且稳定的细丝。另外，整个热旁路层14用作热流路径。即，电流路径的截面面积由热旁路层的内径来确定，并且热流路径的截面面积由热旁路层的外径和内径之间的差来确定。
要注意的是，也可以确认在使用硼(B)和碳(C)作为OTS层的材料的典型选择二极管器件中的图15中所示的特性。然而，在典型选择二极管器件中，由于OTS层的退化，选择二极管器件的特性在短时间内退化。
如上所述，在根据本实施例的选择器件10中，在OTS层13周围设置热旁路层14，这致使在导通状态下生成的热有选择性地流过热旁路层14，并且致使在OTS层13中上升的温度减小。结果，扩大了选择器件10的安全操作范围，并且减小了阈值电压Vth和阈值电流Ith的变化。这使得可以提高选择器件10和包括该选择器件10的存储器单元阵列100的可靠性。
另外，在本实施例中，在如在图10中所示的存储器单元阵列100中那样使用多个选择器件10的情况下，在相邻的选择器件10之间设置电热绝缘层15。这使得可以防止在相邻的选择器件10之间的热干扰，并且可以进一步提高存储器单元阵列100的可靠性。
接下来，将描述本公开的第二和第三实施例以及变形例。在下文中，与第一实施例的组件相似的组件由相同的标号表示，并且适当地省略其描述。
<2、第二实施例>
图16示出了根据本公开的第二实施例的选择器件(选择器件20)的截面构造。如在上述第一实施例中的选择器件10中那样，选择器件20例如有选择性地使布置在具有交叉点阵列结构的存储器单元阵列(例如，存储器单元阵列100)中的多个存储器件中的可选存储器件(存储器件40)操作。选择器件20与存储器件40串联耦接，并且在彼此对置的下电极11和上电极12之间配置OTS层13。本实施例与第一实施例的不同在于在下电极11、上电极12和OTS层13周围连续地配置热旁路层24。
如图16中所示，在本实施例中，在OTS层13周围设置的热旁路层24延伸到下电极11和上电极12，因此减小了在下电极11与热旁路层24之间的以及在上电极12与热旁路层24之间的热接触电阻。这使得可以进一步扩大选择器件20和包括该选择器件20的存储器单元阵列(例如，存储器单元阵列100)的安全操作范围。
<3、第三实施例>
图17是包括在根据本公开的第三实施例的选择器件(选择器件30)中的OTS层33和热旁路层34的透视图。如在上述第一实施例中的选择器件10中那样，选择器件30例如有选择性地使布置在具有交叉点阵列结构的存储器单元阵列(例如，存储器单元阵列100)中的多个存储器件中的可选存储器件(存储器件40)操作。选择器件30与存储器件40串联耦接，并且在彼此对置的下电极11和上电极12之间配置OTS层33。本实施例与第一和第二实施例的不同在于OTS层33在一个方向上(例如，在字线WL的方向或位线BL的方向上)延伸，并且在延伸的OTS层33的两侧都设置热旁路层34。
如图17中所示，在本实施例中，OTS层33和热旁路层34例如在字线WL的方向或位线BL的方向上延伸。在该构造中，例如，在OTS层33和热旁路层34在字线WL的方向上延伸的情况下，在位线BL的方向上的热旁路层34的效果被限制，但是实现了适用于后述堆叠存储器单元阵列(存储器单元阵列300，参见图20)的热旁路层。
在根据本实施例的选择器件30中，可以将上述式子(1)、(3)和(4)转换为由OTS层33和热旁路层34的宽度WOTS和Wbypass而不是截面面积SOTS和Sbypass来替换的等价表达式(每单位长度的电阻和每单位长度的热阻)。另外，在本实施例中，热旁路层34还用作上述的电热绝缘层15，这使得可以省略电热绝缘层15。这使得可以减小存储器单元(例如，存储器单元4)的单元尺寸。
<4、变形例>
(变形例1)
图18示意性示出了根据本公开的变形例的选择器件(选择器件60)的截面构造。如在上述第一实施例中的选择器件10中那样，选择器件60例如有选择性地使布置在具有交叉点阵列结构的存储器单元阵列(例如，存储器单元阵列100)中的多个存储器件中的可选存储器件(存储器件40)操作。如在选择器件10中那样，根据本变形例的选择器件60包括在设置在彼此对置的下电极11和上电极12之间的OTS层13周围的热旁路层64A，并且包括在OTS层13内部(例如，在OTS层13的中心部分)的热旁路层64B(第二热旁路层)。
热旁路层64A和热旁路层64B两者都具有与热旁路层14的特性类似的特性，并且优选地使用第一实施例中描述的材料形成。另外，热旁路层64A和热旁路层64B可以使用相同的材料来形成或者可以使用不同的材料来形成。
如上所述，将OTS层13形成为环形形状，并且在环形形状的中心部分设置热旁路层64B，这使得在OTS层13内部可以实现更均匀的温度分布。这使得可以进一步稳定在OTS层13中形成的电流路径的尺寸。
在根据本变形例的选择器件60对应于上述式子(3)等的情况下，热旁路层的截面面积(Sbypass)是在OTS层13周围设置的热旁路层64A和在中心部分中设置的热旁路层64B的总和。另外，本变形例的构造不仅适用于圆柱形的选择器件，还适用于例如OTS层33在一个方向上延伸的第三实施例中描述的选择器件30。具体地，如在本变形例中的热旁路层64B中那样，例如热旁路层形成在OTS层的中心部分中以与OTS层33在相同的方向上延伸。因此，可实现与本变形例类似的效果。
(变形例2)
图19是根据本公开的变形例的存储器单元阵列200的构造的透视图。如同存储器单元阵列100那样，存储器单元阵列200是交叉点存储器单元阵列。在根据本变形例的存储器单元阵列200中，选择器件10沿在彼此共同的方向上延伸的各个字线WL延伸。存储器件40沿在与字线WL的延伸方向不同的方向上(例如，在与字线WL的延伸方向垂直的方向上)延伸的位线BL延伸。另外，在多个字线WL和多个位线BL的每个交叉点处堆叠选择器件10和存储器件40，同时在选择器件10和存储器件40中间插入中间电极50。
如上所述，在存储器单元1包括存储层和OTS层13(以及热旁路层14)的情况下，如在本变形例中那样，优选地在存储器件40(存储层)和选择器件10(OTS层和热旁路层14)之间设置中间电极50。
如上所述，在存储器单元1包括存储层和OTS层13(以及热旁路层14)的情况下，中间电极50还用作存储层被插入其间的一对电极中的一个电极以及选择器件10的一个电极(这里是上电极12)。例如，中间电极50优选地包括防止包括在OTS层13和存储层中的硫族元素由于施加电场而扩散的材料。这是因为，例如，存储层包括过渡金属元素，该过渡金属元素作为执行存储器操作以及保持写入状态的元素，但是在过渡金属元素由于施加电场而扩散到OTS层13中的情况下，开关特性可能会退化。因此，中间电极50优选地包括具有防止过渡金属元素的扩散和离子传导的阻隔性质的阻隔材料。阻隔材料的示例包括钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、钼(Mo)、钽(Ta)、氮化钽(TaN)、钛钨(TiW)和硅化物。
如上所述，选择器件10和存储器件40不仅被设置在交叉点处，还被设置成分别沿着字线WL和位线BL延伸，这使得可以例如与成为位线BL或字线WL的层一起同时形成OTS层13或存储层，并且由光刻工艺共同执行形状处理。这使得可以减少工艺的数量。
(变形例3)
图20是根据本公开的变形例的具有三维结构的存储器单元阵列300的构造的示例的透视图。图21示出了在存储器单元阵列300的一个交叉点处沿Y轴方向的详细的截面构造。各个字线WL在彼此共同的方向上(在图20中的X轴方向上)延伸。各个位线BL在与字线WL的延伸方向不同的(例如，在与字线WL的延伸方向垂直的方向上(在图20中的Z轴方向上))并且彼此共同的方向上延伸。在具有三维结构的存储器单元阵列300中，字线WL和位线BL在Y轴方向上交替堆叠(以图20中的字线WL、位线BL和字线WL的顺序)，并且存储器单元1形成在堆叠的字线WL和位线BL之间的各个位置处。即，根据本变形例的存储器单元阵列300是交叉点存储器单元阵列，并且是多个存储器单元1在Y轴方向上堆叠的堆叠存储器单元。
在本变形例中，在各个字线WL和各个位线BL的上方沿着字线WL和位线BL设置选择器件10。在各个字线WL和各个位线BL的下方沿着字线WL和位线BL设置存储器件40。结果，在字线WL和位线BL的交叉点处堆叠选择器件10和存储器件40以形成存储器单元1。在本变形例中，在字线WL和存储器件40之间、在位线BL和存储器件40之间以及在选择器件10和存储器件40之间设置的每个中间电极50也用作选择器件10的下电极11和上电极12中对应的一个电极以及存储器件40的一对电极。即，在字线WL和位线BL的交叉点处堆叠OTS层13和存储层41，同时在OTS层13和存储层41中间插入中间电极50。存储层41例如包括离子源层42和电阻变化层43。电阻变化层43配置在中间电极50侧。
离子源层42包括可移动元素，通过施加电场该可移动元素在电阻变化层43中形成传导路径。可移动元素的示例包括过渡金属元素(在元素周期表的4族至6族中)和硫族元素，并且离子源层42包括这些元素中的一种或两种或更多种。另外，离子源层42优选地包括氧(O)、氮(N)和除上述元素之外的元素。除上述元素之外的元素的示例包括Al、Cu、锆(Zr)和铪(Hf)。除了上述元素，离子源层42例如可以包括锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)、Si等。
电阻变化层43例如包括金属元素或非金属元素的氧化物或氮化物，并且具有在存储器件40的一对电极之间施加预定电压的情况下改变的电阻值。
在存储器单元阵列300中，在堆叠的字线WL和位线BL的各个层中设置对应的插座(BL插座311和WL插座312)。BL插座311和WL插座312例如在存储器单元阵列300的外围上耦接到存储器单元选择电路和读/写接口电路(未示出)。
要注意的是，变形例2和3描述了将在第一实施例中描述的选择器件10用作选择器件的示例，但是可以使用在第二和第三实施例或变形例1中描述的选择器件20、30或60。
虽然已经参考第一至第三实施例和变形例描述了本公开，但是本公开的内容不限于上述实施例等，并且可以以各种方式进行修改。应当注意的是，本说明书中描述的效果仅仅是示例。本公开的效果不限于本文中描述的效果。本公开可以具有除本文中描述的效果之外的效果。
应当注意的是，本公开可以具有以下构造。
(1)
一种选择器件，包括：
第一电极；
与第一电极对置的第二电极；
半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及
第一热旁路层，设置在第一电极和第二电极之间的半导体层周围的至少一部分中，并且具有比半导体层高的热导率。
(2)
根据(1)所述的选择器件，其中，半导体层还包括从氧(O)和氮(N)中选择的至少一种第二元素。
(3)
根据(1)或(2)所述的选择器件，其中，第一热旁路层延伸到第一电极和第二电极的侧面。
(4)
根据(1)至(4)中任一项所述的选择器件，其中，第一热旁路层包括合金，该合金包括掺杂有碳(C)、硼(B)或磷(P)的氧化硅(SiO2)或氮化硅(Si3N4)、氧化铝(Al2O3)、氧化铈(CeO2)、氧化锆(ZrO2)、碳化硅(SiC)、氧化铍(BeO)、氧化锌(ZnO)、氧化钛(TiO2)、砷化硼(BAs)、硼化锑(BSb)、磷化硼(BP)和氮化硼(BN)中的任何一个。
(5)
根据(1)至(4)中任一项所述的选择器件，其中，第一热旁路层的热导率和截面面积的乘积大于半导体层的热导率和截面面积的乘积。
(6)
根据(1)至(5)中任一项所述的选择器件，其中，半导体层具有环形形状并且第二热旁路层设置在该环形形状的中心部分。
(7)
根据(1)至(6)中任一项所述的选择器件，其中，在没有非晶相和结晶相之间的相变的情况下，通过将施加电压设定到预定阈值电压或更高来将半导体层改变成低电阻状态，以及通过将施加电压减小到低于预定阈值电压来将半导体层改变成高电阻状态。
(8)
一种设有多个存储器单元的存储装置，所述多个存储器单元中的每一个包括存储器件和耦接到该存储器件的选择器件，
该选择器件包括：
第一电极；
与第一电极对置的第二电极；
半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及
第一热旁路层，设置在第一电极和第二电极之间的半导体层周围的至少一部分中，并且具有比半导体层高的热导率。
(9)
根据(8)所述的存储装置，其中，电热绝缘层设置在相邻的选择器件之间。
(10)
根据(9)所述的存储装置，其中，电热绝缘层设置在相邻的多个存储器单元之间。
(11)
根据(9)或(10)所述的存储装置，其中，电热绝缘层包括合金，该合金包括在半导体层中包括的材料、氧化硅(SiO2)或氮化硅(Si3N4)。
(12)
根据(8)至(11)中任一项所述的存储装置，其中，存储器件为相变存储器件、阻变存储器件以及磁阻存储器件中的任一个。
(13)
根据(8)至(12)中任一项所述的存储装置，其中，所述多个存储器单元中的两个或多个被堆叠。
本申请要求于2017年5月1日向日本专利局提交的日本在先专利申请JP2017-091113的优先权，该日本在先专利申请的全部内容通过引用并入本文。
本领域的技术人员应当明白，在所附权利要求或其等同物的范围内，取决于设计要求和其它因素可以发生各种修改、组合、子组合和变更。

Claims (13)

1.一种选择器件，包括：
第一电极；
与第一电极对置的第二电极；
半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及
第一热旁路层，设置在第一电极和第二电极之间的半导体层周围的至少一部分中，并且具有比半导体层高的热导率。
2.根据权利要求1所述的选择器件，其中，半导体层还包括从氧(O)和氮(N)中选择的至少一种第二元素。
3.根据权利要求1所述的选择器件，其中，第一热旁路层延伸到第一电极和第二电极的侧面。
4.根据权利要求1所述的选择器件，其中，第一热旁路层包括合金，该合金包括掺杂有碳(C)、硼(B)或磷(P)的氧化硅(SiO2)或氮化硅(Si3N4)、氧化铝(Al2O3)、氧化铈(CeO2)、氧化锆(ZrO2)、碳化硅(SiC)、氧化铍(BeO)、氧化锌(ZnO)、氧化钛(TiO2)、砷化硼(BAs)、硼化锑(BSb)、磷化硼(BP)和氮化硼(BN)中的任何一个。
5.根据权利要求1所述的选择器件，其中，第一热旁路层的热导率和截面面积的乘积大于半导体层的热导率和截面面积的乘积。
6.根据权利要求1所述的选择器件，其中，半导体层具有环形形状并且第二热旁路层设置在该环形形状的中心部分。
7.根据权利要求1所述的选择器件，其中，在没有非晶相和结晶相之间的相变的情况下，通过将施加电压设定到预定阈值电压或更高来将半导体层改变成低电阻状态，以及通过将施加电压减小到低于预定阈值电压来将半导体层改变成高电阻状态。
8.一种设有多个存储器单元的存储装置，所述多个存储器单元中的每一个包括存储器件和耦接到该存储器件的选择器件，
选择器件包括：
第一电极；
与第一电极对置的第二电极；
半导体层，设置在第一电极和第二电极之间，并且包括从碲(Te)、硒(Se)和硫(S)中选择的至少一种硫族元素，以及从硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)、碳(C)、锗(Ge)和硅(Si)中选择的至少一种第一元素；以及
第一热旁路层，设置在第一电极和第二电极之间的半导体层周围的至少一部分中，并且具有比半导体层高的热导率。
9.根据权利要求8所述的存储装置，其中，在相邻的选择器件之间设置电热绝缘层。
10.根据权利要求9所述的存储装置，其中，在相邻的多个存储器单元之间设置电热绝缘层。
11.根据权利要求9所述的存储装置，其中，电热绝缘层包括合金，该合金包括在半导体层中包括的材料、氧化硅(SiO2)或氮化硅(Si3N4)。
12.根据权利要求8所述的存储装置，其中，存储器件为相变存储器件、阻变存储器件以及磁阻存储器件中的任何一个。
13.根据权利要求8所述的存储装置，其中，所述多个存储器单元中的两个或多个被堆叠。
CN201880027401.2A 2017-05-01 2018-04-06 选择器件和存储装置 Withdrawn CN110546755A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017091113 2017-05-01
JP2017-091113 2017-05-01
PCT/JP2018/014717 WO2018203459A1 (ja) 2017-05-01 2018-04-06 選択素子および記憶装置

Publications (1)

Publication Number Publication Date
CN110546755A true CN110546755A (zh) 2019-12-06

Family

ID=64016050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880027401.2A Withdrawn CN110546755A (zh) 2017-05-01 2018-04-06 选择器件和存储装置

Country Status (6)

Country Link
US (1) US11152428B2 (zh)
JP (1) JPWO2018203459A1 (zh)
KR (1) KR20190142335A (zh)
CN (1) CN110546755A (zh)
TW (1) TWI759463B (zh)
WO (1) WO2018203459A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113534A (zh) * 2021-03-19 2021-07-13 华为技术有限公司 选通材料、选通管器件及存储器
US20220301623A1 (en) * 2020-11-23 2022-09-22 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082541A (ko) * 2018-11-26 2021-07-05 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물
CN109638153A (zh) * 2018-12-06 2019-04-16 华中科技大学 一种选通管材料、选通管器件及其制备方法
WO2020166073A1 (ja) * 2019-02-15 2020-08-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
JP2020145364A (ja) * 2019-03-08 2020-09-10 キオクシア株式会社 記憶装置
US20200295083A1 (en) * 2019-03-15 2020-09-17 Macronix International Co., Ltd. Barrier layer for selector devices and memory devices using same
JP2021048258A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN111584710B (zh) * 2020-04-10 2023-09-26 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法
WO2022055197A1 (ko) * 2020-09-09 2022-03-17 한양대학교 산학협력단 칼코겐 원소가 도핑된 선택 소자
JP2022050080A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
JP2022051040A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
CN113795924A (zh) * 2021-07-28 2021-12-14 长江先进存储产业创新中心有限责任公司 具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法
JP2023073854A (ja) * 2021-11-16 2023-05-26 ソニーセミコンダクタソリューションズ株式会社 記憶素子及び記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7601995B2 (en) 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7714315B2 (en) 2006-02-07 2010-05-11 Qimonda North America Corp. Thermal isolation of phase change memory cells
TWI305044B (en) * 2006-05-25 2009-01-01 Macronix Int Co Ltd Bridge resistance random access memory device and method with a singular contact structure
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
FR2922368A1 (fr) 2007-10-16 2009-04-17 Commissariat Energie Atomique Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree
JP5342189B2 (ja) 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
US9748311B2 (en) 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220301623A1 (en) * 2020-11-23 2022-09-22 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
CN113113534A (zh) * 2021-03-19 2021-07-13 华为技术有限公司 选通材料、选通管器件及存储器

Also Published As

Publication number Publication date
US11152428B2 (en) 2021-10-19
JPWO2018203459A1 (ja) 2020-05-14
WO2018203459A1 (ja) 2018-11-08
TWI759463B (zh) 2022-04-01
TW201907543A (zh) 2019-02-16
US20200052036A1 (en) 2020-02-13
KR20190142335A (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
US11152428B2 (en) Selection device and storage apparatus
US10804321B2 (en) Switch device and storage unit
US10608048B2 (en) Select device for memory cell applications
TWI661535B (zh) 切換裝置及儲存單元
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
JP6750507B2 (ja) 選択素子およびメモリセルならびに記憶装置
JP2012199441A (ja) 記憶装置
US20170316822A1 (en) Switch device and storage unit
US10553792B2 (en) Textured memory cell structures
US8873275B2 (en) Semiconductor storage device
US11195998B2 (en) Memory structures having improved write endurance
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
EP3327724A1 (en) Circuit and system of using junction diode as program selector for one-time programmable devices
TW202349660A (zh) 記憶體陣列、記憶體裝置及其形成的方法
JP2022112884A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191206