CN110544456B - 显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，提出一种显示面板，其包括：多组像素驱动电路，包括多行像素驱动电路，像素驱动电路包括数据信号端、栅极驱动信号端以及感测驱动信号端；多条数据线，相邻列像素驱动电路连接同一条数据线；多条第一栅线，同一行奇数列的像素驱动电路连接同一第一栅线，多条第二栅线，同一行偶数列的像素驱动电路的栅极信号端连接同一第二栅线；其中，在同一组像素驱动电路中，奇数列的像素驱动电路的感测驱动信号端与下一行像素驱动电路的栅极驱动信号端连接同一第一栅线；偶数列的像素驱动电路的感测驱动信号端与下一行像素驱动电路的栅极驱动信号端连接同一第二栅线。该面板能够减少数据线、栅线，同时实时监测驱动晶体管的迁移率。

Description

显示面板及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。

背景技术

显示面板一般包括有阵列分布的多个像素单元，每个像素单元可以包括多个子像素单元，每个子像素单元内设置有一个像素驱动电路。该像素驱动电路需要通过栅线和数据线进行驱动。

相关技术中，为了减小数据线的条数，通常将相邻列的像素驱动电路连接到同一数据线上，同时，同一行子像素中奇数列和偶数列的像素驱动电路别分通过一条栅线驱动。此外，该像素驱动电路一般采用外部补偿型像素驱动电路，该像素驱动电路还包括有感测驱动信号端，相应的，一行像素驱动电路至少需要连接一条感测驱动线。以8K显示面板为例，其像素分辨率为7680*4320，即该显示面板包括7680列像素单元和4320行像素单元。其中，每个像素单元可以包括位于同一行的4个子像素单元R、G、B、W。该显示面板所需的数据线数为7680*2，栅线数为4320*2，感测驱动线数为4320。

相关技术中，栅线、感测驱动线需要在绑定区与绑定端子绑定，基于绑定区的面积限定，当栅线、感测驱动线的总条数过大时，会造成绑定端子之间的距离较小，从而影响栅线、感测驱动线与绑定端子的绑定良率。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一显示面板及其驱动方法、显示装置。该显示面板能够解决相关技术中栅线、感测驱动线的总条数过多，从而影响栅线、感测驱动线与绑定端子的绑定良率的技术问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种显示面板，该显示面板包括：多组像素驱动电路、多条数据线、多条第一栅线、多条第二栅线。每组所述像素驱动电路包括多行像素驱动电路，且每个所述像素驱动电路包括数据信号端、栅极驱动信号端以及感测驱动信号端；相邻列所述像素驱动电路的数据信号端连接同一所述数据线；同一行奇数列的所述像素驱动电路的栅极信号端连接同一所述第一栅线，同一行偶数列的所述像素驱动电路的栅极信号端连接同一所述第二栅线；其中，在同一组像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第一栅线；在同一组像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第二栅线。

本发明的一种示例性实施例中，所述显示面板还包括：多条第一感测驱动线，在每一组像素驱动电路的最后一行像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端连接同一所述第一感测驱动线；多条第二感测驱动线，在每一组像素驱动电路的最后一行像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端连接同一所述第二感测驱动线。

本发明的一种示例性实施例中，所述像素驱动电路还包括感测信号端，所述显示面板还包括多条感测线，条感测线用于连接同一列所述像素驱动电路的感测信号端。

本发明的一种示例性实施例中，相邻列所述像素驱动电路的感测信号端连接同一所述感测线，且所述感测线与所述数据线交替设置。

本发明的一种示例性实施例中，所述像素驱动电路包括第一开关晶体管、驱动晶体管、电容、第二开关晶体管。第一开关晶体管的第一端连接所述数据信号端，控制端连接所述栅极驱动信号端；驱动晶体管的控制端连接所述第一开关晶体管第二端，第一端连接电源信号端，第二端连接发光单元；电容连接于所述驱动晶体管的控制端与第二端之间；第二开关晶体管的控制端连接所述感测驱动信号端，第一端连接所述感测信号端，第二端连接所述驱动晶体管的第二端。

本发明的一种示例性实施例中，每组所述像素驱动电路包括四行像素驱动电路。

根据本发明的一个方面，提供一种显示面板驱动方法，用于驱动上述的显示面板，该方法包括：

利用所述第一栅线逐行向奇数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动奇数列的子像素单元；

利用所述第二栅线逐行向偶数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动偶数列的子像素单元。

本发明的一种示例性实施例中，所述显示面板相邻帧之间具有消影时间段，所述显示面板驱动方法还包括：

在所述消影时间段的：

检测阶段，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的奇数列像素驱动电路；

或在所述消影时间段的：

检测阶段，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的偶数列像素驱动电路。

本发明的一种示例性实施例中，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行奇数列所述像素驱动电路输入数据信号，向第n行奇数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号。

本发明的一种示例性实施例中，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行偶数列所述像素驱动电路输入数据信号，向第n行偶数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号。

根据本发明的一个方面，提供一种显示装置，该显示装置包括上述的显示面板。

本公开提供一种显示面板及其驱动方法、显示面板，该显示面板包括：多组像素驱动电路、多条数据线、多条第一栅线、多条第二栅线。每组所述像素驱动电路包括多行像素驱动电路，且每个所述像素驱动电路包括数据信号端、栅极驱动信号端以及感测驱动信号端；相邻列所述像素驱动电路的数据信号端连接同一所述数据线；同一行奇数列的所述像素驱动电路的栅极信号端连接同一所述第一栅线，同一行偶数列的所述像素驱动电路的栅极信号端连接同一所述第二栅线；其中，在同一组像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第一栅线；在同一组像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第二栅线。一方面，本公开提供的显示面板通过相邻列像素驱动电路共用一条数据线减少了数据线的条数；另一方面，该显示面板通过将栅线共用为感测驱动线的方式减小了栅线与感测驱动线的总条数；再一方面，该显示面板通过将像素驱动电路分组设置，从而使得该显示面板在感测一像素驱动电路驱动晶体管迁移率后的数据回写阶段，能够将回写数据的影响范围局限在该像素驱动电路所在的像素驱动电路组中，从而可以仅仅对该像素驱动电路组内的像素驱动电路进行重新驱动，即可实现数据回写。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中一种像素驱动电路的结构示意图；

图2为相关技术中一种显示面板的结构示意图；

图3为本公开显示面板一种示例性实施例的结构示意图；

图4为本公开显示面板驱动方法一种示例性实施例中的驱动时序图；

图5为本公开显示面板驱动方法另一种示例性实施例中的驱动时序图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中一种像素驱动电路的结构示意图。该像素驱动电路包括第一开关晶体管T1、驱动晶体管DT、电容、第二开关晶体管T2。第一开关晶体管T1的第一端连接所述数据信号端Data，控制端连接所述栅极驱动信号端G1；驱动晶体管DT的栅极连接所述第一开关晶体管第二端，漏极连接电源信号端VDD，源极连接发光单元LED；电容C连接于所述驱动晶体管DT的栅极与源极之间；第二开关晶体管T2的控制端连接所述感测驱动信号端G2，第一端连接所述感测信号端Sense，第二端连接所述驱动晶体管DT的源极。其中，感测信号端Sense可以用于在第二晶体管T2导通时感测驱动晶体管的输出电流，以检测驱动晶体管DT的阈值电压和迁移率。感测信号端Sense还可以用于在LED发光阶段向动晶体管DT的源极输入恒电压，以便通过驱动晶体管DT的栅极电压控制其源极的输出电流。

如图2所述，为相关技术中一种显示面板的结构示意图。该显示面板包括阵列分布的多个像素驱动电路。相邻列的像素驱动电路共用一条数据线DATA，相应的，该显示面板每一行像素驱动电路需要通过两条栅线进行驱动，其中一条栅线连接奇数列像素驱动电路，另一栅线连接偶数列像素驱动电路。例如，如图2所示，第一行像素驱动电路上连接有栅线G1和栅线G2，其中栅线G1连接奇数列像素驱动电路中的栅极驱动信号端G1，栅线G2连接偶数列像素驱动电路中的栅极驱动信号端G1。该显示面板每一行像素驱动电路中还需要设置至少一条感测驱动线，例如，如图2所示，感测驱动线S1连接第一行像素驱动电路中的感测驱动信号端G2。

以8K显示面板为例，其像素分辨率为7680*4320，即该显示面板包括7680列像素单元和4320行像素单元。其中，每个像素单元可以包括位于同一行的4个子像素单元R、G、B、W。该显示面板所需的数据线数为7680*2，栅线数为4320*2，感测驱动线数为4320。相关技术中，栅线、感测驱动线需要在绑定区与绑定端子绑定，基于绑定区的面积限定，当栅线、感测驱动线的总条数过大时，会造成绑定端子之间的距离较小，从而影响栅线、感测驱动线与绑定端子的绑定良率。

基于此，本示例性实施例提供一种显示面板，如图3所示，为本公开显示面板一种示例性实施例的结构示意图。该显示面板包括：多组像素驱动电路、多条数据线DATA、多条第一栅线GE1、GE2、GE3……、多条第二栅线GO1、GO2、GO3……。每组所述像素驱动电路包括多行像素驱动电路，且每个所述像素驱动电路包括数据信号端、栅极驱动信号端以及感测驱动信号端；相邻列所述像素驱动电路的数据信号端连接同一所述数据线DATA；同一行奇数列的所述像素驱动电路的栅极信号端连接同一所述第一栅线GE1、GE2、GE3……，同一行偶数列的所述像素驱动电路的栅极信号端连接同一所述第二栅线GO1、GO2、GO3……；其中，在同一组像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第一栅线GE1、GE2、GE3……；在同一组像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第二栅线GO1、GO2、GO3……。

本示例性实施例中，如图3所示，像素驱动电路可以为如图1所示的像素驱动电路。每组所述像素驱动电路可以包括四行像素驱动电路。应该理解的是，像素驱动电路还可以有更多的电路结构，每组所述像素驱动电路还可以包括其他行数的像素驱动电路。其中，每组所述像素驱动电路的行数越多，该显示面板所需感测驱动线越少。

由于该像素驱动电路在发光阶段需要感测驱动信号端和栅极驱动信号端同时输入导通信号。如果不将像素驱动电路进行分组，即每一行像素驱动电路共用下一行像素驱动电路的栅线为感测驱动线。在进行驱动晶体管迁移率感测后对像素驱动电路进行数据回写时，任意一行像素驱动电路的数据回写均会影响相邻行的像素驱动电路。本示例性实施例中，将像素驱动电路以行为单位分为多组，相邻组像素驱动电路之间没有共用栅线。在每一组像素驱动电路的最后一行像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端可以连接同一第一感测驱动线SE1；在每一组像素驱动电路的最后一行像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端可以连接同一所述第二感测驱动线SO1。因此，任意一行像素驱动电路的数据回写仅会影响其所在组的像素驱动电路。在数据回写时仅仅需要对其所在组的像素驱动电路进行数据回写。

一方面，本公开提供的显示面板通过相邻列像素驱动电路共用一条数据线减少了数据线的条数；另一方面，该显示面板通过将栅线共用为感测驱动线的方式减小了栅线与感测驱动线的总条数；再一方面，该显示面板通过将像素驱动电路分组设置，从而使得该显示面板在感测一像素驱动电路驱动晶体管迁移率后的数据回写阶段，能够将回写数据的影响范围局限在该像素驱动电路所在的像素驱动电路组中，从而可以仅仅对该像素驱动电路组内的像素驱动电路进行重新驱动，即可实现数据回写。如图3所示，本示例性实施例中，像素驱动电路共用栅线为感测驱动线。以8K显示面板为例，其栅线数量为(4320/4)*8，感测驱动线数量为(4320/4)*2，显然该栅线、感测驱动线的总数量小于相关技术中显示面板栅线和感测驱动线的总数量。

本示例性实施例中，如图1、3所示，所述像素驱动电路还可以包括有感测信号端Sense，所述显示面板还可以包括多条感测线(图中未画出)，感测线用于连接同一列所述像素驱动电路的感测信号端。其中，相邻列所述像素驱动电路的感测信号端可以连接同一所述感测线，且所述感测线与所述数据线交替设置。应该理解的是，在其他示例性实施例中，同一感测线还可以连接同一列像素单元中的多列像素驱动电路。

本示例性实施例还提供一种显示面板驱动方法，用于驱动上述的显示面板，该方法包括：

利用所述第一栅线逐行向奇数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动奇数列的子像素单元；

利用所述第二栅线逐行向偶数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动偶数列的子像素单元。

如图4所示，为本公开显示面板驱动方法一种示例性实施例中的驱动时序图。GE1、GE2……、GO1、GO2……表示栅线上信号的时序图，SE1、SE2表示感测驱动线上的时序图。在t1时间段，第一栅线GE1、GE2的数据为有效电平，相应的，图1中第一晶体管T1、第二晶体管T2导通，第一行奇数列的像素驱动电路被驱动。同理，在t2、t3、t4时间段，第二行、第三行、第四行奇数列的像素驱动电路被驱动，在t5、t6、t7、t8时间段，第一行、第二行、第三行、第四行偶数列的像素驱动电路被驱动。

本示例性实施例中，所述显示面板相邻帧之间具有消影时间段，所述显示面板驱动方法还可以包括：

在所述消影时间段的：

检测阶段，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的奇数列像素驱动电路；

或在所述消影时间段的：

检测阶段，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的偶数列像素驱动电路。

本发明的一种示例性实施例中，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行奇数列所述像素驱动电路输入数据信号，向第n行奇数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号。

本发明的一种示例性实施例中，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行偶数列所述像素驱动电路输入数据信号，向第n行偶数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号。

如图5所示，为本公开显示面板驱动方法另一种示例性实施例中的驱动时序图。Sense表示感测线上信号的时序图，GE1、GE2……、GO1、GO2……表示栅线上信号的时序图，SE1、SE2表示感测驱动线上的时序图。图5以在消影时间段对第一列第二行像素驱动电路中的驱动晶体管进行迁移率检测为例进行说明。所述消影时间段包括有检测阶段T1、回写阶段T2。在检测阶段T1，可以检测第一列第二行像素驱动电路中驱动晶体管的迁移率；在回写阶段T2，可以重新扫描第一列第二行像素驱动电路所在组的像素驱动电路。

本示例性实施例中，如图5所示，在检测阶段T1的第一阶段t1，栅线GE2、GE3输出有效电平，相应的，图1中第一晶体管T1、第二晶体管T2导通；同时，数据信号线向驱动晶体管DT的栅极输入数据信号Vdata+Vth，其中，Vdata为理论灰度驱动电压，Vth为驱动晶体管DT的阈值电压，感测线向第二晶体管T2的第一端输入初始化信号。在检测阶段T1的第二阶段t2，栅线GE3输出有效电平，栅线GE2输出无效电平，相应的，图1中第一晶体管T1关断，第二晶体管T2导通；同时感测线处于悬空状态，驱动晶体管DT开始向感测线充电，并在第二阶段t2末期通过感测线对驱动晶体管的输出电流进行采样；采样后感测线输出初始化信号对驱动晶体管的源极进行初始化。在回写阶段T2，参照图4中显示面板的驱动时序图，可以重新扫描第一列第二行像素驱动电路所在组的像素驱动电路。

本示例性实施例还提供一种显示装置，该显示装置包括上述的显示面板。

该显示装置可以为手机、电视、电脑等显示装置。该显示装置与上述的显示面板具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种显示面板，其特征在于，包括：

多组像素驱动电路，每组所述像素驱动电路包括多行像素驱动电路，且每个所述像素驱动电路包括驱动晶体管、第一开关晶体管、第二开关晶体管、数据信号端、栅极驱动信号端以及感测驱动信号端，所述第一开关晶体管的第一端连接所述数据信号端，第二端连接所述驱动晶体管的控制端，控制端连接所述栅极驱动信号端，所述第二开关晶体管的第一端连接感测信号端，控制端连接所述感测驱动信号端，所述驱动晶体管的第一端连接电源信号端，第二端连接发光单元和所述第二开关晶体管的第二端；

多条数据线，相邻列所述像素驱动电路的数据信号端连接同一所述数据线；

多条第一栅线，同一行奇数列的所述像素驱动电路的栅极信号端连接同一所述第一栅线，

多条第二栅线，同一行偶数列的所述像素驱动电路的栅极信号端连接同一所述第二栅线；

其中，在同一组像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第一栅线；

在同一组像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端与下一行所述像素驱动电路的栅极驱动信号端连接同一所述第二栅线。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

多条第一感测驱动线，在每一组像素驱动电路的最后一行像素驱动电路中，奇数列的所述像素驱动电路的感测驱动信号端连接同一所述第一感测驱动线；

多条第二感测驱动线，在每一组像素驱动电路的最后一行像素驱动电路中，偶数列的所述像素驱动电路的感测驱动信号端连接同一所述第二感测驱动线。

3.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括感测信号端，所述显示面板还包括：

感测线，用于连接同一列所述像素驱动电路的感测信号端。

4.根据权利要求3所述的显示面板，其特征在于，所述像素驱动电路包括：

电容，连接于所述驱动晶体管的控制端与第二端之间。

5.根据权利要求1所述的显示面板，其特征在于，每组所述像素驱动电路包括四行像素驱动电路。

6.一种显示面板驱动方法，用于驱动权利要求1-5任一项所述的显示面板，其特征在于，包括：

利用所述第一栅线逐行向奇数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动奇数列的子像素单元；

利用所述第二栅线逐行向偶数列的所述像素驱动电路输入有效栅极驱动信号，以逐行驱动偶数列的子像素单元。

7.根据权利要求6所述的显示面板驱动方法，其特征在于，所述显示面板相邻帧之间具有消影时间段，所述显示面板驱动方法还包括：

在所述消影时间段的：

检测阶段，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的奇数列像素驱动电路；

或在所述消影时间段的：

检测阶段，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率；

回写阶段，重新扫描第n行所述像素驱动电路所在组的偶数列像素驱动电路。

8.根据权利要求7所述的显示面板驱动方法，其特征在于，检测第n行奇数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行奇数列所述像素驱动电路输入数据信号，向第n行奇数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行奇数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行奇数列所述像素驱动电路输入有效感测驱动信号。

9.根据权利要求7所述的显示面板驱动方法，其特征在于，检测第n行偶数列所述像素驱动电路中驱动晶体管的迁移率，包括：

在所述检测阶段的：

第一阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入有效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号，同时，利用所述数据线向第n行偶数列所述像素驱动电路输入数据信号，向第n行偶数列所述像素驱动电路的感测信号端输入初始化信号；

第二阶段：利用第n行所述第一栅线向第n行偶数列所述像素驱动电路输入无效栅极驱动信号，利用第n+1行所述第一栅线向第n行偶数列所述像素驱动电路输入有效感测驱动信号。

10.一种显示装置，其特征在于，包括权利要求1-5任一项所述的显示面板。

Images