CN110534446A - 一种mems晶圆级封装测试的方法 - Google Patents
一种mems晶圆级封装测试的方法 Download PDFInfo
- Publication number
- CN110534446A CN110534446A CN201910849806.0A CN201910849806A CN110534446A CN 110534446 A CN110534446 A CN 110534446A CN 201910849806 A CN201910849806 A CN 201910849806A CN 110534446 A CN110534446 A CN 110534446A
- Authority
- CN
- China
- Prior art keywords
- chip die
- protective layer
- wafer
- window
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000012360 testing method Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 101
- 238000011056 performance test Methods 0.000 claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000002699 waste material Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 126
- 238000005516 engineering process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000002893 slag Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002346 layers by function Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种MEMS晶圆级封装测试的方法，会先在窗口晶圆朝向芯片一侧表面设置划片道，并在将窗口晶圆与芯片晶圆键合之前，会在窗口晶圆划片道的底面设置第一保护层。在划片时，会从窗口晶圆背向芯片晶圆一侧表面沿划片道进行划片，以至暴露第一保护层，此时在划片时，由于第一保护层的存在，可以防止划片时产生的废渣飞溅至芯片晶圆对芯片晶圆表面结构造成破坏；之后再去除保护层，即可暴露性能测试区，并通过该性能测试区对芯片晶圆中的芯片进行测试。
Description
技术领域
本发明涉及微机电系统技术领域，特别是涉及一种MEMS晶圆级封装测试的方法。
背景技术
微机电系统(MEMS，Micro-Electro-Mechanical System)是一种基于微电子技术和微加工技术的一种高科技领域。MEMS技术可将机械构件、驱动部件、电控系统、数字处理系统等集成为一个整体的微型单元。MEMS器件具有微小、智能、可执行、可集成、工艺兼容性好、成本低等诸多优点。MEMS技术的发展开辟了一个全新的技术领域和产业，利用MEMS技术制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事，物联网等领域中都有着十分广阔的应用前景。
晶圆级封装(Wafer Lever Package，WLP)技术以晶圆为加工对象，在圆片上同时对众多芯片进行封装、老化、测试，最后划片成单个器件，大幅度降低生产成本。
但是在现有技术中，在晶圆级封装流程中，窗口晶圆与芯片晶圆键合后，为了测试芯片的性能，需要对窗口晶圆进行划片露出芯片的测试区域以便对芯片进行测试。而在划片的过程中，容易产生硅渣飞溅。而飞溅的硅渣容易对芯片晶圆，具体会对芯片的结构造成破坏。所以如何在晶圆级封装之后的芯片测试时避免硅渣飞溅对芯片晶圆造成影响时本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种MEMS晶圆级封装测试的方法，可以在晶圆级封装之后的芯片测试时避免硅渣飞溅对芯片晶圆造成影响。
为解决上述技术问题，本发明提供一种MEMS晶圆级封装测试的方法，包括：
在窗口晶圆朝向芯片晶圆一侧表面刻蚀具有预设深度的划片道；所述划片道对应所述芯片晶圆表面的性能测试区；
在所述划片道的底面设置第一保护层；
将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合；
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，以暴露所述第一保护层；
去除所述第一保护层，以暴露所述性能测试区；
通过所述性能测试区对所述芯片晶圆中的芯片进行测试。
可选的，所述在所述划片道的底面沉积保护层包括：
在所述划片道的底面喷涂增粘剂；
在所述增粘剂表面喷涂第一保护层前驱体；
固化所述第一保护层前驱体，以制成所述第一保护层。
可选的，所述第一保护层为聚酰亚胺保护层。
可选的，所述去除所述第一保护层包括：
通过湿法清洗工艺去除所述第一保护层。
可选的，在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片之前，所述方法还包括：
在所述窗口晶圆背向所述芯片晶圆一侧表面设置覆盖所述芯片晶圆的第二保护层；
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片之后，所述方法还包括：
去除所述第二保护层。
可选的，所述第二保护层为光刻胶。
可选的，所述在窗口晶圆朝向芯片晶圆一侧表面刻蚀具有预设深度的划片道包括：
在所述窗口晶圆朝向芯片晶圆一侧表面刻蚀所述划片道和对应所述芯片晶圆表面功能区的工作腔；所述划片道与所述工作腔之间形成有支撑壁；
在所述将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合之前，还包括：
在所述支撑壁朝向所述芯片晶圆一侧表面设置第一焊料，并在所述芯片晶圆朝向所述窗口晶圆一侧表面对应所述支撑壁的区域设置第二焊料；
所述将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合包括：
将所述窗口晶圆与所述芯片晶圆相互对位，以将所述第一焊料与所述第二焊料相互接触；
加热所述第一焊料与所述第二焊料后，将所述第一焊料与所述第二焊料固化，以将所述窗口晶圆与所述芯片晶圆固定连接。
可选的，所述通过所述性能测试区对所述芯片晶圆中的芯片进行测试包括：
将探针从所述划片道延伸至所述芯片晶圆与所述性能测试区相接触，以对所述芯片晶圆中的芯片进行测试。
可选的，所述在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，以暴露所述第一保护层包括：
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，并划开至所述第一保护层的预设厚度；所述预设厚度不大于所述第一保护层厚度的二分之一。
可选的，所述预设厚度的取值范围为0.015μm至0.025μm，包括端点值。
本发明所提供的一种MEMS晶圆级封装测试的方法，会先在窗口晶圆朝向芯片一侧表面设置划片道，并在将窗口晶圆与芯片晶圆键合之前，会在窗口晶圆划片道的底面设置第一保护层。在划片时，会从窗口晶圆背向芯片晶圆一侧表面沿划片道进行划片，以至暴露第一保护层，此时在划片时，由于第一保护层的存在，可以防止划片时产生的废渣飞溅至芯片晶圆对芯片晶圆表面结构造成破坏；之后再去除保护层，即可暴露性能测试区，并通过该性能测试区对芯片晶圆中的芯片进行测试。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图7为本发明实施例所提供的一种MEMS晶圆级封装测试方法的工艺流程图；
图8至图12为本发明实施例所提供的一种具体的MEMS晶圆级封装测试方法的工艺流程图。
图中：1.窗口晶圆、2.划片道、3.第一保护层、4.芯片晶圆、5.工作腔、6.支撑壁、7.第一焊料、8.第二焊料、9.第二保护层。
具体实施方式
本发明的核心是提供一种MEMS晶圆级封装测试的方法。在现有技术中，在晶圆级键合之前需要对芯片晶圆进行释放，在释放之后会通常会在芯片晶圆表面形成悬空微桥等容易受到损坏的结构。而在后续对窗口晶圆进行划片时，容易产生飞溅的硅渣，该硅渣容易溅射到芯片晶圆表面对芯片晶圆表面的结构造成破坏，从而影响芯片晶圆中芯片的性能。
而本发明所提供的一种MEMS晶圆级封装测试的方法，会先在窗口晶圆朝向芯片一侧表面设置划片道，并在将窗口晶圆与芯片晶圆键合之前，会在窗口晶圆划片道的底面设置第一保护层。在划片时，会从窗口晶圆背向芯片晶圆一侧表面沿划片道进行划片，以至暴露第一保护层，此时在划片时，由于第一保护层的存在，可以防止划片时产生的废渣飞溅至芯片晶圆对芯片晶圆表面结构造成破坏；之后再去除保护层，即可暴露性能测试区，并通过该性能测试区对芯片晶圆中的芯片进行测试。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1至图7，图1至图7为本发明实施例所提供的一种MEMS晶圆级封装测试方法的工艺流程图。
参见图1，在本发明实施例中，MEMS晶圆级封装测试的方法包括：
S101：在窗口晶圆朝向芯片晶圆一侧表面刻蚀具有预设深度的划片道。
参见图2，在本发明实施例中，所述划片道2对应所述芯片晶圆4表面的性能测试区。
上述芯片晶圆4表面设置有可以起到预设功能的芯片，有关芯片的具体种类在本发明实施例中不做具体限定，视具体情况而定。通常情况下，上述芯片晶圆4表面的结构除了设置有起预设功能的功能区之外，通常还会设置有性能测试区，通过上述新能测试区可以对功能区的性能进行测试。上述窗口晶圆1即对芯片晶圆4进行封装时所使用的晶圆，在后续步骤中需要将窗口晶圆1与芯片晶圆4相互键合。有关窗口晶圆1的具体结构将在下述发明实施例中做详细介绍，在此不再进行赘述。
在本步骤中，会在窗口晶圆1朝向芯片晶圆4一侧表面刻蚀划片道2，该划片道2呈槽状具有预设深度。所谓划片道2即在后续划片时预先设置的痕迹，以便在后续步骤中沿该划片道2对窗口晶圆1进行划片。有关划片道2的具体深度在在本发明实施例中不做具体限定，视具体情况而定。具体的，刻蚀上述划片道2时的刻蚀深度通常在50μm至200μm之间，包括端点值；即上述划片道2的深度的取值通常在50μm至200μm之间，包括端点值。
有关刻蚀划片道2的具体工艺可以参考现有技术，在此不再进行赘述。需要说明的是，在本发明实施例中上述划片道2需要与芯片晶圆4表面的性能测试区相对应，以便在后续步骤中沿划片道2对窗口晶圆1进行划片之后，可以裸露出性能测试区以便对芯片晶圆4中的芯片进行测试。
S102：在划片道的底面设置第一保护层。
参见图3，在本步骤中，会在划片道2的底面设置第一保护层3，该第一保护层3具体位于窗口晶圆1朝向芯片晶圆4一侧表面。有关第一保护层3具体的结构以及设置第一保护层3具体的步骤将在下述发明实施例中做详细介绍，在此不再进行赘述。需要说明的是，若在后续步骤中需要对窗口晶圆1进行加热时，需要保证第一保护层3不会融化，即该第一保护层3的熔点需要大于后续步骤中窗口晶圆1所能达到的温度。
S103：将窗口晶圆朝向芯片晶圆一侧表面与芯片晶圆朝向窗口晶圆一侧表面相互键合。
参见图4，在本步骤中，需要具体将窗口晶圆1朝向芯片晶圆4一侧表面与芯片晶圆4朝向窗口晶圆1一侧表面相互键合，以使窗口晶圆1与芯片晶圆4固定连接。有关芯片晶圆4朝向窗口晶圆1之间具体的键合过程将在下述发明实施例中做详细介绍，在此不再进行赘述。
需要说明的是，在本步骤之前，通常需要将芯片晶圆4表面的结构进行释放，以最终完成芯片晶圆4中芯片的制备。
S104：在窗口晶圆背向芯片晶圆一侧表面沿对应划片道的区域对窗口晶圆进行划片，以暴露第一保护层。
参见图5，在本步骤中，会从窗口晶圆1背向芯片晶圆4一侧表面对窗口晶圆1进行划片，以将窗口晶圆1划开。具体的，在本步骤中会在窗口晶圆1背向芯片晶圆4一侧表面，沿对应上述划片道2的区域对窗口晶圆1进行划片，并且在划片之后，会暴露S103中设置的第一保护层3。所谓暴露第一保护层3，即在本步骤中，至少不划透第一保护层3，从而透过窗口晶圆1可以暴露第一保护层3。需要说明的是，在本步骤中若划透第一保护层3，则相当于清除了第一保护层3，此时暴露了性能测试区而非第一保护层3。相应的在本步骤中，至少不划透第一保护层3，从而使得第一保护层3可以起到防止对窗口晶圆1进行划片时所产生的废渣溅射到芯片晶圆4表面。
具体的，在对窗口晶圆1进行划片时，通常是使用划片机，通常为刀片划片机对窗口晶圆1进行划片，使用刀片划片机可以非常快速的对窗口晶圆1进行划片，且划片成本以及刀片划片机自身的成本均较低。
需要说明的是，由于在本发明实施例中第一保护层3与划片道2底部紧密贴合，而在本步骤中为了保证一定将窗口晶圆1划透，通常需要划开第一保护层3至预设厚度。相应的，本步骤通常具体为：在所述窗口晶圆1背向所述芯片晶圆4一侧表面沿对应所述划片道2的区域对所述窗口晶圆1进行划片，并划开至所述第一保护层3的预设厚度。
在本发明实施例中，为了保证在划开第一保护层3预设厚度之后，第一保护层3仍能起到上述保护作用，在本步骤中划片机划开第一保护层3的预设厚度通常不大于第一保护层3厚度的二分之一。具体的，上述预设厚度的取值范围为0.015μm至0.025μm，包括端点值；即上述预设厚度可以恰好为0.015μm或0.025μm。
S105：去除第一保护层，以暴露性能测试区。
参见图6，在本步骤中，需要去除第一保护层3，以暴露性能测试区，以便后续步骤中通过该性能测试区对芯片的性能进行测试。有关去除第一保护层3的具体工艺将在下述发明实施例中做详细介绍，在此不再进行赘述。
S106：通过性能测试区对芯片晶圆中的芯片进行测试。
参见图7，在本步骤中，通常会使用测试工具通过上述暴露的性能测试区对芯片晶圆4中的芯片进行测试，以测试各个芯片的性能。具体的，在本发明实施例中，测试工具通常是通过探针与上述暴露的性能测试区相接触，以完成对芯片性能的测试，即本步骤通常具体为：将探针从所述划片道2延伸至所述芯片晶圆4与所述性能测试区相接触，以对所述芯片晶圆4中的芯片进行测试。
需要说明的是，由于在本发明实施例中通常是使用探针与性能测试区相接触，相应的上述划片道2的宽度可以较小，仅需要允许探针穿过即可，即上述划片道2的宽度可以小于芯片晶圆4表面性能测试区的宽度。
在本步骤之后，即完成对芯片性能的测试之后，通常需要沿上述划片道2对芯片晶圆4进行划片，以将芯片晶圆4划分成单独的芯片。有关具体划片工艺可以参考现有技术，在此不再进行赘述。
本发明实施例所提供的一种MEMS晶圆级封装测试的方法，会先在窗口晶圆1朝向芯片一侧表面设置划片道2，并在将窗口晶圆1与芯片晶圆4键合之前，会在窗口晶圆1划片道2的底面设置第一保护层3。在划片时，会从窗口晶圆1背向芯片晶圆4一侧表面沿划片道2进行划片，以至暴露第一保护层3，此时在划片时，由于第一保护层3的存在，可以防止划片时产生的废渣飞溅至芯片晶圆4对芯片晶圆4表面结构造成破坏；之后再去除保护层，即可暴露性能测试区，并通过该性能测试区对芯片晶圆4中的芯片进行测试。
有关本发明所提供的一种MEMS晶圆级封装测试方法的具体内容将在下述发明实施例中做详细介绍。
请参考图8至图12，图8至图12为本发明实施例所提供的一种具体的MEMS晶圆级封装测试方法的工艺流程图。
参见图8，在本发明实施例中，MEMS晶圆级封装测试的方法包括：
S201：在窗口晶圆朝向芯片晶圆一侧表面刻蚀划片道和对应芯片晶圆表面功能区的工作腔。
参见图9，在本发明实施例中，所述划片道2与所述工作腔5之间形成有支撑壁6。
在本步骤中，会在窗口晶圆1朝向芯片晶圆4一侧表面刻蚀划片道2和工作腔5，上述划片道2对应性能测试区，而工作腔5对应芯片晶圆4表面功能区。在后续将窗口晶圆1与芯片晶圆4相互键合之后，上述工作腔5会罩住芯片晶圆4表面的功能区。上述工作腔5具体的刻蚀工艺可以参考上述发明实施例中划片道2的刻蚀工艺，在此不再进行赘述。具体的，刻蚀上述工作腔5时的刻蚀深度通常在50μm至200μm之间，包括端点值；即上述工作腔5的深度的取值通常在50μm至200μm之间，包括端点值。
需要说明的是，在本步骤中，当刻蚀出划片道2以及工作腔5之后，通常会在划片道2以及工作腔5之间形成支撑壁6，在将窗口晶圆1与芯片晶圆4相互键合之后，上述支撑壁6端部的表面会与芯片晶圆4相接触以固定连接，即上述支撑壁6会在芯片晶圆4表面支撑起上述窗口晶圆1。
S202：在划片道的底面喷涂增粘剂。
在本步骤中，为了增加第一保护层3与窗口晶圆1之间的粘性，使得第一保护层3可以牢固的固定在划片道2底面，在本步骤中需要在划片道2的底面喷涂增粘剂。有关增粘剂的具体组分可以参考现有技术，在此不再进行赘述。在本步骤之后，通常会将喷涂有增粘剂的窗口晶圆1在100℃至200℃的温度下进行烘烤，以初步固化上述增粘剂。
S203：在增粘剂表面喷涂第一保护层前驱体。
在本步骤中，会在上述增粘剂表面喷涂第一保护层前驱体，以便在后续步骤中将第一保护层前驱体固化成第一保护层3。需要说明的是，为了保证仅在划片道2的底面喷涂上述增粘剂以及第一保护层前驱体，通常需要使用掩膜版遮蔽上述工作腔5以及支撑壁6的端面，即上述掩膜版通常仅暴露划片道2，以便避免将增粘剂以及第一保护层前驱体喷涂到其他区域。
S204：固化第一保护层前驱体，以制成第一保护层。
在本步骤中，通常会加热上述第一保护层前驱体，对第一保护层前驱体进行高温固化，以固化成第一保护层3。具体的，在本发明实施例中，上述第一保护层3通常为聚酰亚胺保护层，使用聚酰亚胺保护层可以有效保护芯片晶圆4不会受到硅渣飞溅的损坏，同时便于在后续步骤中清除聚酰亚胺保护层。
在本步骤之后，可以在窗口晶圆1背向芯片晶圆4一侧表面，以及上述工作腔5的底面设置功能层，例如在窗口晶圆1背向芯片晶圆4一侧表面以及工作腔5的底面设置增透膜等；若需要使得最终制备的芯片内呈真空，还可以在工作腔5的底面设置吸气剂，以便实现在将窗口晶圆1与芯片晶圆4相互键合后工作腔5内呈真空状态。有关上述功能层的具体设置工艺可以参考现有技术，在此不再进行赘述。当然，上述功能层的设置也可以在本步骤之前，视具体情况而定，在此不做具体限定。
S205：在支撑壁朝向所述芯片晶圆一侧表面设置第一焊料，并在芯片晶圆朝向窗口晶圆一侧表面对应支撑壁的区域设置第二焊料。
参见图10，在本步骤中，会在支撑壁6朝向芯片晶圆4一侧表面，即支撑壁6的端面设置第一焊料7；并在芯片晶圆4朝向窗口晶圆1一侧表面对应支撑壁6的区域设置第二焊料8，以便后续通过上述焊料将窗口晶圆1以及芯片晶圆4相互键合。在本步骤中，分别在两侧对应的区域设置上述第一焊料7以及第二焊料8，可以有效增加键合的密封性，防止漏气情况的发生。
需要说明的是，上述第一焊料7以及第二焊料8通常是同一种焊料，其区别仅仅设置位置的不同。当然，在本步骤中也可以若使用不同种类的焊料，有关焊料的具体内容在本发明实施例中不做具体限定。
S206：将窗口晶圆与所述芯片晶圆相互对位，以将第一焊料与第二焊料相互接触。
参见图11，在本步骤中，需要将窗口晶圆1与芯片晶圆4相互对位，即将上述第一焊料7与第二焊料8相互对位并相互接触，以便后续键合的进行。
S207：加热第一焊料与第二焊料后，将第一焊料与第二焊料固化，以将窗口晶圆与芯片晶圆固定连接。
在本步骤中，会先加热第一焊料7与第二焊料8，使第一焊料7与第二焊料8相互结合；之后会将第一焊料7与第二焊料8固化，以实现窗口晶圆1与芯片晶圆4相互键合，即固定连接。
需要说明的是，若需要工作腔5内呈真空状态，在本步骤中，通常还需要将上述吸气剂激活，以使工作腔5内呈真空状态。
S208：在窗口晶圆背向芯片晶圆一侧表面设置覆盖芯片晶圆的第二保护层。
参见图12，在本步骤中，为了保护窗口晶圆1背向芯片晶圆4一侧表面不会在划片时被损坏，以及为了保护窗口晶圆1背向芯片晶圆4一侧表面的功能层不会在划片时被损坏，在本步骤中可以在在窗口晶圆1背向芯片晶圆4一侧表面设置覆盖芯片晶圆4的第二保护层9，通过该第二保护层9保护上述结构不会被损坏。
具体的，在本发明实施例中上述第二保护层9通常为光刻胶，相应的本步骤在通常为在所述窗口晶圆1背向所述芯片晶圆4一侧表面旋涂覆盖所述芯片晶圆4的光刻胶。
S209：在窗口晶圆背向芯片晶圆一侧表面沿对应划片道的区域对窗口晶圆进行划片，以暴露所述第一保护层。
本步骤与上述发明实施例中S104基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
S210：通过湿法清洗工艺去除第一保护层。
在本步骤中，通过湿法清洗工艺去除第一保护层3时，不会对窗口晶圆1以及芯片晶圆4的结构造成损伤。具体的，在本步骤中通常会选取专用去胶液清洗上述第一保护层3，以暴露性能测试区。
具体的，若在本发明实施例中执行上述S208，则在本步骤中通常还需要去除上述第二保护层9。通常情况下，在本发明实施例中也会通过湿法清洗工艺去除第二保护层9，具体会选取专用去胶液清洗上述第一保护层3以及第二保护层9，同时去除第一保护层3和第二保护层9。
S211：通过性能测试区对芯片晶圆中的芯片进行测试。
本步骤与上述发明实施例中S106基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
本发明实施例所提供的一种MEMS晶圆级封装测试的方法，使用聚酰亚胺保护层可以有效保护芯片晶圆4不会受到硅渣飞溅的损坏，同时便于在后续步骤中清除聚酰亚胺保护层；分别在两侧对应的区域设置上述第一焊料7以及第二焊料8，可以有效增加键合的密封性，防止漏气情况的发生；设置第二保护层9可以保护窗口晶圆1背向芯片晶圆4一侧表面不会在划片时被损坏。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种MEMS晶圆级封装测试的方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种MEMS晶圆级封装测试的方法，其特征在于，包括：
在窗口晶圆朝向芯片晶圆一侧表面刻蚀具有预设深度的划片道；所述划片道对应所述芯片晶圆表面的性能测试区；
在所述划片道的底面设置第一保护层；
将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合；
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，以暴露所述第一保护层；
去除所述第一保护层，以暴露所述性能测试区；
通过所述性能测试区对所述芯片晶圆中的芯片进行测试。
2.根据权利要求1所述的方法，其特征在于，所述在所述划片道的底面沉积保护层包括：
在所述划片道的底面喷涂增粘剂；
在所述增粘剂表面喷涂第一保护层前驱体；
固化所述第一保护层前驱体，以制成所述第一保护层。
3.根据权利要求2所述的方法，其特征在于，所述第一保护层为聚酰亚胺保护层。
4.根据权利要求3所述的方法，其特征在于，所述去除所述第一保护层包括：
通过湿法清洗工艺去除所述第一保护层。
5.根据权利要求1所述的方法，其特征在于，在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片之前，所述方法还包括：
在所述窗口晶圆背向所述芯片晶圆一侧表面设置覆盖所述芯片晶圆的第二保护层；
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片之后，所述方法还包括：
去除所述第二保护层。
6.根据权利要求5所述的方法，其特征在于，所述第二保护层为光刻胶。
7.根据权利要求1所述的方法，其特征在于，所述在窗口晶圆朝向芯片晶圆一侧表面刻蚀具有预设深度的划片道包括：
在所述窗口晶圆朝向芯片晶圆一侧表面刻蚀所述划片道和对应所述芯片晶圆表面功能区的工作腔；所述划片道与所述工作腔之间形成有支撑壁；
在所述将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合之前，还包括：
在所述支撑壁朝向所述芯片晶圆一侧表面设置第一焊料，并在所述芯片晶圆朝向所述窗口晶圆一侧表面对应所述支撑壁的区域设置第二焊料；
所述将所述窗口晶圆朝向所述芯片晶圆一侧表面与所述芯片晶圆朝向所述窗口晶圆一侧表面相互键合包括：
将所述窗口晶圆与所述芯片晶圆相互对位，以将所述第一焊料与所述第二焊料相互接触；
加热所述第一焊料与所述第二焊料后，将所述第一焊料与所述第二焊料固化，以将所述窗口晶圆与所述芯片晶圆固定连接。
8.根据权利要求1所述的方法，其特征在于，所述通过所述性能测试区对所述芯片晶圆中的芯片进行测试包括：
将探针从所述划片道延伸至所述芯片晶圆与所述性能测试区相接触，以对所述芯片晶圆中的芯片进行测试。
9.根据权利要求1至8任一项权利要求所述的方法，其特征在于，所述在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，以暴露所述第一保护层包括：
在所述窗口晶圆背向所述芯片晶圆一侧表面沿对应所述划片道的区域对所述窗口晶圆进行划片，并划开至所述第一保护层的预设厚度；所述预设厚度不大于所述第一保护层厚度的二分之一。
10.根据权利要求9所述的方法，其特征在于，所述预设厚度的取值范围为0.015μm至0.025μm，包括端点值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849806.0A CN110534446B (zh) | 2019-09-09 | 2019-09-09 | 一种mems晶圆级封装测试的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849806.0A CN110534446B (zh) | 2019-09-09 | 2019-09-09 | 一种mems晶圆级封装测试的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534446A true CN110534446A (zh) | 2019-12-03 |
| CN110534446B CN110534446B (zh) | 2021-12-21 |
Family
ID=68667876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910849806.0A Active CN110534446B (zh) | 2019-09-09 | 2019-09-09 | 一种mems晶圆级封装测试的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534446B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112366143A (zh) * | 2020-10-09 | 2021-02-12 | 长江存储科技有限责任公司 | 一种开封方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102120560A (zh) * | 2010-01-12 | 2011-07-13 | 南茂科技股份有限公司 | 微机电晶圆的切割方法 |
| CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
| CN103086318A (zh) * | 2013-01-11 | 2013-05-08 | 烟台睿创微纳技术有限公司 | 一种mems硅晶圆片划片切割和结构释放方法 |
| US20130210195A1 (en) * | 2012-02-14 | 2013-08-15 | Yan Xun Xue | Packaging method of molded wafer level chip scale package (wlcsp) |
| CN103466541A (zh) * | 2013-09-12 | 2013-12-25 | 上海矽睿科技有限公司 | 晶圆级封装方法以及晶圆 |
| CN103985648A (zh) * | 2014-05-23 | 2014-08-13 | 格科微电子（上海）有限公司 | 半导体的晶圆级封装方法和半导体封装件 |
| US20150123129A1 (en) * | 2013-11-05 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level packaging techniques |
| CN104860260A (zh) * | 2015-04-16 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | Mems圆片级封装的划片方法 |
| CN105206506A (zh) * | 2014-06-30 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的处理方法 |
| CN106024819A (zh) * | 2016-07-01 | 2016-10-12 | 格科微电子（上海）有限公司 | Cmos图像传感器的晶圆级封装方法 |
| CN107814352A (zh) * | 2017-11-03 | 2018-03-20 | 苏州希美微纳系统有限公司 | 应用于射频mems的湿法腐蚀封装构造及其划片方法 |
| CN108147363A (zh) * | 2017-12-22 | 2018-06-12 | 烟台睿创微纳技术股份有限公司 | 一种mems晶圆芯片的分离方法 |
| CN108417644A (zh) * | 2018-03-20 | 2018-08-17 | 烟台艾睿光电科技有限公司 | 一种红外探测器的封装结构以及封装方法 |
| CN109205552A (zh) * | 2017-07-07 | 2019-01-15 | 中国科学院过程工程研究所 | 一种背腐蚀切割mems硅晶圆片的方法 |
-
2019
- 2019-09-09 CN CN201910849806.0A patent/CN110534446B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102120560A (zh) * | 2010-01-12 | 2011-07-13 | 南茂科技股份有限公司 | 微机电晶圆的切割方法 |
| CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
| US20130210195A1 (en) * | 2012-02-14 | 2013-08-15 | Yan Xun Xue | Packaging method of molded wafer level chip scale package (wlcsp) |
| CN103086318A (zh) * | 2013-01-11 | 2013-05-08 | 烟台睿创微纳技术有限公司 | 一种mems硅晶圆片划片切割和结构释放方法 |
| CN103466541A (zh) * | 2013-09-12 | 2013-12-25 | 上海矽睿科技有限公司 | 晶圆级封装方法以及晶圆 |
| US20150123129A1 (en) * | 2013-11-05 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level packaging techniques |
| CN103985648A (zh) * | 2014-05-23 | 2014-08-13 | 格科微电子（上海）有限公司 | 半导体的晶圆级封装方法和半导体封装件 |
| CN105206506A (zh) * | 2014-06-30 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的处理方法 |
| CN104860260A (zh) * | 2015-04-16 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | Mems圆片级封装的划片方法 |
| CN106024819A (zh) * | 2016-07-01 | 2016-10-12 | 格科微电子（上海）有限公司 | Cmos图像传感器的晶圆级封装方法 |
| CN109205552A (zh) * | 2017-07-07 | 2019-01-15 | 中国科学院过程工程研究所 | 一种背腐蚀切割mems硅晶圆片的方法 |
| CN107814352A (zh) * | 2017-11-03 | 2018-03-20 | 苏州希美微纳系统有限公司 | 应用于射频mems的湿法腐蚀封装构造及其划片方法 |
| CN108147363A (zh) * | 2017-12-22 | 2018-06-12 | 烟台睿创微纳技术股份有限公司 | 一种mems晶圆芯片的分离方法 |
| CN108417644A (zh) * | 2018-03-20 | 2018-08-17 | 烟台艾睿光电科技有限公司 | 一种红外探测器的封装结构以及封装方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112366143A (zh) * | 2020-10-09 | 2021-02-12 | 长江存储科技有限责任公司 | 一种开封方法 |
| CN112366143B (zh) * | 2020-10-09 | 2023-11-14 | 长江存储科技有限责任公司 | 一种开封方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534446B (zh) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7043830B2 (en) | Method of forming conductive bumps | |
| US7936062B2 (en) | Wafer level chip packaging | |
| TWI387062B (zh) | 有蓋晶片之晶圓級封裝 | |
| CN103633022B (zh) | 半导体芯片分离方法 | |
| CN1054437C (zh) | 微机械器件的制造方法 | |
| CN103033927B (zh) | 利用双蚀刻形成切割道的光学偏转器制造方法 | |
| TWI277374B (en) | Protective layer during scribing | |
| US6974726B2 (en) | Silicon wafer with soluble protective coating | |
| CN102792432B (zh) | 半导体器件及其制造方法 | |
| CN110534446A (zh) | 一种mems晶圆级封装测试的方法 | |
| JP2011529798A (ja) | マイクロ構造体を封入する方法及びデバイス | |
| US7550859B2 (en) | System and method for hermetically sealing a package | |
| US9199840B2 (en) | Sensor protective coating | |
| TWI282587B (en) | Method of performing double-sided process | |
| US8053367B2 (en) | Wafer polishing method | |
| US20070166958A1 (en) | Method of wafer level packaging and cutting | |
| CN104934291B (zh) | 一种处理异常晶片的方法 | |
| EP2273548A2 (fr) | Plaquette poignée presentant des fenêtres de visualisation | |
| JP6864786B2 (ja) | マイクロメカニカル膜センサの製造方法 | |
| KR102557238B1 (ko) | 하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치 | |
| CN105253854B (zh) | 一种soi mems牺牲层腐蚀时金属电极的保护方法 | |
| Basavanhally et al. | High-density solder bump interconnect for MEMS hybrid integration | |
| Liang et al. | A wafer-level hermetic encapsulation for MEMS manufacture application | |
| US20070275502A1 (en) | Air cavity wafer level packaging assembly and method | |
| JP2022048545A (ja) | 物理量センサー、慣性計測ユニット及び物理量センサーの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |