CN110510571B - 减少混合信号多芯片mems器件封装中的串扰 - Google Patents

减少混合信号多芯片mems器件封装中的串扰 Download PDF

Info

Publication number
CN110510571B
CN110510571B CN201910424132.XA CN201910424132A CN110510571B CN 110510571 B CN110510571 B CN 110510571B CN 201910424132 A CN201910424132 A CN 201910424132A CN 110510571 B CN110510571 B CN 110510571B
Authority
CN
China
Prior art keywords
bond
pad
signal
die
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910424132.XA
Other languages
English (en)
Other versions
CN110510571A (zh
Inventor
基莫·凯亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110510571A publication Critical patent/CN110510571A/zh
Application granted granted Critical
Publication of CN110510571B publication Critical patent/CN110510571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及混合信号多芯片封装和用于减少混合信号多芯片封装中的串扰的方法。封装包括引线框架、包括MEMS结构的第一管芯以及数字管芯。第一管芯被配置成在其至少一个模拟芯片焊盘中提供至少一个模拟信号。数字管芯被配置成通过其至少一个模拟芯片焊盘从第一管芯接收至少一个模拟信号。数字管芯的至少一个模拟输入芯片焊盘通过第一接合线与第一管芯的相应的至少一个模拟输出芯片焊盘耦接。至少一个数字管芯被配置成使用经由引线框架的至少一个第一接合焊盘交换的至少一个数字信号承载信号与外部电路通信。耦接至DC电压的引线框架的至少一个第二接合焊盘在至少一个第一接合焊盘与至少一个第一接合线之间沿引线框架的平面横向延伸以在其间形成DC保护。

Description

减少混合信号多芯片MEMS器件封装中的串扰
技术领域
本发明涉及用于串扰防护的方法和设备。更具体地，本发明涉及包括至少一个微机电传感器的电子部件封装中的串扰防护。
背景技术
微电子机械系统(简称为MEMS)可以被定义为其中至少一些元件具有机械功能的小型化的机械与电子机械系统。由于利用用于创建集成电路的相同或相似的工具来创建MEMS器件，因此可以在同一硅片上装配微机械件和微电子件。
可以应用MEMS结构来快速且准确地检测物理性质的非常小的变化。例如，可以应用微电子陀螺仪来快速且准确地检测非常小的角位移。
对MEMS结构的可移动部分的移动的检测例如可以是电容性的或压电的。在任一种情况下，从移动的MEMS结构获得的电信号包括相对弱的模拟信号，并且任何电或磁干扰都可能引起这些敏感的模拟信号中的错误从而使MEMS器件的性能劣化。这样的弱且敏感的模拟信号的一个示例是与MEMS结构的至少一部分的移动对应的感测信号。
混合信号多芯片封装是指包括至少两个集成电路(IC)管芯(也称为芯片)的单个封装，其中，模拟信号和数字信号二者均由同一封装内的IC管芯处理。示例性混合信号多芯片封装可以包括模拟IC管芯和数字IC管芯或者混合信号IC管芯和数字IC管芯。
优选地，实际上尽可能接近生成点地对来自MEMS结构的敏感模拟信号进行数字化。一种解决方案是将包括MEMS结构和一些前端模拟电路的MEMS芯片与能够使模拟信号数字化并进一步处理数字化的信号的集成电路(IC)一起设置到IC部件封装主体中。这样可以使耦合模拟信号以进行进一步处理所需的距离最小化。IC例如可以是专用集成电路(ASIC)。然而，模拟IC和数字IC在单个混合信号多芯片封装中的集成也可能通过敏感模拟信号和相对强的数字信号二者的共存而引入问题。强数字信号与敏感模拟信号之间的串扰是这些问题之一。
图1示出了常规的混合信号多芯片部件。由第一接合线(101)在MEMS管芯(100)与数字IC管芯(200)之间输送敏感模拟信号。第一接合线(101)耦接至管芯(100、200)的第一芯片焊盘(113)处。经由引线框架(其在图1中用斜条纹填充来标记)的引线从数字IC管芯(200)朝向外部电路传送数字信号。至少一个数字信号通过第二接合线(211)从第二芯片焊盘(205)耦合至引线框架的接合焊盘。接合焊盘电连接至被配置成使用至少一个数字信号与混合信号多芯片部件外部的电路通信的引线。可以将这种输送数字信号的接合焊盘称为信号承载接合焊盘(202)。在信号承载接合焊盘(202)与部件主体的体积内的第一接合线(101)之间可能容易发生串扰，因为在这二者之间不存在电磁干扰(EMI)防护。如果串扰引起了敏感模拟信号中的错误值，则数字处理可能无法校正该错误结果，而是将串扰引起的电压或电流假设为是由MEMS管芯(100)最初提供的。因此，数字信号无法适当地表示出包括从MEMS管芯(100)接收的信息的有用信号，而可能是有用模拟信号和串扰误差的总和。因此，串扰降低了利用MEMS器件实现的检测结果的准确度和可靠性，该检测结果是通过对由MEMS管芯(100)提供并且由第一接合线(101)输送的敏感模拟信号进行分析而获得的。由第一接合线(101)之一输送的敏感模拟信号可以被称为受压制方(victim)或受压制信号，而通过第二接合线(211)输送的扰动数字信号可以被称为侵扰源，并且信号承载接合焊盘(202)也可以被称为侵扰源接合焊盘。类似地，相应的接合线可以被称为受压制方接合线(101)和侵扰源接合线(211)。
图2是来自模拟的捕获图像，其进一步示出了现有技术中的问题。灰色阴影示出了由侵扰源接合焊盘(202)引起的电势。区域越偏白，由侵扰源引起的电压越强。在黑色区域中，由侵扰源引起的电势不显著。然而输送敏感模拟检测信号的受压制方接合线(101)均处于由侵扰源引起的电势偏高的区域内，因而由串扰引起误差的风险显著。在该模拟中，在侵扰源接合焊盘(202)中使用1V的示例性测试电压。已发现在最接近的受压制方接合线(101)的区域处由侵扰源接合焊盘引起的结果电压处于5mV的电平。如本领域技术人员所理解的，在受压制方接合线(101)处由串扰引起的实际串扰量以及因此的误差取决于侵扰信号和受压制信号的性质和电平以及设计中的各种结构方面，但该模拟提供了良好的基础电平以供比较。
相关技术描述
在本领域中已知用于减少传送至部件封装之外的信号之间的串扰的若干解决方案。
美国专利6,538,336公开了一种促进集成电路管芯与外部电路之间的高速通信的半导体器件组件。信号承载接合焊盘通过处于固定电压电平的接合线彼此分开。
美国专利7,569,472通过引入功率环解决了使相邻信号线之间的串扰最小化的问题。
然而，这些解决方案既未考虑也未涵盖将数字信号输送至外部的数字信号承载接合焊盘与通过接合线在两个管芯之间的多芯片模块内内部传送的敏感信号之间的串扰问题。
因此需要一种减少在混合信号多芯片MEMS封装内传送的受压制信号与侵扰信号之间的串扰的解决方案。
发明内容
一个目的是提供一种方法和设备以解决混合信号多芯片封装中数字信号与敏感模拟信号之间的串扰问题。
本发明基于利用多芯片部件内的敏感信号与可能进行干扰的向外信号的相对布置、针对向外信号的接合位置的相对布置的组合以及对针对向外信号的接合位置的布局和尺寸进行优化的构思来减少多芯片设计中的敏感模拟信号与向外部电路传送的数字信号之间的串扰。
根据第一方面，提供了一种混合信号多芯片封装，其包括引线框架、第一管芯和数字管芯。引线框架包括管芯座。附接至管芯座的第一管芯包括MEMS结构并且被配置成在第一管芯的至少一个模拟芯片焊盘中提供至少一个模拟信号。附接至管芯座的数字管芯被配置成通过数字管芯的至少一个模拟芯片焊盘接收来自第一管芯的至少一个模拟信号，其中，第一接合线将数字管芯的至少一个模拟芯片焊盘与第一管芯的相应的至少一个模拟输出芯片焊盘耦接。所述至少一个数字管芯被配置成使用经由引线框架的至少一个第一接合焊盘交换的至少一个数字信号承载信号与外部电路通信。被配置成耦接至DC电压的引线框架的至少一个第二接合焊盘在所述至少一个第一接合焊盘与第一接合线之间沿着引线框架的平面横向延伸，以在至少一个第一接合焊盘与第一接合线之间形成DC保护。
根据第二方面，至少第一接合焊盘的面积小于引线框架的中等尺寸的接合焊盘的面积的50％。
根据第三方面，所述至少一个第二接合焊盘被设置成在所述至少一个第一接合焊盘的朝向第一接合线的一侧与所述至少一个第一接合焊盘相邻。
根据第四方面，所述至少一个第二接合焊盘在第一线接合的方向上覆盖所述至少一个第一接合焊盘的周边的区段，该区段大于平均尺寸的接合焊盘所覆盖的周边的区段。
根据第五方面，DC电压是地电压和工作电压中的任何一者。
根据第六方面，引线框架包括通过该引线框架的桥接部彼此桥接的两个第二接合焊盘，其中，所述至少一个第一接合焊盘位于两个第二接合焊盘之间，其中，这两个第二接合焊盘被桥接部短路，其中，桥接部在至少一个信号承载引线的相对侧围绕所述至少一个第一接合焊盘，所述至少一个信号承载引线被配置成朝向外部电路耦接相应的至少一个第一接合焊盘，并且其中，桥接部被配置成在所述至少一个第一接合焊盘与位于混合信号多芯片封装之内的其他部分之间形成DC屏障。
根据第七方面，桥接部延伸以进一步围绕包括信号承载芯片焊盘和将所述至少一个第一接合焊盘与信号承载芯片焊盘相耦接的信号承载接合线的横向区域。
根据第一方法方面，提供了一种用于减少混合信号多芯片封装中的串扰的方法，混合信号多芯片封装包括具有管芯座的引线框架，该方法包括：在附接至管芯座的第一管芯的至少一个模拟芯片焊盘与附接至管芯座的至少一个数字管芯的至少一个模拟芯片焊盘之间输送至少一个模拟信号，该第一管芯包括MEMS结构，其中，由第一接合线在相应的模拟芯片焊盘之间输送至少一个模拟信号中的每个模拟信号；由数字管芯的电路处理所述至少一个模拟信号；以及由数字管芯的电路使用经由引线框架的至少一个第一接合焊盘交换的至少一个数字信号承载信号来与外部电路通信。该方法包括：将设置在所述至少一个第一接合焊盘与第一接合线之间的至少一个第二接合焊盘耦接至DC电压，其中，所述至少一个第二接合焊盘沿着引线框架的平面横向延伸，以在所述至少一个第一接合焊盘与第一接合线之间形成DC保护。
根据第二方法方面，该方法还包括：减小至少第一接合焊盘的面积，使得至少第一接合焊盘的面积小于引线框架的中等尺寸的接合焊盘的面积的50％。
根据第三方法方面，该方法还包括：将至少一个第二接合焊盘设置成在所述至少一个第一接合焊盘的朝向第一接合线的一侧与所述至少一个第一接合焊盘相邻。
根据第五方法方面，该方法还包括：利用所述至少一个第二接合焊盘在第一线接合方向上覆盖所述至少一个第一接合焊盘的周边的区段，该区段大于平均尺寸的接合焊盘所覆盖的周边的区段。
根据第六方法方面，DC电压是地电压和工作电压中的任何一者。
根据第七方法方面，该方法还包括：通过引线框架的桥接部将两个第二接合焊盘彼此桥接，使得所述至少一个第一接合焊盘位于这两个第二接合焊盘之间。这两个第二接合焊盘被桥接部短路。桥接部在至少一个信号承载引线的相对侧围绕所述至少一个第一接合焊盘，所述至少一个信号承载引线被配置成朝向外部电路耦接相应的至少一个第一接合焊盘。桥接部被配置成在所述至少一个第一接合焊盘与位于混合信号多芯片封装之内的其他部分之间形成DC屏障。
根据第八方法方面，该方法还包括：使桥接部延伸以进一步围绕封装中的包括信号承载芯片焊盘和将所述至少一个第一接合焊盘与信号承载芯片焊盘相耦接的信号承载接合线的横向区域。
本发明的优点在于，可以优化引线框架的布局以在不需额外成本的情况下使串扰最小化，只要数字电路布局允许数字信号承载信号耦接至引线框架中的远离模拟管芯与数字管芯之间的敏感模拟信号耦合点的位置即可。
附图说明
在下文中，将参照附图并结合优选实施方式来对本发明进行更详细的描述，在附图中：
图1示出了常规的混合信号多芯片部件。
图2示出了常规的混合信号多芯片部件中的电磁干扰。
图3示出了根据第一实施方式的引线框架的示例性布局。
图4示出了第一实施方式中的电磁干扰。
图5示出了第二实施方式。
图6示出了第三实施方式。
图7示出了第四实施方式。
具体实施方式
图1至图7示出了多芯片封装的俯视图，并且沿该视图的所示平面(xy平面)的尺度可以被称为横向尺度。
图3示出了根据第一实施方式的具有两个管芯的多芯片封装的引线框架的示例性布局。MEMS管芯100包括具有移动元件的机电部分以及被配置成至少在MEMS管芯(100)的芯片焊盘(113)处提供模拟信号的模拟电路。MEMS管芯(100)的芯片焊盘(113)至少包括模拟输出芯片焊盘。数字管芯(200)例如可以是被配置成通过多个第一接合线101在芯片焊盘(113)处从MEMS管芯(100)接收模拟信号的专用集成电路(ASIC)。数字管芯(200)的芯片焊盘(113)至少包括模拟输入芯片焊盘。由于第一接合线被用来输送模拟信号，因此可以将其称为模拟接合线(101)。通常，从MEMS管芯(100)接收到的模拟信号具有相对低的电流和/或电压并且因此对任何电磁干扰都敏感。在该示例中，由第一接合线(101)输送的模拟信号可以被称为受压制方，因为如果这些信号暴露于诸如串扰的任何电磁干扰中则这些信号的质量可能受损。
MEMS管芯(100)和数字管芯(200)可以例如通过胶合附接至管芯座(140)。作为引线框架的一部分的管芯座(140)形成对管芯(100、200)的机械刚性支承。在通常的集成电路中，管芯座(140)的横向区域超过附接至管芯座(140)的管芯(100、200)的横向区域。
MEMS管芯(100)和数字管芯(200)被优选地设计和布置成促成MEMS管芯(100)与数字管芯(200)之间的短的模拟接合线(101)。模拟接合线(101)附接至MEMS管芯(100)和数字管芯(200)的相应的芯片焊盘(113)。优选地，沿着MEMS管芯(100)的一侧来布置用于耦接模拟接合线(101)的MEMS管芯(100)的芯片焊盘113并且沿着数字管芯(200)的一侧来布置用于耦接模拟接合线(101)的数字管芯(200)的芯片焊盘(113)，使得两个管芯上的芯片焊盘(113)的顺序彼此对应从而使平行的模拟接合线(101)形成一排。短的模拟接合线(101)有助于提高通过模拟接合线(101)传送的敏感模拟信号的质量以及减少例如由串扰引起的不需要的电气干扰的风险。本领域中已知的任何线接合技术都可以应用于将管芯彼此接合和/或接合至引线框架。
数字管芯(200)使用数字信号承载信号与外部电路通信。这些数字信号承载信号通过第二接合线(201)从数字管芯(200)的芯片焊盘(205)耦合至多芯片封装的引线框架上的多个接合焊盘(202)。由于这些第二接合线输送了数字信号承载信号，因此可以将其称为信号承载接合线，并且可以将相应的芯片焊盘(205)称为信号承载芯片焊盘。类似地，可以将相应的接合焊盘称为信号承载接合焊盘(202)。类似地，数字管芯(200)的地电压信号和电源电压信号通过接合线连接在数字管芯(200)的芯片焊盘与引线框架的接合焊盘(212)之间。可以将被配置成输送地电压信号和电源电压信号的芯片焊盘、接合焊盘和接合线称为DC芯片焊盘(215)、DC接合线(211)和DC接合焊盘(212)。信号承载接合焊盘(202)和一个或更多个DC接合焊盘(212)形成部件封装的引线框架的一部分，该部件封装包括接合焊盘和从接合焊盘延伸的引线。信号承载引线(232)耦接至信号承载接合焊盘(202)，并且DC引线(222)耦接至DC接合焊盘(212)。图中还示出了耦接至引线(213)的另外的接合焊盘(203)。这些另外的接合焊盘(203)被示为标准尺寸的参考接合焊盘。这些另外的接合焊盘(203)可以输送任何信号。为清楚起见，在图2中并未用附图标记全部标记出芯片焊盘(205、215)，但是在图3中可以将其识别为有细的接合线(101、201、211)耦接至其中的小的矩形区域。
在通常的引线框架结构中，接合焊盘(202、203、212)形成平面。管芯座(140)可以与接合焊盘位于同一平面中，或者管芯座(140)可以形成与接合焊盘的平面平行的另一平面。接合焊盘(202、203、212)和管芯座(140)被设置在封装主体(150)内，而引线(213、222、232)延伸到封装主体之外以便于将封装耦接至例如印刷电路板(PCB)。
参照图3，要注意的第一方面是信号承载芯片焊盘、信号承载第二接合线(201)以及信号承载接合焊盘(212)的相对布置。数字IC管芯的信号承载芯片焊盘(205)被设置在从模拟接合线(101)移除的位置中。在所公开的示例中，信号承载芯片焊盘基本上被设置在数字管芯(200)的角落处或至少靠近角落，该角落远离模拟接合线(101)。如果多芯片封装在所有四个侧面都有引线，则也可以沿着数字IC管芯(200)的与被配置成输送敏感模拟信号的芯片焊盘(113)的一侧相对的一侧设置信号承载芯片焊盘。来自信号承载芯片焊盘(205)的信号被线接合到信号承载接合焊盘(202)，该信号承载接合焊盘被定位成靠近信号承载芯片焊盘以使得能够使用短的接合线(211)。信号承载接合焊盘(201)也应当被设置在引线框架上的从模拟接合线(101)移除的位置中。可能进行干扰的数字信号承载元件之间的细微距离有助于减少串扰。此外，短的接合线降低了串扰风险。这适用于所有接合线，尤其适用于输送模拟信号或数字信号的接合线。
第二方面是信号承载接合焊盘(202)的尺寸和设计。信号承载接合焊盘(202)的面积应当被减小或最小化。最小化是指在不损害将接合线可靠地附接至接合焊盘的能力以及不损害引线框架的机械鲁棒性的情况下在方便的情况下尽可能减小面积。在该示例中，信号承载接合焊盘(202)的主要部分包括促进朝向相应信号承载引线(232)耦接信号承载接合焊盘(202)所需的区域，但是考虑到所使用的接合技术的设计规则、部件封装要求和引线框架设计要求(它们可以设定例如相邻接合焊盘之间的间距以及接合焊盘的宽度和长度的最小允许值以确保可靠的接合)，优选地使接合焊盘(202)上的被保留用于附接接合线的区域最小化。例如，信号承载接合焊盘(202)的面积可以小于其他“正常”或“中等”接合焊盘(203)的面积的50％。信号承载接合焊盘(202)的面积可以小于引线框架的中等尺寸的接合焊盘(203)的面积的50％。然而，根据引线框架设计要求，不必根据正常、中等尺寸的接合焊盘的面积来减小信号承载接合焊盘(202)的面积，或者可以根据中等接合焊盘的面积将信号承载接合焊盘(202)的面积减小小于50％。
第三方面是DC接合焊盘(212)的位置和设计以及相应的DC芯片焊盘(215)的位置和设计。DC接合焊盘(212)被设置成在几乎处于信号承载接合焊盘(202)与模拟接合线(101)之间的区域内处于信号承载接合焊盘(202)旁边。DC芯片焊盘(215)优选地被定位在相应的DC接合焊盘(212)附近并且还紧邻相应的信号承载接合焊盘(205)。对DC接合焊盘(212)的细微布置有助于减少从信号承载接合焊盘(202)朝向模拟接合线(101)的串扰。这种效果可以通过设计DC接合焊盘(212)的布局来进一步改进。特别是与信号承载接合焊盘(202)相邻的DC接合焊盘(212)已经沿着引线框架的平面在部件封装内延伸，使得DC接合焊盘(212)至少部分地(具体地是在信号承载接合焊盘的朝向半导体管芯的一侧)围绕至少一个信号承载接合焊盘(202)。部分地围绕是指DC接合焊盘(212)与信号承载接合焊盘(202)的一种相对位置，在该相对位置中，DC接合焊盘包括诸如环的一段的伸长部分，该伸长部分覆盖信号承载接合焊盘(202)的周边的区段(sector)，该区段大于设置在同一位置的平均尺寸的接合焊盘所覆盖的区段。如图所示，伸长部分可以是非圆形的，即，它可以具有弯曲部分。优选地，当从侵扰源、信号承载接合焊盘(202)看去，延伸的DC接合焊盘(212)所覆盖的区段位于受压制方接合线的方向上。因此，延伸的DC接合焊盘(212)在至少信号承载接合焊盘与模拟接合线(101)之间形成DC保护。DC保护可以被表征为在侵扰源与受压制方之间的一种保护迹线，使得由侵扰源产生的磁场与DC保护相遇，从而使得由该磁场感生的电流流入DC保护而不是受压制方。诸如地电压或工作电压的DC信号对由这样的感应电流引起的微小变化不太敏感。DC保护的特殊情况是接地保护，此时DC电压等于地电压。然而，在DC保护中也可以使用诸如工作电压的其他DC电压。此外，沿着引线框架的平面的延伸的DC接合焊盘(212)的面积优选地大于中等尺寸的“正常”或“平均”接合焊盘(203)的面积。延伸的DC接合焊盘(212)可以输送地电压或工作电压，其二者均为可以鉴于通过信号承载接合焊盘(202)输送的数字信号承载信号而被视为电接地端子的DC信号。DC接合焊盘(212)的延伸布局在可能的进行干扰的侵扰数字信号与由模拟接合线(101)输送的可能的受压制模拟信号之间有效地形成接地屏障。
图4示出了对图3的第一实施方式中的由一个信号承载接合焊盘(202)沿着引线框架引起的电磁干扰效应的模拟结果。与图2所示的现有技术设计的模拟图类似，偏白色区域示出了代表侵扰源的由信号承载接合焊盘(202)引起的较强电势，而黑色区域示出了由侵扰源引起的电势低并且因此串扰风险明显较低的区域。由于组合了使信号承载芯片焊盘和接合焊盘远离模拟接合线(101)的布置和对侵扰信号承载接合焊盘(202)的布置和成形以及对侵扰信号承载接合焊盘(202)旁边的DC接合焊盘(212)布置和成形，使得模拟接合线(101)的区域中的由侵扰源接合焊盘生成的可能引起干扰或串扰的电压明显减小，并且因此对敏感模拟接合线(101)的串扰风险和串扰量显著减小。在所示的模拟中，在侵扰源接合焊盘中使用了1V的示例性测试电压，并且在受压制方接合线(101)的区域中由侵扰源引起的结果电压电平处于0mV至0.5mV的电平，换句话说，该结果电压电平小于图1和图2所示的参考布局的电平的10％。因此，利用相同的侵扰信号，受压制方接合线(101)的误差的风险和水平低于10％。换句话说，如果图2和图4的模拟中的电路的信号和信号电平相同并且受压制方接合线(101)的长度也相同，则根据第一实施方式的多芯片封装设计中的信号中的串扰误差水平也将降低到小于示例性现有技术多芯片封装设计的信号的串扰误差水平的10％。
图5、图6和图7示出了本发明的另外的实施方式，其具有一个或更多个延伸的DC接合焊盘(212)的替选形状。
在图5所示的第二实施方式中，设置在信号承载(侵扰源)接合焊盘(202)旁边的DC接合焊盘(212)的面积同样大于引线框架中的任何其他接合焊盘，并且特别是明显大于信号承载接合焊盘(212)的面积。DC接合焊盘(212)略微延伸，使得延伸部分在侵扰源与可能的受压制方之间创建DC保护。由第二实施方式的延伸的DC接合焊盘(212)引起的交叉耦接保护不像图3所示的第一实施方式那样强，但是DC接合焊盘(212)与信号承载接合焊盘(202)的相对布置、信号承载接合焊盘(212)的小面积以及信号承载接合线(201)和接合焊盘(202)与输送敏感模拟信号的接合线(101)之间的最大距离的组合效果仍然可以提供足够水平的防串扰防护。
图6示出了第三实施方式，在该实施方式中，从引线框架形成的延伸的DC接合焊盘沿着引线框架的平面进一步延伸，从而形成桥接部(213)。桥接部(213)基本上在管芯侧(换句话说，在与信号承载引线(232)相对的一侧)沿着引线框架的平面围绕信号承载接合焊盘(202)。该桥接部(213)桥接两个延伸的DC接合焊盘(212)并使其短路，这两个延伸的DC接合焊盘(212)二者都可以用DC接合线(211)耦接至DC芯片焊盘(215)。桥接部(213)和DC芯片焊盘(215)优选地覆盖信号承载接合焊盘(202)的周边的区段，该区段覆盖信号承载接合焊盘(202)的与信号承载引线(232)相对的周边的至少一半。因此，桥接部在部件封装内部的引线框架的平面中形成了类环状形态的一部分，该形态覆盖与信号承载引线(232)相对的、被桥接部短路的两个DC接合焊盘(212)之间的区段。因此，桥接部在信号承载接合焊盘(202)与封装的其余部分之间有效地创建DC屏障，使得该DC屏障位于信号承载接合焊盘(202)的远离信号承载引线(232)的一侧。当该DC屏障耦接至地电势时，其也可以称为接地屏障。然而，DC屏障也可以耦接至另一稳定DC电压，例如工作电压。
图7示出了第四实施方式，在该实施方式中，从引线框架起围绕多个信号承载接合焊盘202形成桥接部(213)。与图6的实施方式类似，该桥接部形成使两个DC接合焊盘(212)短路的DC屏障，这两个DC接合焊盘(212)二者均可以通过DC接合线(211)耦接至DC芯片焊盘(215)。在该实施方式中，桥接部(213)在数字IC管芯(200)下方部分地延伸，使得设置有信号承载芯片焊盘(205)的区域也位于DC屏障的朝向信号承载引线(232)的一侧，并且使得信号承载芯片焊盘(205)设置在DC屏障的与可能的受压制方接合线101不同的一侧。为了使DC屏障能够横向延伸到数字IC管芯(200)的区域中，通过移除管芯座(140)的一部分来减小管芯座(140)面积，从而留出用于供桥接部(213)延伸的空间。
如技术人员所理解的，图6和图7的配置假设彼此短路的两个DC芯片焊盘(215)将经由相应的引线(222)耦接至同一DC电势。在由图6和图7的实施方式的桥接部(213)形成的DC屏障的后方可以设置任何数量的信号承载接合焊盘(202)。对于本领域技术人员明显的是，随着技术的进步，可以以各种方式实现本发明的基本构思。因此，本发明及其实施方式不限于上述示例，而是可以在权利要求的范围内变化。

Claims (12)

1.一种混合信号多芯片封装，包括：
引线框架，所述引线框架包括管芯座；
第一管芯，所述第一管芯附接至所述管芯座并且包括MEMS结构，并且所述第一管芯被配置成在所述第一管芯的至少一个模拟芯片焊盘中提供至少一个模拟信号；以及
数字管芯，所述数字管芯附接至所述管芯座并且被配置成通过所述数字管芯的至少一个模拟芯片焊盘接收来自所述第一管芯的所述至少一个模拟信号，其中，第一接合线将所述数字管芯的所述至少一个模拟芯片焊盘与所述第一管芯的相应的至少一个模拟输出芯片焊盘耦接，
其中，所述至少一个数字管芯被配置成使用经由所述引线框架的至少一个第一接合焊盘交换的至少一个数字信号承载信号与外部电路通信，并且
被配置成耦接至DC电压的所述引线框架的至少一个第二接合焊盘，所述至少一个第二接合焊盘在所述至少一个第一接合焊盘与所述第一接合线之间沿着所述引线框架的平面横向延伸，以在所述至少一个第一接合焊盘与所述第一接合线之间形成DC保护，
其特征在于，所述至少一个第一接合焊盘中的一个的面积小于所述引线框架的中等尺寸的接合焊盘的面积的50％。
2.根据权利要求1所述的混合信号多芯片封装，其中，所述至少一个第二接合焊盘被设置成在所述至少一个第一接合焊盘的朝向所述第一接合线的一侧与所述至少一个第一接合焊盘相邻。
3.根据权利要求1或2中任一项所述的混合信号多芯片封装，其中，
所述至少一个第二接合焊盘在所述第一接合线的方向上覆盖所述至少一个第一接合焊盘的周边的区段，所述区段大于平均尺寸的接合焊盘所覆盖的所述周边的区段。
4.根据权利要求1或2中任一项所述的混合信号多芯片封装，其中，所述DC电压是地电压和工作电压中的任何一者。
5.根据权利要求1或2中任一项所述的混合信号多芯片封装，其中，所述引线框架包括由所述引线框架的桥接部彼此桥接的两个第二接合焊盘，其中，所述至少一个第一接合焊盘位于所述两个第二接合焊盘之间，其中，所述两个第二接合焊盘被所述桥接部短路，其中，所述桥接部在被配置成朝向外部电路耦接相应的至少一个第一接合焊盘的至少一个信号承载引线的相对侧围绕所述至少一个第一接合焊盘，并且其中，所述桥接部被配置成在所述至少一个第一接合焊盘与位于所述混合信号多芯片封装之内的其他部分之间形成DC屏障。
6.根据权利要求5所述的混合信号多芯片封装，其中，所述桥接部延伸以进一步围绕包括信号承载芯片焊盘和将所述至少一个第一接合焊盘与所述信号承载芯片焊盘相耦接的信号承载接合线的横向区域。
7.一种用于减少混合信号多芯片封装中的串扰的方法，所述混合信号多芯片封装包括具有管芯座的引线框架，所述方法包括：
在附接至所述管芯座并且包括MEMS结构的第一管芯的至少一个模拟芯片焊盘与附接至所述管芯座的至少一个数字管芯的至少一个模拟芯片焊盘之间输送至少一个模拟信号，其中，由第一接合线在相应的模拟芯片焊盘之间输送所述至少一个模拟信号中的每个模拟信号；
由所述数字管芯的电路处理所述至少一个模拟信号；
由所述数字管芯的电路使用经由所述引线框架的至少一个第一接合焊盘交换的至少一个数字信号承载信号来与外部电路通信；以及
将设置在所述至少一个第一接合焊盘与所述第一接合线之间的至少一个第二接合焊盘耦接至DC电压，其中，所述至少一个第二接合焊盘沿着所述引线框架的平面横向延伸，以在所述至少一个第一接合焊盘与所述第一接合线之间形成DC保护，
其特征在于，所述方法还包括：减小所述至少一个第一接合焊盘的面积，使得所述至少一个第一接合焊盘中的一个的面积小于所述引线框架的中等尺寸的接合焊盘的面积的50％。
8.根据权利要求7所述的方法，其中，所述方法还包括：将所述至少一个第二接合焊盘设置成在所述至少一个第一接合焊盘的朝向所述第一接合线的一侧与所述至少一个第一接合焊盘相邻。
9.根据权利要求7或8中任一项所述的方法，还包括：
利用所述至少一个第二接合焊盘在所述第一接合线的方向上覆盖所述至少一个第一接合焊盘的周边的区段，所述区段大于平均尺寸的接合焊盘所覆盖的所述周边的区段。
10.根据权利要求7或8中任一项所述的方法，其中，所述DC电压是地电压和工作电压中的任何一者。
11.根据权利要求7或8中任一项所述的方法，还包括：
通过所述引线框架的桥接部将两个第二接合焊盘彼此桥接，使得所述至少一个第一接合焊盘位于所述两个第二接合焊盘之间，其中，所述两个第二接合焊盘被所述桥接部短路，其中，所述桥接部在被配置成朝向外部电路耦接相应的至少一个第一接合焊盘的至少一个信号承载引线的相对侧围绕所述至少一个第一接合焊盘，并且其中，所述桥接部被配置成在所述至少一个第一接合焊盘与位于所述混合信号多芯片封装之内的其他部分之间形成DC屏障。
12.根据权利要求11所述的方法，其中，所述方法还包括：
使所述桥接部延伸以进一步围绕所述封装中的包括信号承载芯片焊盘和将所述至少一个第一接合焊盘与所述信号承载芯片焊盘相耦接的信号承载接合线的横向区域。
CN201910424132.XA 2018-05-22 2019-05-21 减少混合信号多芯片mems器件封装中的串扰 Active CN110510571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20185469 2018-05-22
FI20185469 2018-05-22

Publications (2)

Publication Number Publication Date
CN110510571A CN110510571A (zh) 2019-11-29
CN110510571B true CN110510571B (zh) 2023-07-25

Family

ID=66589211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910424132.XA Active CN110510571B (zh) 2018-05-22 2019-05-21 减少混合信号多芯片mems器件封装中的串扰

Country Status (4)

Country Link
US (1) US10633246B2 (zh)
EP (2) EP3575262B1 (zh)
JP (1) JP6806185B2 (zh)
CN (1) CN110510571B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063629B1 (en) * 2020-10-14 2021-07-13 Nvidia Corporation Techniques for detecting wireless communications interference from a wired communications channel
TWI737529B (zh) * 2020-10-30 2021-08-21 精拓科技股份有限公司 數位隔離器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574323A (zh) * 2003-06-06 2005-02-02 株式会社瑞萨科技 半导体器件
US8921955B1 (en) * 2011-02-24 2014-12-30 Amkor Technology, Inc. Semiconductor device with micro electromechanical system die

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路
JP3106087B2 (ja) * 1995-04-07 2000-11-06 松下電器産業株式会社 リードフレーム及び半導体装置
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
US7557433B2 (en) * 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US6933599B2 (en) * 2003-10-27 2005-08-23 Freescale Semiconductor, Inc. Electromagnetic noise shielding in semiconductor packages using caged interconnect structures
US20050205951A1 (en) * 2004-03-18 2005-09-22 Honeywell Internatioanl, Inc. Flip chip bonded micro-electromechanical system (MEMS) device
US8003443B2 (en) * 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
WO2007127348A2 (en) * 2006-04-26 2007-11-08 Ems Technologies, Inc. Planar mixed-signal circuit board
US7569472B2 (en) 2006-10-31 2009-08-04 Lsi Corporation Method and apparatus of power ring positioning to minimize crosstalk
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8154134B2 (en) * 2008-05-12 2012-04-10 Texas Instruments Incorporated Packaged electronic devices with face-up die having TSV connection to leads and die pad
JP5191915B2 (ja) * 2009-01-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8703499B2 (en) * 2009-04-27 2014-04-22 E-Vitae Pte. Ltd. On-chip laboratory for blood analysis
US8217474B2 (en) * 2009-12-28 2012-07-10 Solid State System Co., Ltd. Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
JP5418607B2 (ja) * 2010-01-28 2014-02-19 株式会社村田製作所 可変容量装置
US8618620B2 (en) * 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
ITAN20110029A1 (it) * 2011-03-01 2012-09-02 Stefano Marchetti Sistema integrato di tele-alimentazione per trasmissioni bidirezionali a larga banda
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8674486B2 (en) * 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
CN206134667U (zh) * 2014-04-03 2017-04-26 株式会社村田制作所 可变电容器
US9905410B2 (en) * 2015-01-31 2018-02-27 Agilent Technologies, Inc. Time-of-flight mass spectrometry using multi-channel detectors
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
US10333505B2 (en) * 2017-02-21 2019-06-25 M31 Technology Corporation Repetitive IO structure in a PHY for supporting C-PHY compatible standard and/or D-PHY compatible standard
EP3470366B1 (en) * 2017-10-12 2020-07-08 Murata Manufacturing Co., Ltd. Reducing vibration of a mems installation on a printed circuit board
DE102018106560A1 (de) * 2017-10-17 2019-04-18 Infineon Technologies Ag Drucksensorbauelemente und Verfahren zum Herstellen von Drucksensorbauelementen
US10396053B2 (en) * 2017-11-17 2019-08-27 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10566301B2 (en) * 2017-11-17 2020-02-18 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
JP2019165197A (ja) * 2017-12-13 2019-09-26 株式会社村田製作所 半導体部品のｅｍｃ保護

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574323A (zh) * 2003-06-06 2005-02-02 株式会社瑞萨科技 半导体器件
US8921955B1 (en) * 2011-02-24 2014-12-30 Amkor Technology, Inc. Semiconductor device with micro electromechanical system die

Also Published As

Publication number Publication date
EP3725737A1 (en) 2020-10-21
JP6806185B2 (ja) 2021-01-06
CN110510571A (zh) 2019-11-29
EP3575262A1 (en) 2019-12-04
EP3725737B1 (en) 2023-07-26
US20190359480A1 (en) 2019-11-28
JP2019216237A (ja) 2019-12-19
EP3575262B1 (en) 2021-04-14
US10633246B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US8294256B2 (en) Chip package structure and method of making the same
US20020000652A1 (en) Board on chip ball grid array
CN110510571B (zh) 减少混合信号多芯片mems器件封装中的串扰
US20090080135A1 (en) Apparatus and Method for ESD Protection of an Integrated Circuit
US6962081B2 (en) Semiconductor physical quantity sensor with improved noise resistance
US6963134B2 (en) Semiconductor sensor with substrate having a certain electric potential
EP3992653B1 (en) Current sensing system
US20190177159A1 (en) Emc protection of a semiconductor component
AU2009217526B2 (en) Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die
US20080088016A1 (en) Chip with bump structure
KR100652106B1 (ko) 회로 장치
EP2790214A1 (en) Device with a micro- or nanoscale structure
US7569472B2 (en) Method and apparatus of power ring positioning to minimize crosstalk
US20070277607A1 (en) Semiconductor acceleration sensor
EP2884242B1 (en) Sensor Package And Manufacturing Method
CN100353546C (zh) 封装半导体器件
US5554881A (en) Constitution of an electrode arrangement in a semiconductor element
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
US20230089615A1 (en) Semiconductor device
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
KR100945501B1 (ko) 반도체 패키지
CN112185921B (zh) 具有混合引线键合焊盘的半导体芯片
JPS617657A (ja) マルチチツプパツケ−ジ
CN109075155B (zh) 封装电路系统结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant