CN110504209A - 一种改善dv刻蚀铜扩散的工艺方法 - Google Patents

一种改善dv刻蚀铜扩散的工艺方法 Download PDF

Info

Publication number
CN110504209A
CN110504209A CN201910762890.2A CN201910762890A CN110504209A CN 110504209 A CN110504209 A CN 110504209A CN 201910762890 A CN201910762890 A CN 201910762890A CN 110504209 A CN110504209 A CN 110504209A
Authority
CN
China
Prior art keywords
copper
silicon nitride
diffusion
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910762890.2A
Other languages
English (en)
Inventor
焦爽
王骞
秋沉沉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910762890.2A priority Critical patent/CN110504209A/zh
Publication of CN110504209A publication Critical patent/CN110504209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种改善DV刻蚀铜扩散的工艺方法，在第二氧化层和铜的上表面形成第二掺杂氮化硅薄膜，在第二掺杂氮化硅薄膜上形成氮化硅层；在凹槽中填充铜的方法采用电化学镀工艺，提升铜生长的热处理温度；在凹槽中填充铜后采用化学机械研磨工艺对铜表面进行研磨，去除铜表面金属凸起。本发明采用低于SIN工艺温度的NDC代替SIN、采用高热处理温度的电化学镀工艺生长铜以及采用CMP工艺对铜表面进行研磨都会有效减低金属凸起的数目，降低后续DV刻蚀的铜扩散，有助于提升UTS产品白色像素污点。

Description

一种改善DV刻蚀铜扩散的工艺方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种改善DV刻蚀铜扩散的工艺方法。
背景技术
55nm堆栈式CMOS图像传感器(55UTS)工艺平台，采用不同的工艺方法在分别在两片晶圆(wafer)上制作像素(pixel)和逻辑(logic)芯片，相互键合(bonding)之后形成UTSCIS芯片。而目前55UTS产品线上存在顶层金属(top metal)的hillock缺陷(金属突出)。
此种缺陷在后段深孔刻蚀(deep Via Etch)工艺中，晶圆边缘地区可能会发生hillock位置被刻蚀，导致介质层被刻穿，使内部铜(Cu)裸露出来，造成Cu扩散进而影响产品性能。因此，需要改善hillock缺陷，降低缺陷对器件的影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善DV刻蚀铜扩散的工艺方法，用于解决现有技术中DV刻蚀产生铜扩散的问题。
为实现上述目的及其他相关目的，本发明提供一种改善DV刻蚀铜扩散的工艺方法，所述方法至少包括以下步骤：步骤一、提供硅基底，在所述硅基底上形成第一氧化层；步骤二、在所述第一氧化层上形成第一掺杂氮化硅薄膜；步骤三、在所述第一掺杂氮化硅薄膜上形成第二氧化层，在所述第二氧化层中形成凹槽，在所述凹槽中填充金属；步骤四、在所述第二氧化层和所述金属的上表面形成含氮化合物层。
优选地，步骤四中在所述第二氧化层和所述金属的上表面形成含氮化合物层依次包括步骤：(1)在所述第二氧化层和所述金属的上表面形成第二掺杂氮化硅薄膜；(2)在所述第二掺杂氮化硅薄膜上形成氮化硅层。
优选地，步骤(1)中形成的第二掺杂氮化硅薄膜厚度为
优选地，步骤(2)中形成的氮化硅层的厚度为
优选地，步骤(1)中形成所述第二掺杂氮化硅薄膜的工艺温度比步骤(2)中形成所述氮化硅层的工艺温度低50℃。
优选地，步骤三中在所述凹槽中填充金属的方法采用电化学镀工艺形成。
优选地，所述电化学镀工艺填充金属退火的温度为300℃。
优选地，步骤三中在所述凹槽中填充的金属为铜。
优选地，步骤三中在所述凹槽中填充金属后采用化学机械研磨工艺对所述金属表面进行研磨，去除所述金属表面的金属凸起。
优选地，步骤一中形成的所述第一氧化层和步骤三中形成的所述第二氧化层为等离子体增强氧化层。
优选地，步骤一中形成的所述第一氧化层的厚度为
优选地，步骤二中形成的所述第一掺杂氮化硅薄膜的厚度为
优选地，步骤三中形成的所述第二氧化层的厚度为
如上所述，本发明的改善DV刻蚀铜扩散的工艺方法，具有以下有益效果：本发明采用低于SIN工艺温度的NDC代替SIN、采用电化学镀工艺生长铜以及采用CMP工艺对所述铜表面进行研磨都会有效减低金属凸起的数目，降低后续DV刻蚀的铜扩散，有助于提升UTS产品白色像素污点。
附图说明
图1显示为本发明的改善DV刻蚀铜扩散的工艺方法流程图；
图2显示为本发明的实施例一对应的半导体结构示意图；
图3显示为本发明的实施例二对应的半导体结构示意图；
图4显示为本发明的实施例三对应的半导体结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
参考图1，图1显示为本发明的改善DV刻蚀铜扩散的工艺方法流程图。本发明提供一种改善DV刻蚀铜扩散的工艺方法，如图2所示，图2显示的是采用本发明的改善DV刻蚀铜扩散的工艺方法形成的半导体结构示意图。本发明的所述方法在本实施例中包括以下步骤：步骤一、提供硅基底，在所述硅基底上形成第一氧化层，如图2所示，在所述硅基底01上形成所述第一氧化层02，该步骤中形成的所述第一氧化层02优选为等离子体增强氧化层(PEOX)。
接着实施步骤二、在所述第一氧化层(PEOX)02上形成第一掺杂氮化硅薄膜03(NDC,Nitride Doped Silicon Carbide)；本发明进一步地，该步骤中形成的所述第一氧化层(PEOX)02的厚度为并且在该第一氧化层(PEOX)02形成的所述第一掺杂氮化硅薄膜(NDC)03的厚度优选为
步骤三、在所述第一掺杂氮化硅薄膜(NDC)03上形成第二氧化层04，在所述第二氧化层04中形成凹槽，在所述凹槽中填充金属。如图2所示，在厚度为的所述第一掺杂氮化硅薄膜(NDC)03上形成所述第二氧化层04，本发明中所述第二氧化层04优选为等离子体增强氧化层(PEOX)。本实施例中所述第二氧化层(PEOX)04的厚度优选为并且该步骤中在如图2所示的凹槽中填充的金属为铜(Cu)06。
步骤四、在所述第二氧化层(PEOX)04和所述金属的上表面形成含氮化合物层。也就是说在步骤三中形成的所述第二氧化层(PEOX)04和凹槽中金属的上表面形成一层所述氮化合物层。如图2所示，本实施例中所述氮化合物层包含两部分：一部分为位于下方与所述第二氧化层(PEOX)04和所述金属的上表面直接接触的第二掺杂氮化硅薄膜(NDC)051，另一部分为形成于所述第二掺杂氮化硅薄膜(NDC)051上表面的氮化硅层05。
该步骤中形成所述氮化合物层的步骤为：(1)在所述第二氧化层和所述金属的上表面形成第二掺杂氮化硅薄膜(NDC)；(2)在所述第二掺杂氮化硅薄膜上形成氮化硅层。也就是说，先在所述第二氧化层(PEOX)04和所述凹槽的金属铜上表面形成所述第二掺杂氮化硅薄膜(NDC)051，之后在所述第二掺杂氮化硅薄膜(NDC)051的上表面形成所述氮化硅层(SIN)05。
本发明进一步地，在本实施例中步骤(1)中形成的第二掺杂氮化硅薄膜(NDC)051的厚度为并且步骤(2)中形成的氮化硅层(SIN)05的厚度为本实施例中所述第二掺杂氮化硅薄膜(NDC)051和氮化硅层(SIN)05的总厚度为而传统的现有工艺中是在所述第二氧化层(PEOX)04和所述金属的上表面直接形成一层氮化硅层，其氮化硅层的厚度为由于传统的现有工艺中在所述金属铜的上表面直接形成氮化硅层，由于生长所述氮化硅的温度较高，产生的应力较大，形成的金属铜会被挤压出来一些，形成金属凸起(hill lock)，在后续工艺中需要对所述金属铜进行刻蚀至暴露出金属铜，因此，会造成铜扩散，影响产品性能。
而本实施例在所述第二氧化层(PEOX)04和所述金属的上表面分步骤分别形成一层第二掺杂氮化硅薄膜(NDC)051和一层氮化硅层(SIN)05，其中所述第二掺杂氮化硅薄膜(NDC)051的厚度由于只有其厚度远小于所述氮化硅层(SIN)05的厚度，但总厚度与传统的现有工艺中形成的一层氮化硅层的总厚度相当，因此，本实施例中相当于在所述金属铜和所述氮化硅层05之间增加了一层薄的缓冲层。
本实施例中所述步骤(1)中形成所述第二掺杂氮化硅薄膜的工艺温度比步骤(2)中形成所述氮化硅层的工艺温度低50℃。也就是说，步骤(1)中生长所述第二掺杂氮化硅薄膜所需要的温度步骤(2)中生长所述氮化硅层的温度低50℃。生长所述第二掺杂氮化硅薄膜(NDC)051的应力小于生长所述氮化硅层(SIN)05的应力，所述第二掺杂氮化硅薄膜(NDC)051在所述金属铜的上表面起到缓冲层的作用，会减小对所述金属铜的挤压，以减少生成的如图2所示的金属凸起07。因此，覆盖在最上层的所述氮化硅层05的上表面因所述金属凸起07的存在会形成凸起，所述金属凸起07减少会导致所述凸起08的减少。因此，在后续DV刻蚀(Deep via)工艺中，对所述金属铜进行刻蚀就会减少铜扩散。有助于改善产品性能和提高产品良率。
实施例二
参阅图3，本实施例与实施例一的区别在于：(1)本实施例的步骤四中在所述第二氧化层(PEOX)04和所述金属铜的上表面形成的含氮化合物层为氮化硅层05，该氮化硅层05的厚度与传统的现有工艺中的厚度相同，为(2)本实施例的步骤三中在所述凹槽中填充金属铜的方法采用电化学镀工艺(ECP，electro chemical plating)形成。该工艺在所述凹槽中形成金属铜所需要的热处理温度大于传统工艺形成的金属铜的温度，改变了金属铜的生长热处理温度，因此形成的铜的晶格增大，可以降低金属凸起(hill lock)07的形成几率。本发明优选地，所述电化学镀工艺填充金属退火的温度为300℃。因此，在后续DV刻蚀(Deepvia)工艺中，对所述金属铜进行刻蚀就会减少铜扩散，有助于改善产品性能和提高产品良率。
实施例三
参考图4，本实施例与实施例一的区别在于：本实施例的步骤四中在所述第二氧化层和所述金属铜的上表面直接形成一层氮化硅层05，其厚度与传统现有工艺中氮化硅的厚度相当，另外，本实施例的步骤三中在所述凹槽中填充金属铜06后采用化学机械研磨工艺(CMP)对所述金属表面进行研磨，去除所述金属铜表面的金属凸起07，经过CMP工艺，所述金属铜表面的金属凸起被大部分去除，因此在后续DV刻蚀(Deep via)工艺中，对所述金属铜进行刻蚀就会减少铜扩散，有助于改善产品性能和提高产品良率。
实施例四
本实施例的改善DV刻蚀铜扩散的工艺方法是将实施例一至三的发明特征进行叠加，叠加后产生的技术效果大于以上各实施例单独实施的技术效果。具体步骤如下：
步骤一、提供硅基底，在所述硅基底上形成第一氧化层，所述第一氧化层为等离子体增强氧化层(PEOX)。
步骤二、在所述第一氧化层(PEOX)上形成第一掺杂氮化硅薄膜(NDC,NitrideDopedSilicon Carbide)，其中所述第一氧化层(PEOX)的厚度为所述第一掺杂氮化硅薄膜(NDC)的厚度优选为
步骤三、在所述第一掺杂氮化硅薄膜(NDC)上形成第二氧化层，在所述第二氧化层中形成凹槽，在所述凹槽中填充金属铜。其中所述第二氧化层(PEOX)的厚度为并且所述第二氧化层为等离子体增强氧化层(PEOX)。本实施例的步骤三中在所述凹槽中填充金属铜的方法采用电化学镀工艺形成。该工艺形成铜所需要的温度大于传统工艺形成的铜的温度，改变了铜的生长温度，因此形成的铜的晶格增大，可以降低金属凸起(hill lock)的形成几率。
本实施例的步骤三中在所述凹槽中填充金属铜后采用化学机械研磨工艺(CMP)对所述金属表面进行研磨，去除所述金属铜表面的金属凸起，经过CMP工艺，所述金属铜表面的金属凸起被大部分去除。
步骤四、在所述第二氧化层(PEOX)和所述金属的上表面形成第二掺杂氮化硅薄膜(NDC)，然后在所述第二掺杂氮化硅薄膜(NDC)上形成氮化硅层。该步骤中形成的所述第二掺杂氮化硅薄膜(NDC)的厚度为形成的所述氮化硅层的厚度为本实施例在所述第二氧化层和所述金属的上表面分步骤分别形成一层第二掺杂氮化硅薄膜和一层氮化硅层，其中所述第二掺杂氮化硅薄膜的厚度由于只有其厚度远小于所述氮化硅层的厚度，但总厚度与传统的现有工艺中形成的一层氮化硅层的总厚度相当，因此，本实施例中相当于在所述金属铜和所述氮化硅层05之间增加了一层薄的缓冲层。在后续DC铜刻蚀过程中会减少铜的扩散，提高产品性能和提高产品良率。
如下表所示，其中“#1至#8”表示测试的8片不同晶圆，表中第一列的“BSL”、“RVNDC替换RV SIN”、“增加铜CMP”分别表示“采用传统工艺条件”、“实施例一中在第二氧化层和金属铜的上表面形成NDC层和SIN层的工艺条件下”、“实施例二采用电化学镀工艺生长铜的工艺条件下”、“实施例三采用化学机械研磨工艺(CMP)对所述铜表面进行研磨的工艺条件下”分别对金属凸起数目进行的统计(表中最后一行)，每行中“√”所对应的晶圆表示该晶圆采用的表中的列的条件，从每个工艺条件下金属凸起数目的统计结果可以看出，对所述金属凸起采用CMP研磨，所带来的去除大部分金属凸起的效果最大；所述金属凸起留下的数目最少；而采用电化学镀工艺生长铜以降低金属凸起的数目的效果次之；然后是实施例一中在所述第二氧化层和金属铜的上表面形成NDC层的缓冲层以降低金属凸起的效果，采用以上几种方法降低金属凸起所带来的效果均大于传统工艺条件(BSL)下的效果。
分片 #1 #2 #3 #4 #5 #6 #7 #8
BSL v v
RV NDC替换RV SIN v v v v v v
ECP温度提升 v v v v
增加Cu CMP v v
金属凸起数目 43331 38205 14949 14583 11503 12133 9942 8399
综上所述，本发明采用低于SIN工艺温度的NDC代替SIN、采用电化学镀工艺生长铜以及采用CMP工艺对所述铜表面进行研磨都会有效减低金属凸起的数目，降低后续DV刻蚀的铜扩散，有助于提升UTS产品白色像素污点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种改善DV刻蚀铜扩散的工艺方法，其特征在于，所述方法至少包括以下步骤：
步骤一、提供硅基底，在所述硅基底上形成第一氧化层；
步骤二、在所述第一氧化层上形成第一掺杂氮化硅薄膜；
步骤三、在所述第一掺杂氮化硅薄膜上形成第二氧化层，在所述第二氧化层中形成凹槽，在所述凹槽中填充金属；
步骤四、在所述第二氧化层和所述金属的上表面形成含氮化合物层。
2.根据权利要求1所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤四中在所述第二氧化层和所述金属的上表面形成含氮化合物层依次包括步骤：(1)在所述第二氧化层和所述金属的上表面形成第二掺杂氮化硅薄膜；(2)在所述第二掺杂氮化硅薄膜上形成氮化硅层。
3.根据权利要求2所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤(1)中形成的第二掺杂氮化硅薄膜的厚度为
4.根据权利要求3所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤(2)中形成的氮化硅层的厚度为
5.根据权利要求4所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤(1)中形成所述第二掺杂氮化硅薄膜的工艺温度比步骤(2)中形成所述氮化硅层的工艺温度低50℃。
6.根据权利要求1或5所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤三中在所述凹槽中填充金属的方法采用电化学镀工艺形成。
7.根据权利要求6所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：所述电化学镀工艺填充金属退火的温度为300℃。
8.根据权利要求7所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤三中在所述凹槽中填充的金属为铜。
9.根据权利要求8所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤三中在所述凹槽中填充金属后采用化学机械研磨工艺对所述金属表面进行研磨，去除所述金属表面金属凸起。
10.根据权利要求9所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤一中形成的所述第一氧化层和步骤三中形成的所述第二氧化层为等离子体增强氧化层。
11.根据权利要求10所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤一中形成的所述第一氧化层的厚度为
12.根据权利要求10所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤二中形成的所述第一掺杂氮化硅薄膜的厚度为
13.根据权利要求10所述的改善DV刻蚀铜扩散的工艺方法，其特征在于：步骤三中形成的所述第二氧化层的厚度为
CN201910762890.2A 2019-08-19 2019-08-19 一种改善dv刻蚀铜扩散的工艺方法 Pending CN110504209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910762890.2A CN110504209A (zh) 2019-08-19 2019-08-19 一种改善dv刻蚀铜扩散的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910762890.2A CN110504209A (zh) 2019-08-19 2019-08-19 一种改善dv刻蚀铜扩散的工艺方法

Publications (1)

Publication Number Publication Date
CN110504209A true CN110504209A (zh) 2019-11-26

Family

ID=68588268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910762890.2A Pending CN110504209A (zh) 2019-08-19 2019-08-19 一种改善dv刻蚀铜扩散的工艺方法

Country Status (1)

Country Link
CN (1) CN110504209A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785747A (zh) * 2020-07-17 2020-10-16 上海华力集成电路制造有限公司 Cmos保护层结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110917A1 (en) * 2004-11-19 2006-05-25 Shu-Jen Chen Method of metallization in the fabrication of integrated circuit devices
CN101005060A (zh) * 2006-01-19 2007-07-25 台湾积体电路制造股份有限公司 互连线的结构及其形成方法
US20080121610A1 (en) * 2006-11-28 2008-05-29 Yoshihide Nagata Method of manufacturing fine patterns
CN102543854A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种消除铜互连结构中铜凸起缺陷的方法
CN107895733A (zh) * 2017-11-16 2018-04-10 上海华力微电子有限公司 一种降低逻辑器件金属突出缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110917A1 (en) * 2004-11-19 2006-05-25 Shu-Jen Chen Method of metallization in the fabrication of integrated circuit devices
CN101005060A (zh) * 2006-01-19 2007-07-25 台湾积体电路制造股份有限公司 互连线的结构及其形成方法
US20080121610A1 (en) * 2006-11-28 2008-05-29 Yoshihide Nagata Method of manufacturing fine patterns
CN102543854A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种消除铜互连结构中铜凸起缺陷的方法
CN107895733A (zh) * 2017-11-16 2018-04-10 上海华力微电子有限公司 一种降低逻辑器件金属突出缺陷的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785747A (zh) * 2020-07-17 2020-10-16 上海华力集成电路制造有限公司 Cmos保护层结构及其制造方法

Similar Documents

Publication Publication Date Title
TWI584477B (zh) 利用氣體團簇離子束形成暫置鰭片
US20150380313A1 (en) Method of forming semiconductor structure with horizontal gate all around structure
US10439022B2 (en) Structure and formation method of semiconductor device structure with gate stack
US20190131240A1 (en) Forming Interlayer Dielectric Material by Spin-On Metal Oxide Deposition
US8614467B2 (en) Method of gate work function adjustment and metal gate transistor
TW201735180A (zh) 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置
TW202129719A (zh) 半導體結構及其形成方法
CN110504209A (zh) 一种改善dv刻蚀铜扩散的工艺方法
TWI434397B (zh) 半導體裝置的多層吸除結構及方法
CN113964085A (zh) 制造半导体器件的方法
US20150206840A1 (en) Semiconductor device structure and method of manufacturing the same
CN107346731B (zh) 一种减少铜膜厚度的方法
DE102015112916A1 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
US9716090B2 (en) FinFet structure
US7871904B2 (en) Wafer processing method for improving gettering capabilities of wafers made therefrom
CN108933137B (zh) 静态随机存储器及其制造方法
CN108630527A (zh) 一种接触孔的清洗方法
CN104795355A (zh) 硅通孔结构的制备方法
CN108666209B (zh) 一种半导体衬底的制作方法
CN103779267B (zh) 一种半导体结构的形成方法
CN111430226B (zh) 一种多晶硅的沉积方法及其应用
US20140024201A1 (en) Method for fabricating semiconductor device
CN111696867B (zh) 半导体结构及形成方法
CN110034142A (zh) 改善形成uts cis中金属突出缺陷的方法及逻辑晶圆
KR20100079158A (ko) 바이폴라 접합 트랜지스터 제조 방법 및 이를 구현하기 위한 바이폴라 접합 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126

RJ01 Rejection of invention patent application after publication