CN111785747A - Cmos保护层结构及其制造方法 - Google Patents
Cmos保护层结构及其制造方法 Download PDFInfo
- Publication number
- CN111785747A CN111785747A CN202010691605.5A CN202010691605A CN111785747A CN 111785747 A CN111785747 A CN 111785747A CN 202010691605 A CN202010691605 A CN 202010691605A CN 111785747 A CN111785747 A CN 111785747A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- layer
- thickness
- cmos
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011241 protective layer Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 230000008021 deposition Effects 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical group [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000001556 precipitation Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 description 25
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种CMOS保护层结构，其形成于CMOS的金属层上，包括：第一保护层，其淀积形成在所述金属层上，其厚度为第一厚度；第二保护层，其淀积形成在所述第一保护层上，其厚度为第二厚度；其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积第一保护层所需温度低于淀积第二保护层所需温度。本发明用于CMOS金属工艺后能避免金属析出形成凸丘缺陷，能提高CMOS的均一性和稳定性，进而能提高良品率。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种用于CMOS(互补金属氧化物半导体Complementary Metal Oxide Semiconductor)的保护层结构。本发明还涉及一种用于CMOS(互补金属氧化物半导体Complementary Metal Oxide Semiconductor)保护层结构的制造方法。
背景技术
现有CMOS图像传感器(CMOSImageSensor，CIS)包括像素单元电路和CMOS电路。相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
现有CMOS图像传感器的制造方法主要包括如下步骤：
步骤1、在半导体衬底如硅衬底上同时形成像素区的像素单元电路的各MOS晶体管以及逻辑区的CMOS电路的各MOS晶体管的栅介质层如栅氧化层和多晶硅栅。
步骤2、形成氧化层，所述氧化层覆盖在各所述多晶硅栅的顶部表面和侧面以及各所述多晶硅栅的外部表面上。
步骤3、掩模层进行光刻将逻辑区打开，以及将像素区保护。此处的掩模层是用于在后续的形成侧墙的刻蚀中保护像素区域，保证逻辑区刻蚀的同时像素区保留。
步骤4、在掩模层的保护下进行氧化层的刻蚀在逻辑区的多晶硅栅的侧面形成氧化层侧墙。
步骤5、去除掩模层，在像素区的表面形成保护层，保护层在后续的工艺中(如金属工艺)防止在所述像素区中引入杂质导致白色像素的污染。
现有技术淀积保护层后进行WAT Test后扫描发现了金属析出造成的凸丘缺陷，形成金属污染，影响器件的性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种用于CMOS金属工艺后，能避免金属析出形成凸丘缺陷的CMOS保护层结构。
本发明要解决的另一技术问题是提供一种用于CMOS金属工艺后，能避免金属析出形成凸丘缺陷的CMOS保护层结构制造方法。
为解决上述技术问题，本发明提供的CMOS保护层结构，其形成于CMOS的金属层上，包括：
第一保护层，其淀积形成在所述金属层上，其厚度为第一厚度；
第二保护层，其淀积形成在所述第一保护层上，其厚度为第二厚度；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积第一保护层所需温度低于淀积第二保护层所需温度。
可选择的，进一步改进所述的CMOS保护层结构，第一保护层是氮碳硅化合物层，第二保护层是氮化硅层。
可选择的，进一步改进所述的CMOS保护层结构，第一保护层厚度范围是100埃～150埃，第二保护层厚度范围是2000埃～3000埃。
可选择的，进一步改进所述的CMOS保护层结构，第一保护层厚度范围是130埃，第二保护层厚度范围是2370埃。
可选择的，进一步改进所述的CMOS保护层结构，所述金属层是铜层。
本发明提供一种CMOS保护层结构制造方法，其用于CMOS金属层形成之后，包括以下步骤：
在金属层上使用第一种氮化物淀积形成第一厚度的第一保护层；
在第一保护层上使用第二种氮化物淀积形成第二厚度的第二保护层；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积形成第一保护层制程所需要的温度低于淀积形成第二保护层制程所需要的温度。
可选择的，进一步改进所述CMOS保护层结构制造方法，第一保护层是氮碳硅化合物层，第二保护层是氮化硅层。
可选择的，进一步改进所述CMOS保护层结构制造方法，第一保护层厚度范围是100埃～150埃，第二保护层厚度范围是2000埃～3000埃。
可选择的，进一步改进所述CMOS保护层结构制造方法，第一保护层厚度范围是130埃，第二保护层厚度范围是2370埃。
可选择的，进一步改进所述CMOS保护层结构制造方法，所述金属层是铜层。
经过进一步分析发现是金属工艺中的金属发生析出是造成凸丘缺陷的原因，那么通过降低金属析出，能很好的降低凸丘缺陷的形成。氮碳硅化合物层淀积所需要的温度要低于氮化硅层，相对的低温能降低金属离子的活跃程度。因此，在金属层上淀积氮碳硅化合物层能有效减少金属发生析出形成凸丘缺陷。并且，在形成氮碳硅化合物层后再经过相对高温形成氮化硅层时，由于已存在氮碳硅化合物层，由于该氮碳硅化合物层的保护，金属析出情况也能进一步降低。本发明能提高CMOS的均一性和稳定性，进而能提高良品率。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明CMOS保护层结构示意图。
图2是本发明CMOS保护层结构制造方法流程示意图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例，如图1所述，本发明提供的CMOS保护层结构，其形成于CMOS的金属层上，包括：
第一保护层，其淀积形成在所述金属层上，其厚度为第一厚度；
第二保护层，其淀积形成在所述第一保护层上，其厚度为第二厚度；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积第一保护层所需温度低于淀积第二保护层所需温度。
本发明第一实施例通过降低金属析出，能很好的降低凸丘缺陷的形成积第一保护层所需温度低于淀积第二保护层所需温度，相对的低温能降低金属离子的活跃程度。因此，在金属层上淀积第一保护层能有效减少金属发生析出形成凸丘缺陷。并且，在形成第一保护层后再经过相对高温形成第二保护层时，由于已存在第一保护层，由于该第一保护层的保护，金属析出情况也能进一步降低。
第二实施例，本发明提供的CMOS保护层结构，其形成于CMOS的金属层上，包括：
氮碳硅化合物层淀积形成在所述金属铜层上，其厚度为范围是100埃～150埃；
氮化硅层淀积形成在所述氮碳硅化合物层上，其厚度为范围是2000埃～3000埃。
第三实施例，本发明提供的CMOS保护层结构，其形成于CMOS的金属层上，包括：
氮碳硅化合物层淀积形成在所述金属铜层上，其厚度为130埃；
氮化硅层淀积形成在所述氮碳硅化合物层上，其厚度为范围是2370埃。
第四实施例，如图2所述，本发明提供一种CMOS保护层结构制造方法，其用于CMOS金属层形成之后，包括以下步骤：
在金属层上使用第一种氮化物淀积形成第一厚度的第一保护层；
在第一保护层上使用第二种氮化物淀积形成第二厚度的第二保护层；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积形成第一保护层制程所需要的温度低于淀积形成第二保护层制程所需要的温度。
第五实施例，本发明提供一种CMOS保护层结构制造方法，其用于CMOS金属层形成之后，包括以下步骤：
在金属铜层上使用氮碳硅化合物淀积形成厚度范围是100埃～150埃的氮碳硅化合物层；
在氮碳硅化合物层上使用氮化硅淀积形成厚度范围是2000埃～3000埃的氮化硅层。
第六实施例，本发明提供一种CMOS保护层结构制造方法，其用于CMOS金属层形成之后，包括以下步骤：
在金属铜层上使用氮碳硅化合物淀积形成厚度范围是130埃的氮碳硅化合物层；
在氮碳硅化合物层上使用氮化硅淀积形成厚度范围是2370埃的氮化硅层。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种CMOS保护层结构，其形成于CMOS的金属层上，其特征在于，包括：
第一保护层，其淀积形成在所述金属层上，其厚度为第一厚度；
第二保护层，其淀积形成在所述第一保护层上，其厚度为第二厚度；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积第一保护层所需温度低于淀积第二保护层所需温度。
2.如权利要求1所述的CMOS保护层结构，其特征在于：第一保护层是氮碳硅化合物层，第二保护层是氮化硅层。
3.如权利要求1所述的CMOS保护层结构，其特征在于：第一保护层厚度范围是100埃～150埃，第二保护层厚度范围是2000埃～3000埃。
4.如权利要求3所述的CMOS保护层结构，其特征在于：第一保护层厚度范围是130埃，第二保护层厚度范围是2370埃。
5.如权利要求1-4任意一项所述的CMOS保护层结构，其特征在于：所述金属层是铜层。
6.一种CMOS保护层结构制造方法，其用于CMOS金属层形成之后，其特征在于，包括以下步骤：
在金属层上使用第一种氮化物淀积形成第一厚度的第一保护层；
在第一保护层上使用第二种氮化物淀积形成第二厚度的第二保护层；
其中，第一保护层和第二保护层是不同材料淀积形成的氮化层，第二厚度大于第一厚度，淀积形成第一保护层制程所需要的温度低于淀积形成第二保护层制程所需要的温度。
7.如权利要求6所述CMOS保护层结构制造方法，其特征在于：第一保护层是氮碳硅化合物层，第二保护层是氮化硅层。
8.如权利要求6所述CMOS保护层结构制造方法，其特征在于：第一保护层厚度范围是100埃～150埃，第二保护层厚度范围是2000埃～3000埃。
9.如权利要求7所述CMOS保护层结构制造方法，其特征在于：第一保护层厚度范围是130埃，第二保护层厚度范围是2370埃。
10.如权利要求6-9任意一项所述的CMOS保护层结构制造方法，其特征在于：所述金属层是铜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010691605.5A CN111785747A (zh) | 2020-07-17 | 2020-07-17 | Cmos保护层结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010691605.5A CN111785747A (zh) | 2020-07-17 | 2020-07-17 | Cmos保护层结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785747A true CN111785747A (zh) | 2020-10-16 |
Family
ID=72763517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010691605.5A Pending CN111785747A (zh) | 2020-07-17 | 2020-07-17 | Cmos保护层结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785747A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107895733A (zh) * | 2017-11-16 | 2018-04-10 | 上海华力微电子有限公司 | 一种降低逻辑器件金属突出缺陷的方法 |
| CN110504211A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力集成电路制造有限公司 | 改善顶层铜互连层的丘状凸起缺陷的工艺方法 |
| CN110504209A (zh) * | 2019-08-19 | 2019-11-26 | 上海华力微电子有限公司 | 一种改善dv刻蚀铜扩散的工艺方法 |
| CN110957264A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 铜扩散阻挡层的制备方法 |
-
2020
- 2020-07-17 CN CN202010691605.5A patent/CN111785747A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107895733A (zh) * | 2017-11-16 | 2018-04-10 | 上海华力微电子有限公司 | 一种降低逻辑器件金属突出缺陷的方法 |
| CN110957264A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 铜扩散阻挡层的制备方法 |
| CN110504209A (zh) * | 2019-08-19 | 2019-11-26 | 上海华力微电子有限公司 | 一种改善dv刻蚀铜扩散的工艺方法 |
| CN110504211A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力集成电路制造有限公司 | 改善顶层铜互连层的丘状凸起缺陷的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070055729A (ko) | 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법 | |
| US8030196B2 (en) | Transistor formation using capping layer | |
| CN110310926B (zh) | 解决sram单元器件金属硅化物缺陷形成的方法 | |
| US20030211717A1 (en) | Semiconductor device with a self-aligned contact and a method of manufacturing the same | |
| CN111785747A (zh) | Cmos保护层结构及其制造方法 | |
| US20090004769A1 (en) | Method for manufacturing image sensor | |
| US20060105569A1 (en) | Method for manufacturing semiconductor device | |
| CN101752313A (zh) | 一种具有自对准接触孔的表面沟道pmos器件及制作方法 | |
| CN101937879B (zh) | 锗硅Bi-CMOS器件制备工艺 | |
| CN100594598C (zh) | 半导体器件及其制造方法 | |
| CN112038359A (zh) | Bsi工艺深沟槽隔离制造方法 | |
| US20030096458A1 (en) | Method of manufacturing thin film transistor | |
| US20040241948A1 (en) | Method of fabricating stacked gate dielectric layer | |
| US20020132428A1 (en) | Method for fabricating a MOS transistor of an embedded memory | |
| CN112802741B (zh) | 高压栅氧化层制作方法、高压栅氧化层和终端设备 | |
| US6946388B1 (en) | Method for fabricating semiconductor devices | |
| US6214713B1 (en) | Two step cap nitride deposition for forming gate electrodes | |
| CN102263062B (zh) | 复合半导体器件的侧壁形成方法 | |
| US20050170596A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN102437094B (zh) | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法 | |
| JP4801942B2 (ja) | 薄膜トランジスタ搭載配線基板 | |
| CN113394110A (zh) | Hkmg结构制作方法 | |
| CN113972265A (zh) | 一种改善带场板的ldmos制程工艺的方法 | |
| CN114899145A (zh) | 共享接触孔制造方法 | |
| US9343319B2 (en) | Inspection method and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |