CN110491936A - 双多晶硅栅的载流子存储型igbt器件 - Google Patents
双多晶硅栅的载流子存储型igbt器件 Download PDFInfo
- Publication number
- CN110491936A CN110491936A CN201910773365.0A CN201910773365A CN110491936A CN 110491936 A CN110491936 A CN 110491936A CN 201910773365 A CN201910773365 A CN 201910773365A CN 110491936 A CN110491936 A CN 110491936A
- Authority
- CN
- China
- Prior art keywords
- groove
- conduction type
- cellular
- polycrystalline silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 230000001413 cellular effect Effects 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 238000009825 accumulation Methods 0.000 claims abstract description 30
- 238000009413 insulation Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- -1 and certainly Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种IGBT器件，尤其是一种双多晶硅栅的载流子存储型IGBT器件，属于IGBT器件的技术领域。在元胞沟槽内填充沟槽内栅极多晶硅，在元胞沟槽的槽口外设置沟槽外栅极多晶硅，沟槽内栅极多晶硅通过沟槽内绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离，通过槽口绝缘氧化层能实现沟槽内栅极多晶硅与沟槽外栅极多晶硅的绝缘隔离，沟槽外栅极多晶硅的横向宽度大于沟槽内栅极多晶硅的横向宽度，能降低对载流子存储层的浓度影响，降低载流子存储层高能注入时对绝缘栅氧化层的影响，降低元胞沟槽的电场峰值，提高了IGBT器件的击穿电压，提高了IGBT器件漏电的控制能力。
Description
技术领域
本发明涉及一种IGBT器件，尤其是一种双多晶硅栅的载流子存储型IGBT器件，属于IGBT器件的技术领域。
背景技术
IGBT俗称电力电子装置的的“CPU”。作为电力电子重要大功率主流器件之一，IGBT已经广泛应用于家用电器、交通运输、电力工程、可再生能源和智能电网等领域。在工业应用方面，如交通控制、功率变换、工业电机、不间断电源、风电与太阳能设备，以及用于自动控制的变频器。在消费电子方面，IGBT用于家用电器、相机。IGBT是能源转换与传输的核心器件，采用IGBT进行功率变换，能够提供用电效率和质量，具有高效节能和绿色环保的特点，传统的沟槽IGBT(T-IGBT)随着元胞宽度的减小，需要更低的导通压降和更高的集成度。
对于N型IGBT器件，沟槽栅载流子存储型IGBT器件由于采用了高掺杂浓度和一定厚度的N型载流子储存结构，使IGBT器件靠近发射极一端的载流子浓度得到很大改善，从而提高了N型漂移区的电导调制能力，改善了N型漂移区的载流子浓度分布，进一步可以改善IGBT的正向导通压降和关断损耗的折中。N型载流子储存层通过提高电子的横向扩散以及为空穴提供一个势垒来提高电导调制。然而这时P型基区/N型载流子存储层的结附近的电场集中极大的影响了器件的击穿电压，尤其是当N型载流子存储层的浓度增大时，影响更加明显。另一方面，因为沟槽栅的引入，容易在沟槽底部形成电场尖峰，从而进一步的降低器件的耐压。
因此，现有沟槽栅载流子存储型IGBT器件技术在载流子存储层注入时，沟槽栅完全暴露在注入环境下，高能注入对沟槽栅介质具有一定的影响，并容易产生注入缺陷，对栅介质的击穿电压稳定性有一定的影响。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种双多晶硅栅的载流子存储型IGBT器件，其能降低对载流子存储层的浓度影响，降低载流子存储层高能注入时对绝缘栅氧化层的影响，降低元胞沟槽的电场峰值，提高了IGBT器件的击穿电压，提高了IGBT器件漏电的控制能力。
按照本发明提供的技术方案，所述双多晶硅栅的载流子存储型IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，所述元胞区内的元胞包括元胞沟槽；
在IGBT器件的截面上，在元胞沟槽内填充有沟槽内栅极多晶硅，所述沟槽内栅极多晶硅通过覆盖元胞沟槽侧壁以及底壁的沟槽内绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；在沟槽内栅极多晶硅的正上方设置沟槽外栅极多晶硅，沟槽外栅极多晶硅位于元胞沟槽槽口的上方，且沟槽外栅极多晶硅通过槽口绝缘氧化层与沟槽内栅极多晶硅绝缘隔离；
在相邻元胞沟槽间设置第二导电类型基区，所述第二导电类型基区与元胞沟槽的外侧壁接触，第二导电类型基区位于元胞沟槽槽底的上方，在第二导电类型基区的正下方设置第一导电类型载流子存储层，所述第一导电类型载流子存储层与第二导电类型基区的底部接触，且第一导电类型载流子存储层的底部位于元胞沟槽槽底的下方；
在第二导电类型基区内设置第二导电类型发射区以及位于所述第二导电类型发射区两侧的第一导电类型发射区，沟槽外栅极多晶硅通过槽口绝缘氧化层与第二导电类型基区以及第一导电类型发射区绝缘隔离；
在半导体基板正面的上方还设置发射极金属，所述发射极金属通过绝缘介质层与沟槽外栅极多晶硅绝缘隔离，且发射极金属与第一导电类型发射区以及第二导电类型发射区欧姆接触。
所述半导体基板包括第一导电类型漂移区以及邻接所述第一导电类型漂移区的第一导电类型场截止层，在第一导电类型场截止层上设置第二导电类型集电区，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区之间，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触；元胞沟槽、第二导电类型基区以及第一导电类型载流子存储层均位于第一导电类型漂移区内。
所述槽口绝缘氧化层、沟槽内绝缘氧化层均为二氧化硅层，且槽口绝缘氧化层与沟槽内绝缘氧化层具有相同的厚度。
所述沟槽外栅极多晶硅的横向宽度大于沟槽内栅极多晶硅的横向宽度，且沟槽外栅极多晶硅的宽度元胞沟槽的宽度，沟槽内栅极多晶硅的深度大于沟槽外栅极多晶硅的横向宽度。
所述半导体基板的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型功率IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本发明的优点：在元胞沟槽内填充沟槽内栅极多晶硅，在元胞沟槽的槽口外设置沟槽外栅极多晶硅，沟槽内栅极多晶硅通过沟槽内绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离，通过槽口绝缘氧化层能实现沟槽内栅极多晶硅与沟槽外栅极多晶硅的绝缘隔离，沟槽外栅极多晶硅的横向宽度大于沟槽内栅极多晶硅的横向宽度，能降低对载流子存储层的浓度影响，降低载流子存储层高能注入时对绝缘栅氧化层的影响，降低元胞沟槽的电场峰值，提高了IGBT器件的击穿电压，提高了IGBT器件漏电的控制能力。
附图说明
图1为本发明的结构示意图。
附图标记说明：1-P+集电区、2-N型场截止层、3-N型漂移区、4-沟槽内栅极多晶硅、5-N型载流子存储层、6-P型基区、7-N+发射区、8-P+发射区、9-沟槽内绝缘氧化层、10-元胞沟槽、11-槽口绝缘氧化层以及12-沟槽外栅极多晶硅。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能降低对N型载流子存储层5的浓度影响，降低N型载流子存储层5高能注入时对沟槽内绝缘栅氧化层9的影响，降低元胞沟槽10的电场峰值，提高IGBT器件的击穿电压以及漏电的控制能力，以N型IGBT器件为例，本发明包括具有N导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，所述元胞区内的元胞包括元胞沟槽10；
在IGBT器件的截面上，在元胞沟槽10内填充有沟槽内栅极多晶硅4，所述沟槽内栅极多晶硅4通过覆盖元胞沟槽10侧壁以及底壁的沟槽内绝缘氧化层9与所在元胞沟槽10的侧壁以及底壁绝缘隔离；在沟槽内栅极多晶硅4的正上方设置沟槽外栅极多晶硅12，沟槽外栅极多晶硅12位于元胞沟槽10槽口的上方，且沟槽外栅极多晶硅12通过槽口绝缘氧化层11与沟槽内栅极多晶硅4绝缘隔离；
在相邻元胞沟槽10间设置P型基区6，所述P型基区6与元胞沟槽10的外侧壁接触，P型基区6位于元胞沟槽10槽底的上方，在P型基区6的正下方设置N型载流子存储层5，所述N型载流子存储层5与P型基区6的底部接触，且N型载流子存储层5的底部位于元胞沟槽10槽底的下方；
在P型基区6内设置P+发射区8以及位于所述P+发射区8两侧的N+发射区7，沟槽外栅极多晶硅12通过槽口绝缘氧化层11与P型基区6以及N+发射区7绝缘隔离；
在半导体基板正面的上方还设置发射极金属，所述发射极金属通过绝缘介质层与沟槽外栅极多晶硅12绝缘隔离，且发射极金属与N+发射区7以及P+发射区8欧姆接触。
具体地，所述半导体基板的材料包括硅，当然，半导体基板还可以选用其他的半导体材料，具体类型可以根据需要进行选择，此处不再赘述。元胞区一般位于半导体基板的中心区，当然，对于IGBT器件，在元胞区的外圈还需要有终端保护区，利用终端保护区能提高元胞区的耐压，终端保护区的具体可以选用现有常用的结构形式，终端保护区、元胞区间的具体配合以及位置关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。
本发明实施例中，元胞区的元胞采用沟槽结构结构，即元胞包括元胞沟槽10，在元胞沟槽10内填充有沟槽内栅极多晶硅4，所述沟槽内栅极多晶硅4完全位于元胞沟槽10内，即沟槽内栅极多晶硅4的长度小于元胞沟槽10的深度，沟槽内栅极多晶硅4的宽度小于元胞沟槽10的宽度，在元胞沟槽10内的侧壁以及底壁上覆盖有沟槽内绝缘氧化层9，当沟槽内栅极多晶硅4填充在元胞沟槽10内时，沟槽内栅极多晶硅4通过沟槽内绝缘氧化层9与元胞沟槽10的侧壁以及底壁绝缘隔离。
具体实施时，在元胞沟槽10的正上方还设置沟槽外栅极多晶硅12，沟槽外栅极多晶硅12位于元胞沟槽10槽口的上方，且沟槽外栅极多晶硅12位于沟槽内栅极多晶硅4的正上方。沟槽外栅极多晶硅12通过槽口绝缘氧化层11与沟槽内栅极多晶硅4绝缘隔离，槽口绝缘氧化层11与沟槽内绝缘氧化层9以及沟槽内栅极多晶硅4接触。
本发明实施例中，在元胞沟槽10的两侧设置P型基区6，P型基区6位于元胞沟槽10槽底的上方，在P型基区6内设置N+发射区7以及P+发射区8，N+发射区7与P+发射区8邻接，N+发射区7、P+发射区8中，N+发射区7更邻近元胞沟槽10的外侧壁，但N+发射区7与元胞沟槽10的外侧壁非接触。P+发射区8的掺杂浓度大于P型基区6的掺杂浓度，N+发射区7、P+发射区8的深度小于P型基区6的深度。在P型基区6的下方设置N型载流子存储层5，N型载流子存储层5与P型基区6的底部接触，N型载流子存储层5的底部位于元胞沟槽10槽底的下方，且N型载流子存储层5与元胞沟槽10的外侧壁非接触。N型载流子存储层5的掺杂浓度大于半导体基板的掺杂浓度。
具体实施实时，为了能形成IGBT器件的发射极，需要在半导体基板的正面设置发射极金属，所述发射极金属与N+发射区7、P+发射区8欧姆接触。发射极金属通过绝缘介质层与沟槽外栅极多晶硅12绝缘隔离，且发射极金属通过绝缘介质层以及沟槽外栅极多晶硅能与P型基区6隔离。绝缘介质层可以采用氮化硅或二氧化硅层，发射极金属采用现有常用的材料，具体制备绝缘介质层以及发射极金属的工艺过程均为本技术领域人员所熟知，此处不再赘述。本发明实施例中，通过沟槽外栅极多晶硅12以及沟槽内栅极多晶硅4能共同形成IGBT器件的栅电极，通过沟槽外栅极多晶硅12能形成平面栅结构，通过沟槽内栅极多晶硅4能形成沟槽栅结构。通过形成的平面栅结构的屏蔽作用能减弱离子注入形成N型载流子存储层5过程中对沟槽内栅极多晶硅4的影响。
进一步地，所述槽口绝缘氧化层11、沟槽内绝缘氧化层9均为二氧化硅层，且槽口绝缘氧化11层与沟槽内绝缘氧化层9具有相同的厚度。
本发明实施例中，沟槽内绝缘氧化层9、槽口绝缘氧化层11可以采用热氧化生长得到。所述沟槽外栅极多晶硅12的横向宽度大于沟槽内栅极多晶硅4的横向宽度，且沟槽外栅极多晶硅12的宽度元胞沟槽10的宽度，沟槽内栅极多晶硅4的深度大于沟槽外栅极多晶硅12的横向宽度。具体实施时，通过将沟槽外栅极多晶硅12的横向宽度大于沟槽内栅极多晶硅4的横向宽度，即将沟槽外栅极多晶硅12向下投影时，沟槽外栅极多晶硅12能将沟槽内栅极多晶硅4全覆盖，从而能降低离子注入形成N型载流子存储层5时对沟槽内绝缘氧化层9的影响，降低元胞沟槽10的电场峰值，提高IGBT器件的击穿电压以及漏电的控制能力。
进一步地，所述半导体基板包括N型漂移区3以及邻接所述N型漂移区3的N+场截止层2，在N+场截止层2上设置P+集电区1，N+场截止层2位于P+集电区1与N型漂移区3之间，在P+集电区1上设置集电极金属层，所述集电极金属层与P+集电区1欧姆接触；元胞沟槽10、P型基区6以及N型载流子存储层5均位于N型漂移区3内。
本发明实施例中，N型漂移区3的掺杂浓度低于N+场截止层2的掺杂浓度，N型漂移区3的厚度大于N+场截止层2的厚度，元胞沟槽10、P型基区6、N型载流子存储层5均设置于N型漂移区3内。
为了形成IGBT器件的集电极结构，在N+场截止层2上设置P+集电区1，在P+集电区1上设置集电极金属层，集电极金属层与P+集电区1欧姆接触，通过集电极金属层层与P+集电区1能形成IGBT器件的集电极。
Claims (5)
1.一种双多晶硅栅的载流子存储型IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，所述元胞区内的元胞包括元胞沟槽；其特征是：
在IGBT器件的截面上，在元胞沟槽内填充有沟槽内栅极多晶硅，所述沟槽内栅极多晶硅通过覆盖元胞沟槽侧壁以及底壁的沟槽内绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；在沟槽内栅极多晶硅的正上方设置沟槽外栅极多晶硅，沟槽外栅极多晶硅位于元胞沟槽槽口的上方，且沟槽外栅极多晶硅通过槽口绝缘氧化层与沟槽内栅极多晶硅绝缘隔离；
在相邻元胞沟槽间设置第二导电类型基区，所述第二导电类型基区与元胞沟槽的外侧壁接触，第二导电类型基区位于元胞沟槽槽底的上方，在第二导电类型基区的正下方设置第一导电类型载流子存储层，所述第一导电类型载流子存储层与第二导电类型基区的底部接触，且第一导电类型载流子存储层的底部位于元胞沟槽槽底的下方；
在第二导电类型基区内设置第二导电类型发射区以及位于所述第二导电类型发射区两侧的第一导电类型发射区，沟槽外栅极多晶硅通过槽口绝缘氧化层与第二导电类型基区以及第一导电类型发射区绝缘隔离；
在半导体基板正面的上方还设置发射极金属，所述发射极金属通过绝缘介质层与沟槽外栅极多晶硅绝缘隔离，且发射极金属与第一导电类型发射区以及第二导电类型发射区欧姆接触。
2.根据权利要求1所述的双多晶硅栅的载流子存储型IGBT器件，其特征是：所述半导体基板包括第一导电类型漂移区以及邻接所述第一导电类型漂移区的第一导电类型场截止层，在第一导电类型场截止层上设置第二导电类型集电区，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区之间，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触；元胞沟槽、第二导电类型基区以及第一导电类型载流子存储层均位于第一导电类型漂移区内。
3.根据权利要求1所述的双多晶硅栅的载流子存储型IGBT器件，其特征是：所述槽口绝缘氧化层、沟槽内绝缘氧化层均为二氧化硅层，且槽口绝缘氧化层与沟槽内绝缘氧化层具有相同的厚度。
4.根据权利要求1所述的双多晶硅栅的载流子存储型IGBT器件，其特征是：所述沟槽外栅极多晶硅的横向宽度大于沟槽内栅极多晶硅的横向宽度，且沟槽外栅极多晶硅的宽度元胞沟槽的宽度，沟槽内栅极多晶硅的深度大于沟槽外栅极多晶硅的横向宽度。
5.根据权利要求1所述的双多晶硅栅的载流子存储型IGBT器件，其特征是：所述半导体基板的材料包括硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773365.0A CN110491936B (zh) | 2019-08-21 | 2019-08-21 | 双多晶硅栅的载流子存储型igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773365.0A CN110491936B (zh) | 2019-08-21 | 2019-08-21 | 双多晶硅栅的载流子存储型igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491936A true CN110491936A (zh) | 2019-11-22 |
| CN110491936B CN110491936B (zh) | 2023-05-12 |
Family
ID=68552529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910773365.0A Active CN110491936B (zh) | 2019-08-21 | 2019-08-21 | 双多晶硅栅的载流子存储型igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491936B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114334648A (zh) * | 2021-12-29 | 2022-04-12 | 江苏中科君芯科技有限公司 | 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258847A (zh) * | 2013-05-09 | 2013-08-21 | 电子科技大学 | 一种双面场截止带埋层的rb-igbt器件 |
| CN104051509A (zh) * | 2013-03-14 | 2014-09-17 | 万国半导体股份有限公司 | 带有掩埋浮动p-型屏蔽的新型双栅极沟槽igbt |
| CN105047705A (zh) * | 2015-06-30 | 2015-11-11 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
-
2019
- 2019-08-21 CN CN201910773365.0A patent/CN110491936B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051509A (zh) * | 2013-03-14 | 2014-09-17 | 万国半导体股份有限公司 | 带有掩埋浮动p-型屏蔽的新型双栅极沟槽igbt |
| CN103258847A (zh) * | 2013-05-09 | 2013-08-21 | 电子科技大学 | 一种双面场截止带埋层的rb-igbt器件 |
| CN105047705A (zh) * | 2015-06-30 | 2015-11-11 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114334648A (zh) * | 2021-12-29 | 2022-04-12 | 江苏中科君芯科技有限公司 | 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构 |
| CN114334648B (zh) * | 2021-12-29 | 2024-04-19 | 江苏中科君芯科技有限公司 | 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491936B (zh) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102683402B (zh) | 一种平面栅电荷存储型igbt | |
| CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN209183552U (zh) | 一种复合栅双极型晶体管器件 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN103474465B (zh) | 一种超结mosfet器件及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN203339170U (zh) | 绝缘栅双极型晶体管 | |
| CN108899363A (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN110491936A (zh) | 双多晶硅栅的载流子存储型igbt器件 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| CN218069857U (zh) | 具有倒t型埋层的深沟槽型功率器件 | |
| CN203871337U (zh) | 沟槽型igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |