CN110474624A - 一种脉宽调制模块延时的关键路径补偿系统及其方法 - Google Patents
一种脉宽调制模块延时的关键路径补偿系统及其方法 Download PDFInfo
- Publication number
- CN110474624A CN110474624A CN201910755118.8A CN201910755118A CN110474624A CN 110474624 A CN110474624 A CN 110474624A CN 201910755118 A CN201910755118 A CN 201910755118A CN 110474624 A CN110474624 A CN 110474624A
- Authority
- CN
- China
- Prior art keywords
- signal
- reset
- module
- level
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000012360 testing method Methods 0.000 claims abstract description 65
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 11
- 101100108191 Vibrio parahaemolyticus serotype O3:K6 (strain RIMD 2210633) add gene Proteins 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 3
- 210000001367 artery Anatomy 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 210000003462 vein Anatomy 0.000 claims 1
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明公开了一种脉宽调制模块关键路径延时的补偿系统及其方法,该系统的总线控制模块控制整体电路的工作状态并根据控制信号的变化切换状态,当数字脉宽调制电路接收到外界的输入信号后,整体的电路由检测模式进入测试模式,并由测试信号发生模块产生测试信号,经过第一级延时估算模块与第二级延时估算模块的计算得出关键路径的延时信息,并通过译码模块将其译码成为与输入信号位宽一致的补偿信号,最终通过信号补偿模块将该信号与输入信号做减法运算从而实现关键路径的补偿。本发明能有效地消除数字脉宽调制电路中的关键路径延时,并提高输出范围与输出线性度。
Description
技术领域
本发明属于电源管理技术领域,具体说是一种数字脉宽调制电路的关键路径补偿方法和系统。
背景技术
高时间分辨率的数字脉宽调制电路已经成为高性能数字控制环路的关键部分,而在高位宽,高精度的数字脉宽调制电路已经成为行业和学术界的重点研究方向。由于数字脉宽调制电路中存在着异步复位路径的延时,也即关键路径延时,且该延时难以精确抵消,其影响数字脉宽调制电路的控制精度,限制了整个数字控制环路的性能,因此其仍是一个急需解决的问题。
传统的数字脉宽调制电路为了补偿关键路径的延时,通常通过在置位路径上增加一段粗略的延时大致抵消复位路径的延时,然而这种方法不具有普适性,在切换设计工艺或者切换芯片的使用环境时,关键路径的延时会因此发生变化,导致补偿失效。
发明内容
本发明为克服现有技术存在的缺点,提出一种脉宽调制模块关键路径延时的补偿系统及其方法及其方法,以期能有效地消除数字脉宽调制电路中的关键路径延时,并提高输出范围与输出线性度。
本发明为解决技术问题采用如下技术方案:
本发明一种脉宽调制模块关键路径延时的补偿系统的特点包括:总线控制模块、第一级延时估算模块、第二级延时估算模块、数字脉宽调制电路、测试信号发生模块、信号补偿模块;
设置所述总线控制模块的工作模式包括:检测模式、测试模式和工作模式;
所述总线控制模块在所述检测模式下检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中;
所述总线控制模块在测试模式下产生高电平的第一级触发信号ST1给所述第一级延时估算模块用于启动所述第一级延时估算模块;同时,所述测试信号发生模块发送测试信号给所述数字脉宽调制电路,由所述数字脉宽调制电路根据所述测试信号产生高电平的置位信号set与高电平的复位信号reset并发送给所述第一级延时估算模块;
所述第一级延时估算模块在接收到所述高电平的第一级触发信号ST1后,计算所述置位信号set与复位信号reset之间的时间差,从而得到第一级延时估算结果n并发送给所述译码模块,同时将低电平的第一级触发信号ST1反馈给所述总线控制模块;
所述总线控制模块接收到所述低电平的第一级触发信号ST1,产生高电平的第二级触发信号ST2给所述第二级延时估算模块;同时,所述测试信号发生模块又发送测试信号给所述数字脉宽调制电路,由所述数字脉宽调制电路根据所述测试信号再产生高电平的置位信号set与高电平的复位信号reset并发送给所述第二级延时估算模块;
所述第二级延时估算模块将置位信号set延时n后,再计算与复位信号reset之间的时间差,从而得到第二级延时估算结果m并发送给译码模块,同时将低电平的第二级触发信号ST2反馈给所述总线控制模块;
所述译码模块对第一级延时估算结果n和第二级延时估算结果m进行译码,得到所述外部数据流的补偿信号并发送给所述信号补偿模块;
所述总线控制模块接收到所述低电平的第二级触发信号ST2,将自身的测试模式跳转到工作模式后锁定;
所述信号补偿模块计算所述外部数据流与补偿信号之间的差值并发送给所述数字脉宽调制电路;由所述数字脉宽调制电路产生经过补偿后的PWM波。
本发明为所述的补偿系统的特点也在于,在所述第一级延时估算模块设置有计数器,且所述计数器的工作频率与所述数字脉宽调制电路的工作频率相同;
当置位信号set=1时,计数器开始计数;当复位信号reset=1时,所述计数器停止计数,从而由所述计数器得到计数结果n并作为第一级延时估算结果。
所述第二级延时估算模块包括:延迟器、寄存器DFF、K个加法器add和反相器;
初始化所述K个加法器add的a输入端为低电平,b输入端均为高电平;初始化复位信号reset和置位信号set均为低电平;
所述置位信号set和第一级延时估算结果n输入所述延迟器后,得到延迟后的置位信号set’并发送给所述寄存器DFF;
所述寄存器DFF根据所接收到的延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
所述复位信号reset经过所述反相器后发送给K个加法器add的b输入端;
由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;所述第k个加法器add_k将所述进位信号C_k传递给第k+1个加法器add_k+1;由第k+1个加法器add_k+1得到计算结果out_k+1以及进位信号C_k+1;其中,k属于[1,K];
当复位信号reset为高电平时,将所述K个加法器add的计算结果所组成的二进制码作为所述第二级延时估算结果m。
本发明一种脉宽调制模块关键路径延时的补偿方法的特点是应用于包含检测模式、测试模式和工作模式的补充系统中,所述补偿方法是按如下步骤进行:
步骤1、在所述检测模式下,所述补偿系统检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中;
步骤2、在测试模式下,所述补偿系统产生测试信号,并根据所述测试信号产生高电平的置位信号set与高电平的复位信号reset;
步骤3、计算所述置位信号set与复位信号reset之间的时间差,从而得到第一级延时估算结果n;
步骤4、所述补偿系统再次产生测试信号,并根据所述测试信号再次产生高电平的置位信号set与高电平的复位信号reset;
步骤5、将置位信号set延时n后再计算与复位信号reset之间的时间差,从而得到第二级延时估算结果m;
步骤6、对第一级延时估算结果n和第二级延时估算结果m进行译码,得到所述外部数据流的补偿信号;同时,将自身的测试模式跳转到工作模式后锁定;
步骤7、在工作模式下,块计算所述外部数据流与补偿信号之间的差值并用于产生经过补偿后的PWM波。
本发明所述的补偿方法的特点也在于,所述步骤3是按如下过程进行:
当置位信号set=1时,利用计数器开始计数;当复位信号reset=1时,令所述计数器停止计数,从而由所述计数器得到计数结果n并作为第一级延时估算结果。
所述步骤5是按如下过程进行:
步骤5.1、初始化置位信号set和复位信号reset均为低电平;设置K个加法器add,并初始化所述K个加法器add的a输入端为低电平,b输入端均为高电平;
步骤5.2、利用延迟器对所述置位信号set和第一级延时估算结果n进行处理,得到延迟后的置位信号set’;
步骤5.2、由延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
步骤5.3、利用反相器将所述复位信号reset进行处理后发送给K个加法器add的b输入端;
步骤5.4、定义变量k,并初始化k=1;
步骤5.5、由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;并将所述进位信号C_k传递给第k+1个加法器add_k+1;
步骤5.6、判断复位信号reset是否为高电平,若是,则将所述K个加法器add的计算结果所组成的二进制码作为所述第二级延时估算结果m,否则,将k+1赋值给k后返回步骤5.5。
与现有技术相比,本发明的有益效果体现在:
1、本发明适用总线控制的方式,让系统工作于三种不同的模式,在系统进入正常工作模式前均可以自检测其关键路径的延时,并在正常工作模式下通过信号减弱的方式补偿该延时。由于已有的补偿方法需要经过精确的测量后得到延时数据,才能够在设计中加入相对应的延时模块以抵消关键路径延时。因而相比已有的补偿方法,本发明省去了芯片制造流片后测试的环节,大大降低了整个产品的开发时间以及成本。
2、本发明的关键路径延时估算方法采用了两级估算的方式,第一级估算补偿精度与系统的工作周期一致,第二级补偿精度与所用的加法器进位延时一致,由于加法器的进位延时精度非常高,能够达到50ps以内,而已有的补偿方法精度在ns级别,相比之下有着显著的提升。
3、传统的补偿方法只能够一次性设置固定的延时来进行补偿,随着芯片工作环境变化,关键路径发生变化时,补偿便失效。本发明的关键路径延时估算属于实时估算的方法,当由于芯片的工作环境变化导致芯片的关键路径延时发生变化时,本发明中的基于加法链的第二级延时估算模块也随之调整加法链的长度,对关键路径的延时做出实时的估算,因而具有更广泛的适用范围。
附图说明
图1是本发明提出的数字脉宽调制模块关键路径补偿系统的框架图;
图2是本发明的总线控制模块的模式切换流程图;
图3是本发明中第二级延时估算模块的示意图。
具体实施方式
本实施例中,如图1所示,一种脉宽调制模块关键路径延时的补偿系统包括:总线控制模块、第一级延时估算模块、第二级延时估算模块、数字脉宽调制电路、测试信号发生模块、信号补偿模块;
为了让脉宽调制模块能够实现在每次进入正常工作状态前均可以自检测其内部关键路径延时的大小,因而将总线控制模块的工作模式设置为三种,包括:检测模式、测试模式和工作模式,该三种模式的切换流程如图2所示,通过在检测模式下检测到有数据输入时,总线控制模块切换到测试模式,在测试模式下对当前状态下的数字脉宽调制模块关键路径延时进行估算。为了精确地估算出该延时,在测试模式下先调用第一级延时模块估算得到一个粗略的估算结果n,然后调用第二级延时模块估算得到精细的估算结果m,经过译码后,产生补偿信号。当估算结束后,总线控制模块切换成工作模式,将补偿信号与输入的数据流信号相减,得到补偿后的数据流信号提供给数字脉宽调制模块产生PWM波,其详细的切换机制描述如下:
总线控制模块在检测模式下检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中,此时脉宽调制模块关键路径延时的补偿系统开始对脉宽调制模块中的关键路径延时进行估算。
总线控制模块在测试模式下产生高电平的第一级触发信号ST1给第一级延时估算模块用于启动第一级延时估算模块;同时,测试信号发生模块发送测试信号给数字脉宽调制模块,由数字脉宽调制电路根据测试信号产生高电平的置位信号set与高电平的复位信号reset并发送给第一级延时估算模块;
第一级延时估算模块在接收到高电平的第一级触发信号ST1后,第一级延时估算模块中的计数器开始进行计数,当置位信号set=1时,计数器开始计数;当复位信号reset=1时,计数器停止计数,从而计算置位信号set与复位信号reset之间的时间差,由计数器得到计数结果n并作为第一级延时估算结果。计数器的计数频率与脉宽调制电路的工作频率相等,这样可保证计数器的输出结果代表了n个工作周期的延时。第一级延时估算模块将所得到的第一级延时估算结果n并发送给译码模块后,将低电平的第一级触发信号ST1反馈给总线控制模块;
总线控制模块接收到低电平的第一级触发信号ST1,产生高电平的第二级触发信号ST2给第二级延时估算模块;同时,测试信号发生模块又发送测试信号给数字脉宽调制电路,由数字脉宽调制电路根据测试信号再产生高电平的置位信号set与高电平的复位信号reset并发送给第二级延时估算模块;
如图3所示,第二级延时估算模块包括:延迟器、寄存器DFF、K个加法器add和反相器。第二级延时估算模块通过延迟器将置位信号set延时n个工作周期后,再开始计算与复位信号reset之间的时间差。
在set信号有效之前,整个第二级延时估算模块首先初始化K个加法器add的a输入端为低电平,b输入端均为高电平;初始化复位信号reset和置位信号set均为低电平;
当置位信号set和第一级延时估算结果n输入延迟器后,得到延迟后的置位信号set’并发送给寄存器DFF;
寄存器DFF根据所接收到的延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
复位信号reset经过反相器后发送给K个加法器add的b输入端;
由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;第k个加法器add_k将进位信号C_k传递给第k+1个加法器add_k+1;由第k+1个加法器add_k+1得到计算结果out_k+1以及进位信号C_k+1;其中,k属于[1,K];
当复位信号reset为高电平时,经过反相器后,得到reset’为低电平,并将K个加法器add的b输入端全部翻转成为低电平。此时假设进位运算进行到了第x个加法器,其中,x属于[1,K];则第x个加法器的计算结果out_x为高电平,并且从x+1到k个加法器中,所有的加法器计算均停止,输出均为低电平,因而所有的加法器的输出构成了一个二进制序列,该二进制序列仅有第x位是1,其余位均为0,该序列代表着第二级估算延时可以匹配的加法器个数,经过译码即可得出第二级估算延时相对应的二进制补偿信号,将该序列记为m。第二级延时估算结果m并发送给译码模块,同时将低电平的第二级触发信号ST2反馈给总线控制模块;
译码模块对第一级延时估算结果n和第二级延时估算结果m进行译码,得到外部数据流的补偿信号并发送给信号补偿模块;
总线控制模块接收到低电平的第二级触发信号ST2,将自身的测试模式跳转到工作模式后锁定;
信号补偿模块计算外部数据流与补偿信号之间的差值并发送给数字脉宽调制电路;由数字脉宽调制电路产生经过补偿后的PWM波。
本实施例中,一种脉宽调制模块关键路径延时的补偿方法,是应用于包含检测模式、测试模式和工作模式的补充系统中,该方法通过以总线控制的形式协调各个模块工作,并使用两级估算的方式增加关键路径延时估算的精确性与可靠性,并将该延时通过译码的方式转化为输入信号的补偿信号,具体的说,该补偿方法是按如下步骤进行:
步骤1、在检测模式下,补偿系统检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中;
步骤2、在测试模式下,补偿系统产生测试信号,并根据测试信号产生高电平的置位信号set与高电平的复位信号reset;
步骤3、计算置位信号set与复位信号reset之间的时间差,从而得到第一级延时估算结果n:
当置位信号set=1时,利用计数器开始计数;当复位信号reset=1时,令计数器停止计数,从而由计数器得到计数结果n并作为第一级延时估算结果。
步骤4、补偿系统再次产生测试信号,并根据测试信号再次产生高电平的置位信号set与高电平的复位信号reset;
步骤5、将置位信号set延时n后再计算与复位信号reset之间的时间差,从而得到第二级延时估算结果m;
步骤5.1、初始化置位信号set和复位信号reset均为低电平;设置K个加法器add,并初始化K个加法器add的a输入端为低电平,b输入端均为高电平;
步骤5.2、利用延迟器对置位信号set和第一级延时估算结果n进行处理,得到延迟后的置位信号set’;
步骤5.2、由延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
步骤5.3、利用反相器将复位信号reset进行处理后发送给K个加法器add的b输入端;
步骤5.4、定义变量k,并初始化k=1;
步骤5.5、由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;并将进位信号C_k传递给第k+1个加法器add_k+1;
步骤5.6、判断复位信号reset是否为高电平,若是,则将K个加法器add的计算结果所组成的二进制码作为第二级延时估算结果m,否则,将k+1赋值给k后返回步骤5.5。
步骤6、对第一级延时估算结果n和第二级延时估算结果m进行译码,得到外部数据流的补偿信号;同时,将自身的测试模式跳转到工作模式后锁定;
步骤7、在工作模式下,块计算外部数据流与补偿信号之间的差值并用于产生经过补偿后的PWM波。
Claims (6)
1.一种脉宽调制模块关键路径延时的补偿系统,其特征包括:总线控制模块、第一级延时估算模块、第二级延时估算模块、数字脉宽调制电路、测试信号发生模块、信号补偿模块;
设置所述总线控制模块的工作模式包括:检测模式、测试模式和工作模式;
所述总线控制模块在所述检测模式下检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中;
所述总线控制模块在测试模式下产生高电平的第一级触发信号ST1给所述第一级延时估算模块用于启动所述第一级延时估算模块;同时,所述测试信号发生模块发送测试信号给所述数字脉宽调制电路,由所述数字脉宽调制电路根据所述测试信号产生高电平的置位信号set与高电平的复位信号reset并发送给所述第一级延时估算模块;
所述第一级延时估算模块在接收到所述高电平的第一级触发信号ST1后,计算所述置位信号set与复位信号reset之间的时间差,从而得到第一级延时估算结果n并发送给所述译码模块,同时将低电平的第一级触发信号ST1反馈给所述总线控制模块;
所述总线控制模块接收到所述低电平的第一级触发信号ST1,产生高电平的第二级触发信号ST2给所述第二级延时估算模块;同时,所述测试信号发生模块又发送测试信号给所述数字脉宽调制电路,由所述数字脉宽调制电路根据所述测试信号再产生高电平的置位信号set与高电平的复位信号reset并发送给所述第二级延时估算模块;
所述第二级延时估算模块将置位信号set延时n后,再计算与复位信号reset之间的时间差,从而得到第二级延时估算结果m并发送给译码模块,同时将低电平的第二级触发信号ST2反馈给所述总线控制模块;
所述译码模块对第一级延时估算结果n和第二级延时估算结果m进行译码,得到所述外部数据流的补偿信号并发送给所述信号补偿模块;
所述总线控制模块接收到所述低电平的第二级触发信号ST2,将自身的测试模式跳转到工作模式后锁定;
所述信号补偿模块计算所述外部数据流与补偿信号之间的差值并发送给所述数字脉宽调制电路;由所述数字脉宽调制电路产生经过补偿后的PWM波。
2.根据权利要求1所述的补偿系统,其特征是,在所述第一级延时估算模块设置有计数器,且所述计数器的工作频率与所述数字脉宽调制电路的工作频率相同;
当置位信号set=1时,计数器开始计数;当复位信号reset=1时,所述计数器停止计数,从而由所述计数器得到计数结果n并作为第一级延时估算结果。
3.根据权利要求1所述的脉宽调制模块延时的补偿系统,其特征是,所述第二级延时估算模块包括:延迟器、寄存器DFF、K个加法器add和反相器;
初始化所述K个加法器add的a输入端为低电平,b输入端均为高电平;初始化复位信号reset和置位信号set均为低电平;
所述置位信号set和第一级延时估算结果n输入所述延迟器后,得到延迟后的置位信号set’并发送给所述寄存器DFF;
所述寄存器DFF根据所接收到的延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
所述复位信号reset经过所述反相器后发送给K个加法器add的b输入端;
由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;所述第k个加法器add_k将所述进位信号C_k传递给第k+1个加法器add_k+1;由第k+1个加法器add_k+1得到计算结果out_k+1以及进位信号C_k+1;其中,k属于[1,K];
当复位信号reset为高电平时,将所述K个加法器add的计算结果所组成的二进制码作为所述第二级延时估算结果m。
4.一种脉宽调制模块关键路径延时的补偿方法,其特征是应用于包含检测模式、测试模式和工作模式的补充系统中,所述补偿方法是按如下步骤进行:
步骤1、在所述检测模式下,所述补偿系统检测外部数据流,并在检测到外部数据流后将自身的检测模式跳转到测试模式中;
步骤2、在测试模式下,所述补偿系统产生测试信号,并根据所述测试信号产生高电平的置位信号set与高电平的复位信号reset;
步骤3、计算所述置位信号set与复位信号reset之间的时间差,从而得到第一级延时估算结果n;
步骤4、所述补偿系统再次产生测试信号,并根据所述测试信号再次产生高电平的置位信号set与高电平的复位信号reset;
步骤5、将置位信号set延时n后再计算与复位信号reset之间的时间差,从而得到第二级延时估算结果m;
步骤6、对第一级延时估算结果n和第二级延时估算结果m进行译码,得到所述外部数据流的补偿信号;同时,将自身的测试模式跳转到工作模式后锁定;
步骤7、在工作模式下,块计算所述外部数据流与补偿信号之间的差值并用于产生经过补偿后的PWM波。
5.根据权利要求4所述的补偿方法,其特征是,所述步骤3是按如下过程进行:
当置位信号set=1时,利用计数器开始计数;当复位信号reset=1时,令所述计数器停止计数,从而由所述计数器得到计数结果n并作为第一级延时估算结果。
6.根据权利要求4所述的补偿方法,其特征是,所述步骤5是按如下过程进行:
步骤5.1、初始化置位信号set和复位信号reset均为低电平;设置K个加法器add,并初始化所述K个加法器add的a输入端为低电平,b输入端均为高电平;
步骤5.2、利用延迟器对所述置位信号set和第一级延时估算结果n进行处理,得到延迟后的置位信号set’;
步骤5.2、由延迟后的置位信号set’后产生高电平给第1个加法器add1的a输入端;
步骤5.3、利用反相器将所述复位信号reset进行处理后发送给K个加法器add的b输入端;
步骤5.4、定义变量k,并初始化k=1;
步骤5.5、由第k个加法器add_k得到计算结果out_k为低电平以及进位信号C_k为高电平;并将所述进位信号C_k传递给第k+1个加法器add_k+1;
步骤5.6、判断复位信号reset是否为高电平,若是,则将所述K个加法器add的计算结果所组成的二进制码作为所述第二级延时估算结果m,否则,将k+1赋值给k后返回步骤5.5。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910755118.8A CN110474624B (zh) | 2019-08-15 | 2019-08-15 | 一种脉宽调制模块延时的关键路径补偿系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910755118.8A CN110474624B (zh) | 2019-08-15 | 2019-08-15 | 一种脉宽调制模块延时的关键路径补偿系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110474624A true CN110474624A (zh) | 2019-11-19 |
CN110474624B CN110474624B (zh) | 2022-10-04 |
Family
ID=68510286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910755118.8A Active CN110474624B (zh) | 2019-08-15 | 2019-08-15 | 一种脉宽调制模块延时的关键路径补偿系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110474624B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972534B1 (en) * | 2004-09-03 | 2005-12-06 | General Motors Corporation | Delay compensation for stable current regulation when using variable-delay random PWM switching |
CN101019317A (zh) * | 2004-08-23 | 2007-08-15 | 密克罗奇普技术公司 | 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器 |
US20090002043A1 (en) * | 2007-06-28 | 2009-01-01 | Microchip Technology Incorporated | System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution |
US20130285664A1 (en) * | 2010-12-20 | 2013-10-31 | Koninklijke Philips Electronics N.V. | State space feedback controller in the digital domain for an mri gradient coil power supply |
CN104300788A (zh) * | 2014-10-24 | 2015-01-21 | 电子科技大学 | 一种自适应电压调节电路 |
CN106533401A (zh) * | 2016-11-08 | 2017-03-22 | 合肥工业大学 | 一种基于fpga的同步分段延时链的dpwm模块 |
CN106560986A (zh) * | 2015-09-30 | 2017-04-12 | 中兴通讯股份有限公司 | 一种斜率补偿电路及方法 |
CN108847772A (zh) * | 2018-07-17 | 2018-11-20 | 合肥工业大学 | 一种基于自适应尺寸选择的Buck变换器 |
CN110120798A (zh) * | 2019-05-16 | 2019-08-13 | 合肥工业大学 | 一种双沿触发混合结构的dpwm电路及其控制方法 |
-
2019
- 2019-08-15 CN CN201910755118.8A patent/CN110474624B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101019317A (zh) * | 2004-08-23 | 2007-08-15 | 密克罗奇普技术公司 | 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器 |
US6972534B1 (en) * | 2004-09-03 | 2005-12-06 | General Motors Corporation | Delay compensation for stable current regulation when using variable-delay random PWM switching |
US20090002043A1 (en) * | 2007-06-28 | 2009-01-01 | Microchip Technology Incorporated | System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution |
CN101689852A (zh) * | 2007-06-28 | 2010-03-31 | 密克罗奇普技术公司 | 具有经改善的脉宽调制频率分辨率的系统、方法及设备 |
US20130285664A1 (en) * | 2010-12-20 | 2013-10-31 | Koninklijke Philips Electronics N.V. | State space feedback controller in the digital domain for an mri gradient coil power supply |
CN104300788A (zh) * | 2014-10-24 | 2015-01-21 | 电子科技大学 | 一种自适应电压调节电路 |
CN106560986A (zh) * | 2015-09-30 | 2017-04-12 | 中兴通讯股份有限公司 | 一种斜率补偿电路及方法 |
CN106533401A (zh) * | 2016-11-08 | 2017-03-22 | 合肥工业大学 | 一种基于fpga的同步分段延时链的dpwm模块 |
CN108847772A (zh) * | 2018-07-17 | 2018-11-20 | 合肥工业大学 | 一种基于自适应尺寸选择的Buck变换器 |
CN110120798A (zh) * | 2019-05-16 | 2019-08-13 | 合肥工业大学 | 一种双沿触发混合结构的dpwm电路及其控制方法 |
Non-Patent Citations (4)
Title |
---|
TIANQI LIU: "Robust repetitive controller for compensation of odd-harmonic components in PWM converters", 《2014 13TH INTERNATIONAL CONFERENCE ON CONTROL AUTOMATION ROBOTICS & VISION (ICARCV)》 * |
XIN CHENG: "A New FPGA-Based Segmented Delay-Line DPWM With Compensation for Critical Path Delays", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 * |
宋瑞峰: "DC-DC开关转换器中DPWM模块的电路优化设计及研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 * |
张晓明: "一种新的用于电流模式DC-DC Boost变换器SPICE模型", 《电子器件》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110474624B (zh) | 2022-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773713B2 (en) | Clock data recovery systems and methods for direct digital synthesizers | |
US20020093640A1 (en) | Time measuring system and related distance measuring system | |
US8064561B2 (en) | Determining a time interval based on a first signal, a second signal, and a jitter of the first signal | |
CN109766233B (zh) | 一种感知处理器nbti效应延时的检测电路及其方法 | |
JP6155779B2 (ja) | パワー素子の電流検出回路 | |
CN112994690B (zh) | 时间-数字转换器以及转换方法 | |
WO2019149735A1 (en) | Time-of-flight arrangement and method for a time-of-flight measurement | |
WO2006038468A1 (ja) | 位相差測定回路 | |
CN101593968A (zh) | 绝缘栅双极型晶体管的过流保护方法和装置 | |
CN104614582A (zh) | 通过单电阻检测直流母线电流时adc的触发方法、装置 | |
CN109115334A (zh) | 光检测装置 | |
JP2019022237A (ja) | 高分解能の時間−ディジタル変換器 | |
CN109444856B (zh) | 一种应用于高分辨率时间数字转换器的整数周期测量电路 | |
CN110474624A (zh) | 一种脉宽调制模块延时的关键路径补偿系统及其方法 | |
KR101547302B1 (ko) | 펄스 기반 플립플롭의 클럭 스큐 흡수특성을 고려한 셋업 시간 측정 방법 | |
US9904253B1 (en) | Time-to-digital converter using time residue feedback and related method | |
JP5039977B2 (ja) | 電力変換装置 | |
CN101330347B (zh) | 封包检测电路及其方法 | |
US7746066B2 (en) | Position sensor | |
CN116131821A (zh) | 一种高精度延迟时钟校准电路及芯片 | |
WO2000057565A1 (fr) | Dispositif de fin de ligne radio mobile et circuit de reception | |
EP3926348A1 (en) | Circuit for driving an inductive load, corresponding device, vehicle and method | |
CN110492871B (zh) | 一种后沿定时的恒比定时电路 | |
US20180123688A1 (en) | Methods and devices for monitoring optical signals | |
CN100442665C (zh) | 时钟鉴相装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |