CN104300788A

CN104300788A - 一种自适应电压调节电路

Info

Publication number: CN104300788A
Application number: CN201410582104.8A
Authority: CN
Inventors: 甄少伟; 杨东杰; 王骥; 曹灿华; 罗萍; 贺雅娟; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2014-10-24
Filing date: 2014-10-24
Publication date: 2015-01-21
Anticipated expiration: 2034-10-24
Also published as: CN104300788B

Abstract

本发明属于电源技术领域，涉及一种自适应电压调节电路。本发明的电路包括功率管MP和MN、电感L、电容C、第一电阻RF1、第二电阻RF2、模拟相位超前补偿模块、延迟相位滞后补偿模块、关键路径复制模块、锯齿波产生模块、比较器、功率管驱动。输出电压Vout被电阻Rf1和Rf2分压。运算放大器，电阻R1和R2，电容Cc实现了模拟相位超前补偿。运算跨导放大器GM负载为R_GM1，它提供了APD补偿的环路增益。关键路径复制的延迟与系统时钟CLK通过相位检测进行比较。然后，延迟误差信号通过电荷泵积分。电荷泵的输出电压VPD连接到跨导放大器GM的正向输入端。通过比较由振荡器OSC产生的锯齿波电流和GM的输出电流，可以得到PWM波形。本发明使数字电路的功率损耗得以大大减少。

Description

一种自适应电压调节电路

技术领域

本发明属于电源技术领域，涉及一种自适应电压调节电路。

背景技术

集成电路功耗随着便携式电子产品性能的发展和轻薄短小的趋势变得越来越重要。自适应电压调节(Adaptive Voltage Scaling,AVS)是近些年来提出的一种有效的电源管理技术。AVS通过监测硬件按照一定的策略调节频率,并基于负载的工作情况自适应地调整电压,可使负载进一步降低30-70％的功耗。该技术的一个很大的特点是它可以在不影响系统功能和各项指标的同时减小系统功耗。与基于查找表的动态电压调整(DVS)方法不同，自适应电压调整(AVS)技术采用时域误差时钟周期和关键路径延迟作为反馈信号，而不是像传统调整器那样采用电压域误差。

目前已有的AVS技术，有基于脉冲跳周期调制的AVS调整器，其特点是结构简洁有效，但同时存在有限的负载范围，较大的输出电压纹波的问题；关键路径复制(CPR)技术也用于延迟量化，但与数字控制调整期相似，其性能受限于输出电压量化的非线性和环路延迟；调整器与微处理器通过数字接口的结合也广泛使用，但其工作频率追踪速度易受限于接口速度。

发明内容

本发明的目的，就是为了解决以往AVS技术中的问题，达到快速的负载阶跃响应和及时的频率追踪。本发明提出的AVS电路基于伪三型补偿。伪三型补偿以较小的补偿电阻和电容实现了同三型补偿同样的环路补偿效果。

本发明的技术方案：如图1所示，一种自适应电压调节电路，其特征在于，包括PMOS功率管MP、NMOS功率管MN、电感L、电容C、电阻RF1、电阻RF2、模拟相位超前补偿模块、延迟相位滞后补偿模块、关键路径复制模块、锯齿波产生模块、比较器和功率管驱动模块；其中，MP的源极接外部输入电压，其栅极接功率管驱动模块的第一输出端，其漏极接MN的漏极；MN的栅极接功率管驱动模块的第二输出端，其源极接地电位；MP漏极与MN漏极的连接点依次通过L和C后接地电位；L与C的连接点作为输出端Vout，并依次通过RF1和RF2后接地电位；RF1和RF2的连接点接模拟相位超前补偿模块的第一输入端；模拟相位超前补偿模块的第二输入端接延迟相位滞后补偿模块的输出端，其第三输入端接锯齿波产生模块的输出端，其第一输出端接比较器的正向输入端，其第二输出端接比较器的负向输入端；比较器的输出端接功率管驱动模块的输入端；关键路径复制模块的电源输入端接输出端Vout，其时钟信号端接外部时钟信号CLK，其输出端接延迟相位滞后补偿模块的输入端；

所述关键路径复制模块用于为延迟相位滞后补偿模块提供CLK_OUT信号。如图3所示，关键路径复制(CPR)电路由或非门组成的延迟链实现，由输出Vout供电。延迟链由输入信号RST复位。延迟链模拟了电路的关键路径的延迟，输出信号CLK_OUT和原始CLK信号共同组成延迟相位滞后模块的两个输入信号；

所述延迟相位滞后补偿模块用于为模拟相位超前补偿模块提供V_PD信号。两个输入信号CLK信号与CLKOUT信号的延迟差别由相位检测(Phase Detected)模块检测，并由电荷泵收集，产生了输出电压V_PD，传送到模拟相位超前补偿模块中的跨导放大器的正向输入端；

所述锯齿波产生模块用于产生特定频率的锯齿波电流，通过R_GM2产生锯齿波电压，传到比较器的负向输入端，与环路的反馈电压比较，产生驱动脉冲信号，形成PWM调制；

所述模拟相位超前补偿模块用于根据RF2上的输出采样电压，延迟相位滞后补偿模块的输出电压信号V_PD和锯齿波产生模块提供的锯齿波电流信号，输出比较器的两个输入信号V_N及V_P。运算放大器OP，电阻R1和R2，电容Cc实现了模拟相位超前补偿。运算跨导放大器GM负载为R_GM1，它提供了APD补偿的环路增益。如图2所示，模拟相位超前补偿模块由PMOS管MP1、MP2、MP3、MP4，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9，偏置源IB1、IB2、IB3，电阻RF1、RF2、R1、R2、R_GM1、R_GM2及电容C_C构成；其中，IB1的输入端接电源电位，其输出端接MP1的源级和MP2的源级；MP1的栅极作为相位超前补偿模块的第一输入端接RF1和RF2的连接点，其漏极接MN1的漏极；MN1的源级接地电位，其栅极和漏极互连，其栅极接MN2的栅极；MP2的漏极接MN2的漏极，其栅极依次通过R1、R2、C_C后接地电位；MN2的源极接地电位；MN3的漏极接电源电位，其栅极接MP2漏极与MN2漏极的连接点，其源极接IB2的输入端；IB2的输出端接地电位；R1和R2的连接点接MN3源极与IB2输入端的连接点；MP3的栅极作为相位超前补偿模块的第二输入端接延迟相位滞后补偿模块的输出端，其源极接IB3的输出端，其漏极接MN4的漏极和MN6的漏极；MN4的栅极和漏极互连，其栅极接MN5的栅极和MN9的栅极，其源极接地电位；MN5的漏极接MP4的漏极，其源极接地电位；MP4的源极接IB3的输出端，其栅极接MN3源极与IB2输入端的连接点，其漏极与MN5漏极的连接点接MN7的漏极；MN7的栅极与漏极互连，其源极接地电位，其栅极接MN6的栅极和MN8的栅极；MN6的漏极接MP3漏极与MN4漏极的连接点，其源极接地电位；IB3的输入端接电源电位；MN8的漏极通过R_GM1后接电源电位，其源极接地电位；MN8漏极与R_GM1的连接点作为相位超前补偿模块的第一输出端；MN9的源极接地电位，其漏极通过R_GM2后接电源电位；MN9漏极与R_GM2的连接点作为相位超前补偿模块的第二输出端。

本发明的有益效果为，本发明提供了一种基于伪三型补偿的自适应电压调节电路，数字负载由工作频率可调，因此，数字电路的功率损耗得以大大减少，尤其是在低工作频率下。由如图4的仿真结果显示，在外部时钟频率为20MHz到300MHz的范围内，电压转换器能很好地工作；在400mA负载的瞬态响应下，上冲电压和下冲电压分别小于35mV和30mV，恢复时间小于3us，从20MHz到100MHz的频率追踪速度为5us；另外本发明表现出良好的阶跃响应和快速的电压调整，最大可消除数字负载84.6％的功率损耗。

附图说明

图1为本发明的整体电路结构示意图；

图2为本发明的相位超前电路结构示意图；

图3为本发明的关键路径复制电路结构示意图；

图4为本发明的电路负载阶跃仿真波形示意图；

图5为本发明的电路频率追踪响应仿真波形示意图；

图6为本发明的整体电路的频率响应图；

图7为本发明在不同时钟频率下的功耗图。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述

如图1所示，本发明为一种基于伪三型补偿的AVS电路，包括功率管MP和MN、电感L、电容C、第一电阻RF1、第二电阻RF2、模拟相位超前补偿模块、延迟相位滞后补偿模块、关键路径复制模块CPR、锯齿波产生模块OSC、比较器Comp、功率管驱动Driver。输出电压Vout被电阻Rf1和Rf2分压。运算放大器OP，电阻R1和R2，电容Cc实现了模拟相位超前补偿。运算跨导放大器GM负载为R_GM1，它提供了APD补偿的环路增益。关键路径复制(CPR)的延迟与系统时钟CLK通过相位检测(PD)进行比较。然后，延迟误差信号通过电荷泵积分。电荷泵的输出电压VPD连接到跨导放大器GM的正向输入端。通过比较由振荡器OSC产生的锯齿波电流和GM的输出电流，可以得到PWM波形。

相位超前(PD)补偿是一种对于步进调整器在面积和功耗控制上都很效的解决方法。PD补偿只用一个高频零点稳定BUCK转换器，所以其面积大大减小。小信号分析时，将GM的正输入端短接到地，则APD补偿的传递函数为：

TAPD (s) \approx - \frac{g_{m, GM} \cdot R_{GM 1} [1 + s (R_{1} + R_{2}) C_{C}]}{(1 + {sR}_{2} C_{C}) (1 + s \frac{R_{1} + R_{2}}{{UGF}_{OP} \cdot R_{2}})}

其中UGF_OP是OP的单位增益频率，g_m,GM是GM的跨导。

T_APD(s)有一个左半平面零点:

zero = - \frac{1}{(R_{1} + R_{2}) C_{1}}

有两个极点：

p_{i} = - \frac{1}{R_{2} C_{C}}, p_{2} = - {UGF}_{OP} \frac{R_{2}}{R_{1} + R_{2}}

如图2所示为相位超前补偿电路结构，其中的运放是一个典型的单级运放，输出级是由电流源偏置的源跟随器。耗尽型NMOS管MN3用于增大摆幅。对称OTA放大器有跨导增大结构，它作为GM可以达到更好的共模抑制作用。零点处于比p1和p2低很多的频率点。为了补偿LC滤波器造成的相位滞后，相位被提升了。

如图3所示为关键路径复制(CPR)的电路。CPR由或非门组成的延迟链实现，由输出Vout供电。延迟链由输入信号RST复位。与电荷泵PLL相似，延迟相位滞后补偿(DPI)的传递函数为：

T_{DPI} (s) = K \cdot \frac{1}{s}

其中，K是DPI从Vout到Vdpi的增益。K与CPR、相位检测(Phase Detected)模块与电荷泵的增益有关。CLK信号与CLKOUT信号的延迟差别由相位检测(Phase Detected)模块检测，并由电荷泵收集，直到CPR的延迟等于一个时钟周期。从DPI的传递函数可以看出，在原点处有一点极点，形成了很高的环路增益。为满足相位裕度，延迟链通常比处理的关键路径短。换句话说，处理器中关键路径的延迟少于一个周期。因此，处理器有最大的功耗效率。

只有APD补偿时，调整器也是稳定的，但是这样的代价是很低的输出精度。因此，高增益的DPI补偿对频率跟踪是必要的。基于III型补偿的分析是很好的选择，因为传统的III型补偿广泛适用于电压模控制。APD与DPI共同的传递函数为：

T_{HEPT 3} (s) \approx \frac{- g_{m, GM} \cdot R_{GM} K [1 + \frac{s}{K} + \frac{s^{2} (R_{1} + R_{2}) C_{C}}{K}]}{s (1 + {sR}_{2} C_{C}) (1 + s \frac{R_{1} + R_{2}}{{UGF}_{OP} \cdot R_{2}})}

从上式中可以看出，产生了两个零点和三个极点。在原点处有一个极点，在-K和-1/(R1+R2)/C_C处有两个零点。另外两个极点在-1/R2C_C和-UFG_OPR2/(R1+R2)这两个高频处。与其它伪三型补偿相似，积分通路的UGF造成了HPT3补偿的一个零点。基于此伪三型补偿的整个调整器的频率响应仿真如图6所示。控制环路UGF设置为500KHz，是5MHz开关频率的1/10。调整器的电感和电容分别为1uH和4.7uF。

图4给出了电路的负载阶跃仿真波形示意图，其中，时钟频率为50MHz。边缘时间为50ns的400mA的负载阶跃，调整器的恢复时间在3us以内。过冲和下冲电压分别为30mV和35mV。

图5给出了电路外部基准频率追踪响应仿真波形示意图中，外部时钟在20MHz到200MHz步进变化，此调整器追踪在5us以内。

图7比较了不同供电方案下，处理器的能量消耗。能量消耗定义为完成特定的计算时所需的能量。表达式为E＝α·N·C_S·V_DD ²，其中N为计算一个特定任务的时钟周期数。调整器的输出电压与工作频率紧密相关，而与PVT变化无关。因此，与固定供电电压相比，本设计节省了最大84.6％的能量消耗。在最低频率时，数字负载进入亚阈值工作区。因为基于DVS结构的查找表是基于最坏情况，在最好情况下的AVS结构节省了最高51.3％的功耗。

可以看出，本发明的自适应电压调节电路表现出良好的阶跃响应和快速的电压调整，最大可消除数字负载84.6％的功率损耗。

Claims

1.一种自适应电压调节电路，其特征在于，包括PMOS功率管MP、NMOS功率管MN、电感L、电容C、电阻RF1、电阻RF2、模拟相位超前补偿模块、延迟相位滞后补偿模块、关键路径复制模块、锯齿波产生模块、比较器和功率管驱动模块；其中，MP的源极接外部输入电压，其栅极接功率管驱动模块的第一输出端，其漏极接MN的漏极；MN的栅极接功率管驱动模块的第二输出端，其源极接地电位；MP漏极与MN漏极的连接点依次通过L和C后接地电位；L与C的连接点作为输出端Vout，并依次通过RF1和RF2后接地电位；RF1和RF2的连接点接模拟相位超前补偿模块的第一输入端；模拟相位超前补偿模块的第二输入端接延迟相位滞后补偿模块的输出端，其第三输入端接锯齿波产生模块的输出端，其第一输出端接比较器的正向输入端，其第二输出端接比较器的负向输入端；比较器的输出端接功率管驱动模块的输入端；关键路劲复制模块的电源输入端接输出端Vout，其时钟信号端接外部时钟信号CLK，其输出端接延迟相位滞后补偿模块的输入端；

所述关键路径复制模块用于为延迟相位滞后补偿模块提供时钟，所述路径复制模块为由或非门组成的延迟链，由输出端Vout供电，接收输入时钟信号CLK，输出时钟信号CLK_OUT；所述延迟链模拟了电路的关键路径的延迟，输出时钟信号CLK_OUT和输入时钟信号CLK共同组成延迟相位滞后模块的两个输入信号；

所述延迟相位滞后补偿模块接收输入时钟信号CLK和输出时钟信号CLK_OUT后，检测两个时钟信号的延迟差别，并根据检测结果产生相应的输出电压信号V_PD输出到模拟相位超前补偿模块；

所述锯齿波产生模块用于产生特定频率的锯齿波电流，在模拟相位超前补偿模块中产生锯齿波电压后输入到比较器的负向输入端，用于与环路的反馈电压比较，产生驱动脉冲信号，形成PWM调制；

所述模拟相位超前补偿模块用于根据RF2上的输出采样电压，延迟相位滞后补偿模块的输出电压信号V_PD和锯齿波产生模块提供的锯齿波电流信号，输出信号到比较器的两个输入端。

2.根据权利要求1所述的一种自适应电压调节电路，其特征在于，所述相位超前补偿模块由PMOS管MP1、MP2、MP3、MP4，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9，偏置源IB1、IB2、IB3，电阻RF1、RF2、R1、R2、R_GM1、R_GM2及电容C_C构成；其中，IB1的输入端接电源电位，其输出端接MP1的源级和MP2的源级；MP1的栅极作为相位超前补偿模块的第一输入端接RF1和RF2的连接点，其漏极接MN1的漏极；MN1的源级接地电位，其栅极和漏极互连，其栅极接MN2的栅极；MP2的漏极接MN2的漏极，其栅极依次通过R1、R2、C_C后接地电位；MN2的源极接地电位；MN3的漏极接电源电位，其栅极接MP2漏极与MN2漏极的连接点，其源极接IB2的输入端；IB2的输出端接地电位；R1和R2的连接点接MN3源极与IB2输入端的连接点；MP3的栅极作为相位超前补偿模块的第二输入端接延迟相位滞后补偿模块的输出端，其源极接IB3的输出端，其漏极接MN4的漏极和MN6的漏极；MN4的栅极和漏极互连，其栅极接MN5的栅极和MN9的栅极，其源极接地电位；MN5的漏极接MP4的漏极，其源极接地电位；MP4的源极接IB3的输出端，其栅极接MN3源极与IB2输入端的连接点，其漏极与MN5漏极的连接点接MN7的漏极；MN7的栅极与漏极互连，其源极接地电位，其栅极接MN6的栅极和MN8的栅极；MN6的漏极接MP3漏极与MN4漏极的连接点，其源极接地电位；IB3的输入端接电源电位；MN8的漏极通过R_GM1后接电源电位，其源极接地电位；MN8漏极与R_GM1的连接点作为相位超前补偿模块的第一输出端；MN9的源极接地电位，其漏极通过R_GM2后接电源电位；MN9漏极与R_GM2的连接点作为相位超前补偿模块的第二输出端。