CN110473777A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN110473777A
CN110473777A CN201910639112.4A CN201910639112A CN110473777A CN 110473777 A CN110473777 A CN 110473777A CN 201910639112 A CN201910639112 A CN 201910639112A CN 110473777 A CN110473777 A CN 110473777A
Authority
CN
China
Prior art keywords
wafer
layer
hard mask
medium layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910639112.4A
Other languages
English (en)
Other versions
CN110473777B (zh
Inventor
杨尊
张珍珍
宋冬门
周永平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910639112.4A priority Critical patent/CN110473777B/zh
Publication of CN110473777A publication Critical patent/CN110473777A/zh
Application granted granted Critical
Publication of CN110473777B publication Critical patent/CN110473777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种本发明的半导体结构的形成方法，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。对晶圆的背面进行清洗采用DSP溶液，一方面，所述DSP溶液能干净的去除晶圆背面的残留的金属离子；另一方面，采用DSP溶液对背面进行清洗的过程中，DSP溶液溶液对于晶圆材料和第一介质层材料的刻蚀速率较低，防止晶圆正面边缘的第一介质层的表面和晶圆正面表面不会形成刻蚀缺陷，进而后续在第一介质层上形成第二介质层和第二硬掩膜层时，晶圆边缘上的第二介质层和第二硬掩膜层不会悬空，从而防止第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种半导体结构的形成方法。
背景技术
多层互连技术已成为大规模集成电路和特大规模集成电路制作工艺的重要组成部分。当前高性能的特大规模集成电路已具有多达7～10层的金属连线。
多层互连结构通常包含有多层金属连线，通过绝缘材料中的插塞结构进行互连。形成插塞的工艺是用金属材料填充通孔或者沟槽的工艺。
以形成一层互连结构作为示例进行说明，形成过程包括：参考图1，提供晶圆101，所述晶圆101上具有若干有源区(图中未示出)，所述有源区中形成有半导体器件(比晶体管等)；在所述晶圆101上形成第一介质层102；在所述第一介质层102上形成第一硬掩膜层(图中未示出)；在形成第一硬掩膜层后对晶圆的背面进行清洗，以去除残留的金属离子；在进行背面清洗后，图像化所述硬掩膜层和第一介质层102，在第一介质层102中形成第一通孔(图中未示出)；在所述第一介质层102中的第一通孔中形成第一金属插塞(图中未示出)；去除所述第一硬掩膜层；在所述第一介质层102上形成与第一金属插塞电连接的第一金属连线(图中未示出)；形成覆盖所述第一介质层102和第一金属连线的第二介质层103；在第二介质层103表面形成第二硬掩膜层104(第二硬掩膜层的材料可以为无定形碳)；图形化所述第二硬掩膜层104和第二介质层103，在所述第二介质层103中形成暴露出部分第一金属连线表面的第二通孔(图中未示出)；在所述第二介质层103中的第二通孔中形成第二金属插塞(图中未示出)。
现有的互连结构的制作工艺中第二介质层103和第二硬掩膜层104的边缘容易形成剥离(peeling)缺陷。
发明内容
本发明所要解决的技术问题是在怎样防止第二介质层和第二硬掩膜层的边缘产生剥离缺陷。
本发明提供了一种半导体结构的形成方法，包括：
提供晶圆，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层；
形成所述第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。
可选的，所述DSP溶液中包括超纯水、硫酸和双氧水，超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5。
可选的，所述DSP溶液中还包括550-650ppm HF。
可选的，所述晶圆的材料为Si，所述第一介质层的材料为SiO2。
可选的，在对晶圆的背面进行清洗时，部分DSP溶液会从晶圆侧面流到晶圆正面边缘的第一介质层以及晶圆正面表面。
可选的，所述第一硬掩膜层上还形成介电抗反射涂层，在形成介电抗反射涂层后，对晶圆的背面采用DSP溶液进行清洗。
可选的，在对所述晶圆的背面进行清洗后，在所述介电抗反射涂层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层，在第一硬掩膜层中形成开口；沿开口刻蚀所述第一介质层，在第一介质层中形成第一通孔；去除所述图形化的光刻胶层；在所述第一通孔中形成第一金属插塞；在所述第一介质层和第一金属插塞上形成第二介质层；去除所述第一硬掩膜层；在第二介质层上形成第二硬掩膜层。
可选的，所述晶圆上具有有源区，所述有源区部分表面形成有金属硅化物，所述第一通孔暴露出金属硅化物表面。
可选的，所述金属硅化物为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。
与现有技术相比，本发明技术方案具有以下优点：
本发明的半导体结构的形成方法，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。对晶圆的背面进行清洗采用DSP溶液，一方面，所述DSP溶液能干净的去除晶圆背面的残留的金属离子，并且不会对晶圆背面带来刻蚀损伤；另一方面，采用DSP溶液在对背面进行清洗的过程中，会有部分DSP溶液会不可避免的通过晶圆的侧面流到晶圆正面边缘的第一介质层的表面和晶圆正面表面，但是由于DSP溶液对于晶圆材料和第一介质层材料的刻蚀速率较低，因而在采用DSP溶液对晶圆的背面进行清洗时，所述晶圆正面边缘的第一介质层的表面和晶圆正面被刻蚀的量会很少或几乎没有，防止晶圆正面边缘的第一介质层的表面和晶圆正面表面不会形成刻蚀缺陷或者形成的刻蚀缺陷很小，因而后续在第一介质层上形成第二介质层和第二硬掩膜层时，晶圆边缘上的第二介质层和第二硬掩膜层不会悬空，从而防止第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。
进一步，所述DSP溶液中包括超纯水、硫酸和双氧水，超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5，使得在对晶圆的背面进行清洗时，去除晶圆背面上残留的金属离子的效果更好，同时对晶圆正面边缘的第一介质层的表面和晶圆正面被刻蚀的量会更少，能更好的防止在晶圆正面边缘的第一介质层的表面和晶圆正面表面形成刻蚀缺陷，从而更好的防止后续在第一介质层上形成的第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。
进一步，在对所述晶圆的背面进行清洗后，在所述介电抗反射涂层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层，在第一硬掩膜层中形成开口；沿开口刻蚀所述第一介质层，在第一介质层中形成第一通孔；去除所述图形化的光刻胶层；在所述第一通孔中形成第一金属插塞；在所述第一介质层和第一金属插塞上形成第二介质层；去除所述第一硬掩膜层；在第二介质层上形成第二硬掩膜层。在形成第二介质层和第二硬掩膜层时，所述第二介质层和第二硬掩膜层的边缘不会形成剥离(peeling)缺陷。
附图说明
图1-图2为现有形成互连结构的过程的结构示意图；
图3-图11为本发明实施例中半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有的互连结构的制作工艺中第二介质层103和第二硬掩膜层104的边缘容易形成剥离(peeling)缺陷。
研究发现，请参考图2，图2为图1中虚线框11中的放大结构示意图，第二介质层103和第二硬掩膜层104中形成的剥离(peeling)缺陷23位于晶圆101的边缘上方。
进一步研究发现，第二介质层103和第二硬掩膜层104形成的剥离(peeling)缺陷23位于晶圆101的边缘上方，是由于第二介质层103和第二硬掩膜层104下方晶圆101边缘上的第一介质层102中以及晶圆边缘的正面表面形成了刻蚀损伤22，所述刻蚀损伤22通常为坑洞、凹陷、孔洞等，后续再具有刻蚀损伤22的第一介质层102上形成第二介质层103和第二硬掩膜层104时，刻蚀损伤22位置处上方的形成第二介质层103和第二硬掩膜层104容易悬空而产生(peeling)缺陷23。
更进一步研究发现，晶圆101边缘上的第一介质层102中以及晶圆边缘的正面表面形成了刻蚀损伤22的原因为：在形成第一介质层102(或者形成第一硬掩膜层)后，形成第一金属插塞之前，在对晶圆101的背面12进行清洗，以去除晶圆背面12的残留的金属离子时，部分清洗溶液会从晶圆的侧面13流到晶圆正面边缘的第一介质层102表面和晶圆101正面表面，而由于清洗溶液通常采用HF和HNO3的混合溶液，HF和HNO3的混合溶液对第一介质层102材料(通常为氧化硅)以及晶圆正面的材料(通常为硅)会具有很大的刻蚀速率，从而使得晶圆101边缘上的第一介质层102中以及晶圆边缘的正面表面形成刻蚀损伤22。此外，采用HF和HNO3的混合溶液对晶圆背面进行清洗时，还会对晶圆的背面带来刻蚀损伤。
为此，本发明提供了一种半导体结构的形成方法，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。对晶圆的背面进行清洗采用DSP溶液，一方面，所述DSP溶液能干净的去除晶圆背面的残留的金属离子；另一方面，采用DSP溶液在对背面进行清洗的过程中，会有部分DSP溶液会不可避免的通过晶圆的侧面流到晶圆正面边缘的第一介质层的表面和晶圆正面表面，但是由于DSP溶液对于晶圆材料和第一介质层材料的刻蚀速率较低，因而在采用DSP溶液对晶圆的背面进行清洗时，所述晶圆正面边缘的第一介质层的表面和晶圆正面被刻蚀的量会很少，防止晶圆正面边缘的第一介质层的表面和晶圆正面表面不会形成刻蚀缺陷或者形成的刻蚀缺陷很小，因而后续在第一介质层上形成第二介质层和第二硬掩膜层时，晶圆边缘上的第二介质层和第二硬掩膜层不会悬空，从而防止第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3-图11为本发明实施例中半导体结构的形成过程的结构示意图。
参考图3，提供晶圆201，在所述晶圆201正面14表面依次形成第一介质层202，位于第一介质层202上的第一硬掩膜层210。
所述晶圆201的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，所述晶圆201的材料为单晶硅(Si)。
所述晶圆201包括若干芯片区(图中未示出)和位于芯片区之间的切割道区(图中未示出)，所述晶圆201的芯片区中包括若干有源区(图中未示出)，相邻有源区通过位于晶圆201中的浅沟道隔离结构(图中未示出)隔离，所述有源区上形成有半导体器件(图中未示出)，所述半导体器件可以为晶体管、存储器、传感器等，所述半导体器件包括接触结构(图中未示出)，所述接触结构为金属硅化物，所述金属硅化物为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。
在一实施例中，所述金属硅化物的形成过程包括：形成覆盖所述晶圆201表面的金属层，例如：镍金属层、钴金属层、钨金属层、钛金属层或钽金属层；对所述金属层进行退火，金属层中的金属与暴露的晶圆中的硅反应，形成金属硅化物；去除未反应的金属层。
本实施例中，所述晶圆201包括正面14与正面14相对的背面12以及位于正面14和背面12之间的侧面13，所述半导体器件均是形成在晶圆201的正面14上。
所述晶圆201正面14上形成有第一介质层202，所述第一介质层202覆盖所述有源区中形成的半导体器件，所述第一介质层202用于半导体器件与半导体器件之间的隔离以及第一介质层202中形成的第一金属插塞之间的隔离，所述第一介质层202的材料为氧化硅，第一介质层202的形成工艺可以为化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、热化学气相沉积法(Thermal CVD)、高密度等离子体化学气相沉积(HDPCVD)。
在形成第一介质层202后，在所述第一介质层202表面上形成第一硬掩膜层203，所述第一硬掩膜层210作为后续图形化所述第一介质层202时的掩膜。所述第一硬掩膜层210采用与所述第一介质层202不同的材料，在一实施例中，所述第一硬掩膜层210的材料为氮化硅，所述第一硬掩膜层210的形成工艺可以为化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、热化学气相沉积法(Thermal CVD)、高密度等离子体化学气相沉积(HDPCVD)。
在一实施例中，在形成第一硬掩膜层210后，在所述第一硬掩膜层上还形成介电抗反射涂层211，所述介电抗反射涂层211用于后续在光刻的过程中，减少光的反射，从而提高光刻工艺的精度。
参考图4，形成所述第一硬掩膜层210后，对所述晶圆201的背面12采用DSP溶液进行清洗。
对晶圆201的背面进行清洗的目的：去除晶圆201的背面残留的金属离子(主要为钨离子)，防止金属离子在后续工艺中带来交叉污染，影响的器件的性能。
本实施例中，对晶圆201的背面进行清洗采用DSP(Dilute Sulfuric Peroxide，DSP)溶液，一方面，所述DSP溶液能干净的去除晶圆背面的残留的金属离子，DSP溶液对晶圆材料的刻蚀速度极低，因而还能防止对晶圆201背面的损伤；另一方面，采用DSP溶液在对背面进行清洗的过程中，会有部分DSP溶液会不可避免的通过晶圆201的侧面流到晶圆正面14边缘的第一介质层210的表面和晶圆正面14表面，但是由于DSP溶液对于晶圆材料和第一介质层材料的刻蚀速率较低或几乎没有，因而采用DSP溶液在对晶圆的背面进行清洗时，所述晶圆正面14边缘的第一介质层210的表面和晶圆正面被刻蚀的量会很少，防止晶圆正面14边缘的第一介质层210的表面和晶圆正面14表面不会形成刻蚀缺陷或者形成的刻蚀缺陷很小，因而后续在第一介质层210上形成第二介质层和第二硬掩膜层时，晶圆201边缘上的第二介质层和第二硬掩膜层不会悬空，从而防止第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。
在一实施例中，所述DSP溶液中包括超纯水、硫酸和双氧水，超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5，使得在对晶圆201的背面12进行清洗时，去除晶圆背面12上残留的金属离子的效果更好，同时对晶圆正面14边缘的第一介质层的表面和晶圆正面被刻蚀的量会更少，能更好的防止在晶圆201正面14边缘的第一介质层210的表面和晶圆正面14表面形成刻蚀缺陷，从而更好的防止后续在第一介质层上形成的第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。
在一实施例中，DSP溶液中除了超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5，所述DSP溶液中还包括550-650ppm HF，所述DSP溶液中包含很少量的HF时，DSP溶液能去除一些金属氧化物，提高了清洗的效果。
在一实施例中，当形成介电抗反射涂层时，在形成介电抗反射涂层211后，对晶圆201的背面12采用DSP溶液进行清洗。
在其他实施例中，参考图5，在对所述晶圆201的背面进行清洗后，在所述介电抗反射涂层211(参考图4)表面形成图形化的光刻胶层(图中未示出)；以所述图形化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层211(参考图4)，在第一硬掩膜层中形成开口；沿开口刻蚀所述第一介质层202，在第一介质层中形成第一通孔；去除所述图形化的光刻胶层；在所述第一通孔中形成第一金属插塞212。
去除所述图形化的光刻胶层采用灰化工艺。
在一实施例中，所述第一金属插塞212的形成过程包括:去除所述图形化的光刻胶层后，在所述第一通孔和开口中以及第一硬掩膜层210表面上形成金属层，金属层的材料可以为钨；平坦化去除第一介质层202上方的金属层以及第一硬掩膜层，在所述第一通孔中形成第一金属插塞212，所述平坦化采用化学机械研磨工艺。
参考图6和图7，在所述第一介质层202和第一金属插塞212上形成第二介质层203。
在一实施例中，在形成所述第二介质层203之前，可以在所述第一介质层202上形成第一金属连线213，所述形成第二介质层203覆盖所述第一金属连线213。
参考图8，在第二介质层203上形成第二硬掩膜层204。
参考图9，图形化所述第二硬掩膜层204和第二介质层203，在第二介质层203中形成暴露出部分第一金属连线213表面的开口214。
参考图10，在所述第二硬掩膜层204表面上以及开口214(参考图9)中形成金属材料层215。
参考图11，平坦化去除第二介质层203表面上的金属材料层215和第二硬掩膜层，在所述开口中型号第二金属插塞215。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种半导体结构的形成方法，其特征在于，包括：
提供晶圆，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层；
形成所述第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述DSP溶液中包括超纯水、硫酸和双氧水，超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5。
3.如权利要求1所述的半导体结构的形成方法，所述DSP溶液中还包括550-650ppm HF。
4.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述晶圆的材料为Si，所述第一介质层的材料为SiO2。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在对晶圆的背面进行清洗时，部分DSP溶液会从晶圆侧面流到晶圆正面边缘的第一介质层以及晶圆正面表面。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层上还形成介电抗反射涂层，在形成介电抗反射涂层后，对晶圆的背面采用DSP溶液进行清洗。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在对所述晶圆的背面进行清洗后，在所述介电抗反射涂层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层，在第一硬掩膜层中形成开口；沿开口刻蚀所述第一介质层，在第一介质层中形成第一通孔；去除所述图形化的光刻胶层；在所述第一通孔中形成第一金属插塞；在所述第一介质层和第一金属插塞上形成第二介质层；去除所述第一硬掩膜层；在第二介质层上形成第二硬掩膜层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述晶圆上具有有源区，所述有源区部分表面形成有金属硅化物，所述第一通孔暴露出金属硅化物表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述金属硅化物为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。
CN201910639112.4A 2019-07-16 2019-07-16 半导体结构的形成方法 Active CN110473777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910639112.4A CN110473777B (zh) 2019-07-16 2019-07-16 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910639112.4A CN110473777B (zh) 2019-07-16 2019-07-16 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN110473777A true CN110473777A (zh) 2019-11-19
CN110473777B CN110473777B (zh) 2020-05-19

Family

ID=68508613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910639112.4A Active CN110473777B (zh) 2019-07-16 2019-07-16 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN110473777B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393850A (zh) * 2007-09-19 2009-03-25 细美事有限公司 基片处理方法、输送处理材料的旋转单元及基片处理装置
CN103972074A (zh) * 2013-01-30 2014-08-06 无锡华润上华科技有限公司 一种去除晶圆背面掩膜层的方法
CN105087184A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法
CN107210212A (zh) * 2015-02-05 2017-09-26 株式会社斯库林集团 基板处理方法和基板处理装置
US20180358241A1 (en) * 2017-06-08 2018-12-13 Samsung Electronics Co., Ltd. Substrate treating apparatus and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393850A (zh) * 2007-09-19 2009-03-25 细美事有限公司 基片处理方法、输送处理材料的旋转单元及基片处理装置
CN103972074A (zh) * 2013-01-30 2014-08-06 无锡华润上华科技有限公司 一种去除晶圆背面掩膜层的方法
CN105087184A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法
CN107210212A (zh) * 2015-02-05 2017-09-26 株式会社斯库林集团 基板处理方法和基板处理装置
US20180358241A1 (en) * 2017-06-08 2018-12-13 Samsung Electronics Co., Ltd. Substrate treating apparatus and methods

Also Published As

Publication number Publication date
CN110473777B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN106206436B (zh) 用于金属栅极的方法和结构
US7879728B2 (en) Sub-lithographic printing method
CN104347477B (zh) 半导体结构的形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
TWI574069B (zh) 光子裝置結構及製造方法
CN109786346A (zh) 通孔结构及其方法
CN109314174A (zh) 具有用于量子计算设备的高品质界面的层间电介质的构造
TW200403755A (en) Semiconductor device and its manufacturing method
JP2004128463A (ja) 半導体素子の製造方法
CN104752361B (zh) 半导体结构的形成方法
TW202109831A (zh) 用於製造多層奈米結構之方法及三維靜態隨機存取記憶體裝置
CN104658892A (zh) 用于集成电路图案化的方法
WO2012155831A1 (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
CN109742078A (zh) 存储器的形成方法
CN109860115A (zh) 集成电路装置结构的切割方法
CN104143528B (zh) 互连结构的形成方法
CN104051274B (zh) 一种用于加工载体的方法
CN103794548B (zh) 局域互连结构的形成方法
CN103928312B (zh) 图案的形成方法
CN104701145B (zh) 半导体结构的形成方法
JP4139380B2 (ja) 半導体デバイスにおいてアイソレーション膜を形成する方法
WO2015003609A1 (zh) 一种具有隔离层的复合衬底及其制造方法
CN110473777A (zh) 半导体结构的形成方法
CN104681429B (zh) 半导体结构的形成方法
CN104979274B (zh) 硅通孔形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant