CN110460334B - 自校准混合信号转换器、模数转换器及基数误差校准器 - Google Patents

自校准混合信号转换器、模数转换器及基数误差校准器 Download PDF

Info

Publication number
CN110460334B
CN110460334B CN201910284038.9A CN201910284038A CN110460334B CN 110460334 B CN110460334 B CN 110460334B CN 201910284038 A CN201910284038 A CN 201910284038A CN 110460334 B CN110460334 B CN 110460334B
Authority
CN
China
Prior art keywords
digital
capacitor
analog
significant bit
ideal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910284038.9A
Other languages
English (en)
Other versions
CN110460334A (zh
Inventor
骆智峯
贺小勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Caelus Technologies Ltd
Original Assignee
Caelus Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Caelus Technologies Ltd filed Critical Caelus Technologies Ltd
Publication of CN110460334A publication Critical patent/CN110460334A/zh
Application granted granted Critical
Publication of CN110460334B publication Critical patent/CN110460334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开提供了一种自校准混合信号转换器、模数转换器及基数误差校准器，其利用逐次逼近寄存器，将测试电压驱动至较低有效电容器上，通过对最低有效位平均电容器进行平均和累加，校正最终SAR代码，并重复测量多次，得到数字平均测量值，再从数字平均测量值中减去理想基数，以获得存储在具有理想基数的查找表中的测量误差。其中，对其他电容器重复进行基数误差校准，以填充查找表。在正常ADC转换过程中，通过转换模拟输入所获得的SAR代码来寻址查找表，并将所有理想基数和SAR代码中为1的位的测量误差相加来生成误差校正数字值，从而利用最低有效位平均法实现基数误差的校准。本公开可以广泛应用于电子电路领域。

Description

自校准混合信号转换器、模数转换器及基数误差校准器
技术领域
本发明涉及逐次逼近寄存器(SAR)模拟-数字转换器(ADC)，更具体地涉及使用最低有效位(LSB)平均法的SARADC的校准。
背景技术
模拟-数字转换器(ADC)是使用最广泛的电路之一。模拟-数字转换的准确度非常重要，并且可能随着输入模拟信号的大小而变化。这所造成的误差可能是非线性的且难以修正的。
图1A所示为现有技术水平的ADC。比较器12通过比较其+和-输入电压来生成比较器输出电压VCOMP。电容器14、17和18的上层阵列连接至+输入端，而电容器14、16和19的相同下层阵列连接至-输入端。电容器可采用二进制加权或其他加权方法。在该实例中，电容器权重是最小电容器的最小值或单位电容值C的1、1、2、3、5、10、17和32倍。
实际制作的电路根据电容器14和16-19的尺寸容量会存在差异，这可能会在数据转换期间造成误差。例如，电容器的容量可能会存在+/-1％的差异。对于较小或最低有效位(LSB)电容器14，上述差异的影响相对较小，且在最终结果中产生的是可容忍误差。但是，对于最高有效位(MSB)电容器16-19，上述1％的容量差异可能会在最终结果中造成较大的线性误差。
例如，电容器17的标称值为17C，但其实际值可能为17.12C。虽然0.12C的误差在1％的公差范围内，但是0.12C是1C的LSB电容的12％。
利用校准来测量MSB电容器16-19的实际电容，以弥补上述线性误差。可以设想，LSB电容器14具有理想的权重或足够的应用准确度。在校准例程期间，逐次逼近寄存器(SAR)将信号序列应用到LSB电容器14，并通过检查VCOMP来查看应用到LSB电容器14的SAR设置是否产生高于或低于电容器17的总电容(和电压摆动)。将参考电压VREF施加至电容器17，同时将下层17C电容器16接地。将共模电压VCM(例如：VREF/2)施加至MSB电容器18和19，以忽略这对电容器。SAR寄存器通过将VREF施加至下层电容器14并接地该对中的上层电容器14(如果本次试验中VCOMP是逻辑1)来将每对LSB电容器14驱动至0，或返回至VCM以进入0状态。对SAR设置进行测试，直到找到最接近的匹配。最终SAR设置可乘以LSB电容器14的标称电容(设置为1)并求和以获得由电容器17和16所形成的测量值17C。
由于来源不同，校准时可能会出现噪声，例如电路或系统中的热噪声、电源噪声或参考信号噪声。噪声通常是随机的，并且有时可导致测量值跳转到不同的值。图1B所示为电容器经过多次校准后测量值的理想化连续分布。当由电容器16和17所形成的17C经过多次重复校准时，由于噪声的存在，测量结果可能呈钟形分布。该钟形曲线的中心位于由电容器16和17所形成的17C的实际值处(例如：在该实例中为17.12C)。
图1C示出了经多次校准的电容器测量值的量化分布。由于ADC的数字结果量化为C的整数值，因此，在测量结果的分布中，在17C处的峰值较大而在18C处的峰值较小。这两个峰值的加权平均值产生了实际值17.12C。
图2A示出了噪声较小的校准序列。所述SAR或其他逻辑件将所有电容器14、18、19初始化驱动至VCM，同时将VREF施加至17C电容器17上，并接地17C电容器16。由于仅有17C电容器17处于充电状态，因此，比较器12测量到的差分电压与电容器16、17所形成的17C的+17.12C值成比例。请注意，图2A-图2B所示电压为理想电压，例如当单位电容C为1fF时的电压，单位为V。
下一步，SAR通过接地电压和VREF驱动至上层和下层10C电容器14来将10C电容器对14驱动至较低电压。这样便减去了与10C成比例的差分电压。由此得到的电压+7.12大于0，因此，在SAR中10C位设置为1。
下一步，SAR通过接地电压和VREF驱动至上层和下层5C电容器14来将5C电容器对14驱动至较低电压。这样便减去了与5C成比例的差分电压。由此得到的电压+2.12大于0，因此，在SAR中5C位设置为1。
下一步，SAR通过接地电压和VREF驱动至上层和下层3C电容器14来将3C电容器对14驱动至较低电压。这样便减去了与3C成比例的差分电压。由此得到的电压–0.88小于0，因此，在SAR中3C位设置为0。由于VCOMP降至零以下，并且减去了过多电压，因此，SAR将3C电容器对驱动至共模电压(VCM，VCM)。这样会使得电压恢复到+2.12。
然后，SAR通过接地电压和VREF驱动至上层和下层2C电容器14来将2C电容器对14驱动至较低电压。这样便减去了与2C成比例的差分电压，或+2.12–2＝+0.12。由此得到的电压+0.12大于0，因此，在SAR中2C位设置为1。
最后，SAR通过接地电压和VREF驱动至上层和下层1C电容器14来将1C电容器对14驱动至较低电压。这样便减去了与1C成比例的差分电压。由此得到的电压–0.88小于0，因此，在SAR中1C位设置为0。
校准序列结束时，SAR中的最终数字代码为11010。用LSB电容器14的权重乘以该数字代码，然后求和，得到测量值：
1x10C+1x5C+0x3C+1x2C+0x1C＝17C。
图2B示出了噪声明显的校准序列。对于具有更多有效位的较大ADC，噪声可能大于LSB。在图2B的示例中，当在校准例程期间赋值2C位时，注入-2.0的噪声。在图2A中，当测试2C这对LSB电容器14时，理想电压读数为+0.12，但当加入–2.0噪声时，比较器12测得的电压则为–1.88，如图2B所示。
由此得到的电压–1.88小于0，因此，在SAR中2C位设置为0。由于VCOMP降至零以下，并且减去了过多电压，因此，SAR将2C电容器对驱动至共模电压(VCM，VCM)。这样会使得电压恢复到+2.12。
最后，SAR通过接地电压和VREF驱动至上层和下层1C电容器14来将1C电容器对14驱动至较低电压。这样便减去了与1C成比例的电压。由此得到的电压+2.12–1＝+1.12大于0，因此，在SAR中1C位设置为1。
带噪声的校准序列结束时，SAR中的最终数字代码为11001。用LSB电容器14的权重乘以该数字代码，然后求和，得到测量值：
1x10C+1x5C+0x3C+0x2C+1x1C＝16C。
由于16C大于1.00且小于本示例中的实际值17.12，因此，噪声导致的测量偏差大于一个有效位。更糟糕的是，当利用电容器16、17所形成的17C的误差值校准其他MSB时，此误差可累加到所述其他MSB的误差上。
图3为校准前ADC的谱密度图。在校准前，根据典型ADC模拟快速傅立叶变换(FFT)绘制了相对于功率谱密度(PSD)的满量程的分贝数(dBFS)。电容器不匹配会导致光谱中产生杂散302。这些杂散302是不期望的。当噪声小于有效位时，可通过校准改善该图，减小杂散302的尺寸。但是，当噪声大于LSB时，即使校准后，杂散302仍能继续存在。很多校准方法较为复杂，且需要正弦波或三角波等特殊输入信号，限制了ADC的准确度或转换率，并且需要较大芯片面积和功率，使得制造成本较高。校准准确度常常容易受到系统噪声的影响。
需要具有良好线性的高分辨率ADC或数字-模拟转换器(DAC)，以便数字输出严格遵循模拟输入，反之亦然。需要减少频域内由加权电容器阵列中的电容器等匹配数字/模拟转换元件比例误差引起的杂散。需要进一步消除校准期间可在校准电容比中注入重大误差的噪声的影响。需要减少此类噪声误差，防止其在校准序列中累加形成有效性较高的位。需要在有噪声的环境中校准SAR-ADC。
发明内容
为了解决上述技术问题，本公开目的在于提供一种自校准混合信号转换器、模数转换器及基数误差校准器，其中：
本公开第一方面提供了一种自校准混合信号转换器，其包括：
数字-模拟元件阵列，其中每个数字-模拟元件用于将二进制位转换为模拟信号；
比较器，用于比较两个模拟输入，以生成比较结果；
数字-模拟元件阵列中的最低有效位数字-模拟元件，该最低有效位数字-模拟元件对两个模拟输入具有最小影响，该最低有效位数字-模拟元件的理想基数为1；
其中数字-模拟元件阵列中的其他数字-模拟元件各具有一理想基数，该理想基数为数字-模拟元件设计的尺寸与最低有效位数字-模拟元件设计的尺寸之比的函数；
其中数字-模拟元件阵列包括具有不同设计尺寸的至少5个数字-模拟元件，其具有不同的至少5个理想基数值；
其中数字-模拟元件阵列连接到比较器两个模拟输入中的至少一个，其中具有不同设计尺寸的至少5个数字-模拟元件中的每一个对比较器的两个模拟输入中的至少一个产生至少5个不同的效果值；
其中数字-模拟元件的制造尺寸与设计尺寸的差值为误差量；
逐次逼近寄存器，该逐次逼近寄存器将二进制位的SAR检索序列应用到一部分数字-模拟元件阵列，该一部分数字-模拟元件阵列为在数字-模拟元件阵列中，其理想基数小于目标数字-模拟元件的目标理想基数；
其中，在SAR检索序列期间来自比较器的比较结果在逐次逼近寄存器中设置或清除位元，以在SAR检索序列完成时生成最终SAR值；
多个最低有效位平均数字-模拟元件，该最低有效位平均数字-模拟元件的理想基数为1，并连接到比较器两个模拟输入中的至少一个；
最低有效位平均累加器，当将二进制位的测试值应用到多个最低有效位平均数字-模拟元件时，最低有效位平均累加器响应于比较器的比较结果而递增或递减，SAR检索序列完成后，该最低有效位平均累加器对最终SAR值进行调整，以生成LSB校正的最终SAR值；
求和器，该求和器用于对LSB校正的最终SAR值中具有相应位组的数字-模拟元件的理想基数进行求和，以生成目标测量基数；
数字平均器，该数字平均器用于平均在SAR检索序列的多次重复测量目标数字-模拟元件的期间所生成的多个LSB校正的最终SAR值，该数字平均器生成实际测量基数，该实际测量基数为多个LSB校正的最终SAR值的平均值；以及
查找表，该查找表存储来自目标数字-模拟元件的数字平均器的实际测量基数，该查找表还存储一部分数字-模拟元件阵列的理想基数，其中该一部分数字-模拟元件阵列的理想基数小于目标数字-模拟元件的目标理想基数；
其中，该查找表还存储了理想基数大于目标基数的其他数字-模拟元件的实际测量基数，该其他数字-模拟元件各逐次作为SAR检索序列中的目标数字-模拟元件和数字平均器，以生成该其他数字-模拟元件的实际测量基数；
其中，该求和器读取数字-模拟元件的实际测量基数的查找表，该数字-模拟元件具有存储在查找表中的相应实际测量基数，当查找表中有可用的实际测量基数时，该求和器使用实际测量基数而非理想基数，以在校准期间生成目标测量基数；
由此，对于高于目标理想基数的基数，基数误差校准使用从查找表读取的实际测量基数而非理想基数，而对于低于目标理想基数的基数，基数误差校准使用理想基数。
本公开第二方面提供了一种用于校准混合信号转换器的基数误差校准器，其包括：
对于理想基数小于目标基数的电容器，查找表加载理想基数，该电容器位于电容器的电容器阵列中；
(c)清除测试累加器；
将共模电压驱动至理想基数高于目标基数的所有电容器的外端子；
(b)将参考电压驱动至采用目标基数的上层电容器的外端子；
将接地电压驱动至采用目标基数的下层电容器的外端子；
将电压逐次逼近寄存器检索序列驱动至理想基数小于目标基数的电容器的外端子，并检查输入连接到电容器内端子的比较器的输出，以确定何时设置或清除SAR值中的二进制位；
清除最低有效位累加器；
将共模电压驱动至最低有效位平均阵列中所有最低有效位平均电容器的外端子，每个最低有效位平均电容器的理想基数不大于LSB基数的两倍，该LSB基数用于电容器阵列中的最低有效位电容器；
(a)将参考电压驱动至最低有效位平均阵列中的下层最低有效位电容器的外端子；
将接地电压驱动至最低有效位平均阵列中的上层最低有效位电容器的外端子；
检查比较器输出，当比较器输出为正时，使最低有效位累加器递增，当比较器输出为负时，使最低有效位累加器递减；
当比较器输出为负时，将参考电压驱动至上层最低有效位电容器的外端子，并将接地电压驱动至下层最低有效位电容器的外端子；
对于其他最低有效位平均电容器，从(a)开始重复，直到所有最低有效位电容器均已评估；
将最低有效位累加器添加到SAR值中，以生成LSB校正SAR值；
读取对应于LSB校正SAR值中所有1位的基数的查找表，并对所有1位的基数求和，生成测试权重；
将测试权重加到测试累加器；
从(b)开始重复，直到N个测试权重已经累加到测试累加器，并用N除以测试累加器，生成数字平均测试权重；
其中N为至少等于4的整数；
将数字平均测试权重存储到查找表中，作为目标基数的基数；以及
对于电容器阵列中的电容器，将目标基数移动到下一个最高位基数，从(c)开始重复，将数字平均测试权重存储到查找表中，作为下一个最高位基数的基数，直到最高有效位基数已经存储在查找表中。
本公开第三方面提供了一种自校准模拟-数字转换器，其包括：
电容器阵列，其电容器连接到求和线，该电容器具有多个设计尺寸，这些尺寸为最低有效位设计尺寸的倍数，理想基数是设计尺寸与最低有效位设计尺寸之比的函数；
比较器，其接收比较器输入上的求和线并生成比较器输出；
逐次逼近寄存器，用于将二进制位的SAR检索序列应用到电容器阵列中各电容器的端子；
查找表，用于存储电容器阵列中各电容器的基数，该查找表存储电容器阵列中较低有效电容器的理想基数，其中理想基数低于阈值基数，并用于存储电容器阵列中较高有效电容器的实际测量基数，其中理想基数高于阈值基数；
设计尺寸不超过最低有效位设计尺寸两倍的最低有效位平均电容器的最低有效位平均阵列，该最低有效位平均电容器连接到求和线；
校准定序器，其激活逐次逼近寄存器来将SAR检索序列应用到理想基数低于目标基数的电容器，并响应于比较器输出的极性，逼近设置或清除逐次逼近寄存器中的二进制位，生成SAR代码；
最低有效位平均器，其将测试电压施加至最低有效位平均电容器的端子，并响应于比较器输出，递增或递减SAR代码的最低有效位，生成校正SAR代码；
数字平均器，其激活校准定序器，以重复SAR检索序列，并激活最低有效位平均器，以重复生成校正SAR代码，SAR代码一并求平均值，生成平均校正SAR代码；以及
求和器，用于从查找表读取基数，并将对应于平均校正SAR代码中所有1位的基数一并求和，生成实际测量基数，写入采用目标基数的电容器的查找表中；
该校准定序器选择目标基数的下一个最高有效基数，作为新的目标基数，并重复新目标基数的SAR检索序列，生成新目标基数的实际测量基数，存储在查找表中，
由此，实际测量基数从SAR检索序列中生成，SAR检索序列通过LSB平均法进行校正，然后进行数字平均，以减少误差。
有益效果：本公开能够实现良好线性的高分辨率ADC或数字-模拟转换器(DAC)，使得数字输出严格遵循模拟输入，且能够减少频域内由加权电容器阵列中的电容器等匹配数字/模拟转换元件比例误差引起的杂散，更进一步地消除了校准期间可在校准电容比中注入重大误差的噪声的影响，从而能够在有噪声的环境中校准SAR-ADC。
附图说明
图1A示出了现有技术ADC；
图1B示出了经过多次校准的电容器测量值的理想化连续分布；
图1C示出了经过多次校准的电容器测量值的量化分布；
图2A示出了噪声较小的校准序列；
图2B示出了噪声明显的校准序列；
图3为校准前的ADC谱密度图；
图4示出了带噪声的校准序列，其中噪声通过LSB平均法消除；
图5为带有理想基数和测量误差查找表(LUT)的LSB平均法ADC图；
图6突出地示出了校准过程中测量误差和理想基数的生成；
图7为自校准例程的总体流程图，该例程包括模拟校准和数字校准；
图8突出地示出了模拟失调校准；
图9示出了带模拟失调校正电路的比较器；
图10示出了利用LSB平均法进行的数字残差失调校准；
图11示出了利用校准过程中存储在LUT中的理想基数和测量误差进行正常ADC转换时应用的DOS校正；
图12为示出电容器阵列更多细节的示意图；
图13A为在未使用LSB平均法的情况下，校准后的ADC谱密度图；
图13B为在使用LSB平均法的情况下，校准后的ADC谱密度图；
图14示出了使用单个LUT存储实际基数，其中实际基数包括基数误差校准期间测量的误差；
图15示出了模拟失调校准例程；
图16A-图16C更详细地示出了数字残差失调校准例程；
图17A-图17C更详细地示出了基数误差校准例程；
图18更详细地示出了LSB平均例程；
图19更详细地示出了SAR检索例程；
图20示出了利用LSB平均法进行基数误差校准的流水线式SARADC；
图21示出了利用LSB平均法进行基数误差校准的DAC。
具体实施方式
本发明涉及一种ADC校准的改进。以下描述的提出旨在使本领域的普通技术人员能够制作并使用在特定应用及其要求的背景下提供的本发明。对优选实施例的各种修改对于本领域技术人员来说是显而易见的，并且本文中定义的一般原理可以应用于其他实施例。因此，本发明并不局限于所示和所描述的具体实施例，而是获得与本发明所公开的原理和新颖特征相一致的最广泛范围。
有时电容器阵列中会加入其他具有最小尺寸或单位的电容器，以允许在ADC中模拟输入电压信号的正常模拟-数字转换期间平均化噪声。发明人认识到增加的最小尺寸电容器还可用于平均化在校准期间出现的噪声误差。
图4示出了带噪声的校准序列，其中噪声通过LSB平均法消除。图4左侧示出了带有图2B中描述的较大注入噪声的校准SAR检索序列。噪声在2C电容器14测试期间注入，并压制2C电容器的标称信号。最后的1C电容器也在相反状态下设置，以补偿2C电容器的错误设置。
带有噪声所生成的SAR检索代码S_CODE为11001，对于标称基数10、5、3、2、1，该代码为16。由于17C电容器17的实际电容为17.12C，因此在没有噪声的情况下，S_CODE为17，约占校准测试的88％，校准测试其余12％的S_CODE为18。
如图5中的LSB平均阵列90所示，电容器阵列的比较器12中再加入5对1C电容器92-98。这些额外的电容器为LSB平均电容器。它们均初始化连接至VCM。一旦SAR检索完成，通过接地电压和VREF，将第一对LSB平均电容器92的上(+)阵列和下(-)阵列分别驱动至比较器12的+输入端和-输入端。输入线路上的差分电压减去1，使得比例电压从+1.12降至+0.12。由于+0.12高于接地电压，因此，VCOMP>0，LSB平均值加上+1。第一LSB电容器对保持在(接地电压、VREF)。
然后，通过接地电压和VREF驱动第二对LSB平均电容器92，从差分电压再减去1.0。结果得到的-0.88低于接地电压，所以比较器12生成的VCOMP小于0，LSB平均值加-1。在第二LSB电容器对中，施加至电容器上的电压逆转为VREF、接地电压。逆转使得电压增加2.0，得到-0.88+2.0＝+1.12。
然后，通过接地电压和VREF驱动第三对LSB平均电容器92，+1.12电压再减去1.0，得到+0.12(高于接地电压)。因此，VCOMP>0，LSB平均值加+1。第三LSB电容器对保持在(接地电压、VREF)。
然后，通过接地电压和VREF驱动第四对LSB平均电容器92，把电压再减去1.0。结果得到的-0.88低于接地电压，所以比较器12生成的VCOMP小于0，LSB平均值加-1。在第四LSB电容器对中，施加至电容器上的电压逆转为VREF、接地电压。逆转使得电压增加2.0，得到-0.88+2.0＝+1.12。
然后，通过接地电压和VREF驱动第五对LSB平均电容器92，将+1.12电压再减去1.0，得到+0.12(高于接地电压)。因此，VCOMP>0，LSB平均值加+1。第五LSB电容器对保持在(接地电压、VREF)。
所有LSB平均电容器对的+1和–1结果求和，得到LSB平均代码LSB_AVE_CODE。在本示例中，LSB_AVE_CODE为+1–1+1–1+1＝1。SAR检索代码S_CODE可以通过LSB_AVG_CODE加上S_CODE或16+1(即17)进行校正。该LSB平均法对受到注入噪声影响的SAR检索代码进行了校正。
对于3sigma概率，LSB平均法使噪声分布从高达+/-6LSB下降至+/-2LSB以下。
图5为带有理想基数和测量误差的查找表(LUT)的LSB平均法ADC图。通过连接至+和–线路的LSB平均阵列90将额外几对1C电容器92-98添加到比较器12中。这些附加的电容器为LSB平均电容器。
在本示例中，电容器16、17所形成的17C正在进行校准。将VREF施加至17C电容器17，并将接地电压施加至互补的17C电容器16。在这一步骤中，通过将VCM施加至其他MSB电容器(如32C电容器18、19)的端子来禁用并忽略这些电容器。
SAR104初步将LSB电容器的所有端子设置为VCM，然后将接地电压和VREF施加至10C对。校准定序器108对比较器12生成的VCOMP进行检查，以确定该位元在SAR104中是高或低。然后对下一个5C电容器对进行测试。测试一直持续到所有LSB电容器14均已测试并得到最终SAR值。SAR检索程序如图19所示。然后激活LSB平均阵列90，执行LSB平均法，以校正最终SAR值。LSB平均程序在下图18中示出。
整个过程重复进行多次，通过计算这些LSB校正的最终SAR值的平均值，得到平均SAR值。尽管每个单独的最终SAR值都是一个整数，平均值也是会有分数部分或小数部分，例如17C电容器17的实际值为17.12C所包括的.12。
计算与单位电容或基数的理想比例，并将其在误差校正器110中存储为R假设LSB电容器14的误差可以忽略不计，所以基数误差LUT114未存储该电容器的误差值。然而，对于电容器18、19所形成的32C，MSB电容器17、18的可测误差存储为E7，而对于电容器16、17所形成的17C，则存储为E6。这些误差就是SAR值的平均值与该电容器对的理想基数之间的差值。
校准定序器108通过计算所有最终SAR结果的平均值，得到SAR值的平均值。校准定序器108从SAR值的平均值中减去理想基数LUT112中存储的计算理想基数R校准完成后，ADC正常操作时，激活误差校正器110。加法器118将从理想基数LUT112读取的理想基数与从基数误差LUT114读取的误差E图6突出地示出了校准过程中测量误差和理想基数的生成。电容器16、17所形成的17C的实际值为17.12C，因此，在计算多个最终SAR值的平均值后，校准定序器108确定误差E6为+0.12，得出的理想基数R6为17。将测量的E6值+0.12加载到D6位的基数误差LUT114中。
一旦电容器16、17所形成的17C校准完成，电容器18、19所形成的下一个MSB电容器32C便以同样的方式进行校准。将VREF施加至32C电容器18上，并将接地电压施加至互补的32C电容器19。现在，17C电容器17和互补的17C电容器16包括在扩大的SAR检索中。一旦检索结束，LSB平均法就已经对结果进行了校正，SAR104对电容器18、19所形成的测量电容32C的数字代码D通过读取数字代码D例如，最终SAR值可以是111000，其中对于17C、10C和5C电容器，最终SAR值有1位。然而，17C电容器17的实际值为17.12，而非17，所以最终SAR值对应于：
17.12+10+5＝32.12
在重复另外一次SAR检索时，最终SAR值为110101，其中对于17C、10C、3C和1C电容器，最终SAR值有1位。由于17C电容器17的实际值为17.12，而非17，所以最终SAR值对应于：
17.12+10+3+1＝31.12
通过多次重复SAR检索程序，存储这些计算得出的实际值并计算它们的平均值，得到平均SAR结果。在本示例中，SAR结果的平均值为31.74，而计算出的理想基数为32。该理想值32在理想基数LUT112中存储为R7，而误差-0.26在基数误差LUT114中存储为误差E7。
利用电容器16、17所形成的17C实际值(包括测量误差而非理想基数)，防止误差在校准过程中传播到更多有效位。如果存在电容器18、19所形成的32C以上的任何更多MSB，则这些MSB将使用电容器18、19所形成的32C的实际测量误差E7及其理想基数R7。
图7为自校准例程的总体流程图，既包括模拟校准，又包括数字校准。通过广泛平均法、SAR检索结果值的数字平均法和使用LSB平均电容器的模拟平均法，减少了误差。
如图8、图9、图15所示，校准启动后，进行模拟失调校准170。进行模拟失调校准170，以校正比较器12中的模拟失调电压。在步骤180，重复N次模拟失调校准170，在步骤190，得到N个结果的数字平均值。模拟失调校准170生成数字值，即模拟失调代码(AOS)，将该数字值应用到数控变压分压器上，以生成施加至比较器12的失调电压。将AOS代码的最终数字平均值应用到比较器12上，以便进行所有进一步的测试以及正常的ADC操作。
应用AOS代码校正模拟失调校准170检测到的模拟失调后，数字残差失调校准172对其余失调进行了测量。数字残差失调校准172对电容器14中被认为具有零误差的最大电容器进行校准，因此，基数误差LUT114中无测量误差条目。数字残差失调校准172对其余的LSB电容器进行SAR检索，以测量残差误差。数字残差失调校准172还使用LSB平均阵列90进行LSB平均。在步骤182，数字残差失调校准172也重复了N次，然后在步骤192，得到N个结果的数字平均值,。数字残差失调校准172产生数字代码，即数字失调代码(DOS)。图10、图11、图16A-图16C对数字残差失调校准172进行了更详细的说明。
对每个MSB电容器对16、17和18、19……，进行基数误差校准174，以生成每个MSB电容器的理想基数和测量误差。利用每个测量值的LSB平均阵列90，在每次SAR检索结束时进行LSB平均。对于每个MSB电容器对，在步骤184，基数误差校准174也重复了N次，在步骤194，得到数字平均值。数字平均结果在理想基数LUT112中存储为理想基数R在步骤176，计算增益校正因子DG，将结果缩放或归一化，以符合规定范围。一旦完成所有校准，就可以进行正常操作，例如将模拟电压转换为数字值。
图8突出地示出了模拟失调校准。比较器12中存在模拟失调电压VOS123。当所有LSB电容器14和MSB电容器16、17、18、19的所有端子均连接到VCM时，即可对VOS123进行测量。即使VCM禁用所有电容器，比较器12的输出，VCOMP也并非正好为零。
图9示出了带模拟失调校正电路的比较器。比较器12具有差分对n沟道晶体管32、34，它们具有栅极，该栅极用于分别接收连接到电容器的比较器输入VIN+和VIN-。电流源26连接到两个n沟道晶体管32、34的电源，而负载电阻器22连接到n沟道晶体管34的漏极，而负载电阻器24连接到n沟道晶体管32的漏极和差分锁存器85，生成比较器输出VCOMP。差分锁存器85可以将VCOMP>0转换为二进制1输出，将VCOMP<0转换为二进制0输出。
差分n沟道晶体管32的漏极还连接到调整n沟道晶体管36的漏极，该调整n沟道晶体管36具有由电压ACR+驱动的栅极，该电压ACR+由第一变压分压器20生成。差分n沟道晶体管34的漏极连接到调整n沟道晶体管38的漏极。调整n沟道晶体管38具有由电压ACR-驱动的栅极，该电压ACR-由第二变压分压器21生成。调整n沟道晶体管36、38的电源连接在一起，并连接到电流源28。调整n沟道晶体管36、38可以占用差分n沟道晶体管32、34的一小部分尺寸，例如1/10、1/20或其他一些比率，以降低等效分压，将VOS调整到比较器12。
将数字代码即AOS代码输入到第一变压分压器20和第二变压分压器21。该AOS代码控制着变压分压器20、21中的多路复用器或开关，以选定输出每个变压分压器20、21内两个模拟输入电压之间的一系列电阻器中的相邻电阻器之间的分支器。然而，对于变压分压器21，反向连接施加至变压分压器20上的模拟输入电压(即，VREF和接地电压)，以便当AOS代码增加时，第一变压分压器20生成的ACR+上升，而第二变压分压器21生成的ACR-则以相同幅度下降。因此，ACR+和ACR-是互补的。
ACR+和ACR-之间的差值可用于调整由调整n沟道晶体管36、38所导引的电流，以改变VCOMP。当VIN+和VIN-相等时，例如当电容器14、16-19均由VCM驱动时，如图8所示，调整ACR+和ACR-，使前置放大器差分输出的大小最小化，这样也能补偿模拟失调，即VOS123。
在模拟失调校准170过程中，对AOS代码进行二分查找，以找到使前置放大器的输出电压最小化的AOS值。该AOS值用于其他校准例程和正常的ADC操作。
图10示出了利用LSB平均法进行的数字残差失调校准。模拟失调校准170在数字残差失调校准172之前进行，将通过模拟失调校准170得到的AOS代码应用到比较器12上，以抵消大部分模拟失调VOS123。MSB电容器16-19，例如将17C、32C和任何更高水平(未显示)的电容器的端子连接到VCM，使它们无法影响VCOMP。开关75将所有电容器14-19和92-98的内极板驱动至VCM来初始化电容器阵列。
将最大的LSB电容器14(即上层10C电容器15)连接到VREF，同时接地其互补装置(即下层10C电容器13)。10C电容器15、13的(VREF，接地)连接能够在比较器12的输入上产生差分电压，该差分电压与上层10C电容器15和下层10C电容器13所形成的实际10C电容成比例。
校准定序器108将所有LSB电容器14初始化驱动至VCM，然后导致SAR104将(接地电压，VREF)施加至逐级渐小的LSB电容器14对上，以进行SAR检索例程，如图19所示。在每个SAR检索例程结束时，LSB平均阵列90用于进行LSB平均，更详细的说明见图18。对于3sigma概率，LSB平均法使噪声分布从+/-6LSB降低到+/-2LSB以下。
每次SAR检索结束后，利用LSB平均阵列90，通过LSB平均法校正SAR代码结果后，LSB校正SAR代码DSAR检索和LSB平均均重复并累加N次。然后，数字平均器124将累加结果除以N，得到数字平均值。该数字平均值既有整数部分，又有分数或小数部分。然后，校准定序器108将来自数字平均器124的数字平均值锁存到DOS代码寄存器120中。然后，完成数字残差失调校准。
重复因子N可以设置为较大值，例如4096，以过滤掉校准时产生的噪声和其他随机误差。图16A-图16C中对数字残差失调校准例程做了更加详细的说明。
在ADC正常操作期间，当模拟电压转换为数字值时，数字加法器122从转换数字代码中减去来自DOS代码寄存器120的DOS代码，得到DOS校正数字代码。
图11示出了校准期间利用LUT中存储的理想基数和测量误差进行正常ADC转换时所应用的DOS校正。在正常ADC转换期间，将模拟输入电压施加至电容器阵列121上，在SAR检索过程中，由校准定序器108控制SAR104，从而将测试电压施加至LSB电容器14和MSB电容器18、19上。最终SAR代码D然后，数字加法器122从该基数校正数字代码DC中减去存储在DOS代码寄存器中的DOS代码。乘法器126通过增益因子DG缩放与数字加法器122的差值，将结果归一化，生成最终数字代码结果DC’。
通过用理想基数与测量误差之和除以所需的结果范围，由增益校正计算器130生成增益因子DG。用公式表示为：
对于i＝1,…7，64/(sum(R式中，R表示理想基数，E表示测量误差。
在本例中，
DG＝64/(32+17+10+5+3+2+1-0.26+0.12)
图12为示意图，示出了高分辨率SAR-ADC中电容器阵列的更多细节。上层电容器的端子可以由上层开关46切换到四个电压中的任何一个电压：共模VCM，其可作为VREF的一半、VREF、接地电压或正模拟输入电压AIN+生成。下层电容器的端子可以由开关48切换到VCM、VREF、接地电压和AIN-。在正常转换过程中，差分模拟输入信号AIN+、AIN-可以切换到不同转换例程阶段的选定电容器。可以采用各种不同的转换例程。在通向比较器12的三对线路段中，各添加由衰减电容器42、44分隔开的数个开关75(未显示，见图10)。开关75(未显示)将所有电容器的内极板驱动至VCM来初始化电容器阵列。
由LSB平均阵列90进行LSB平均。开关49将VCM初始化连接到所有LSB平均电容器92-98，然后将VREF和接地电压切换到连续电容器对。LSB平均阵列90仅限校准或正常转换时使用。
在最简单的实施例中，LSB平均电容器92-98的单位电容与子-子阵列154中的最小电容器14相同。子-子阵列154的电容器值有1C、1C、2C、3C、5C、10C、17C和32C。
衰减电容器44将子-子阵列154与子阵列152分离，而衰减电容器42将子阵列152与主阵列150分离。衰减电容器42、44放置在进入比较器12的+和-输入端的线路上，其串联连接方式降低了与电容耦合比成比例的信号强度或衰减。从衰减电容器和到比较器12输入的等效电容，计算电容耦合比。在实际中，衰减和电容耦合比可以通过电路模拟得到或检查。
在本例中，当单位电容器64、14的物理容量相同时，例如1C，衰减电容器42、44使主阵列150中的单位电容器64比子-子阵列154中的1C单位电容器14大K倍。最大32C电容器68、69的值将为K*32C，主阵列150中其他中间容量的电容器的理想基数将比物理容量所指示的理想基数大K倍。
同样，当单位电容器54、14的物理容量相同时，例如1C，衰减电容器44使子阵列152中的单位电容器54比子-子阵列154中的1C单位电容器14大J倍。最大32C电容器58、59的值将为J*32C，子阵列152中其他中间容量的电容器的理想基数将比物理容量所指示的理想基数大J倍。K将比J大上某个系数倍，该系数倍由衰减电容器42产生。
在电路设计期间，相对于单位电容器14、54、64，衰减电容器42、44的容量是可以确定的，并计算衰减因子J、K，然后通过模拟进行检查。这些衰减因子J、K乘以标称电容器容量，得到理想基数RJ和K可以表示为大于1的正数，例如，在一个示例中，J＝63.5，K＝4063.0。主阵列150中的最大32C电容器68的理想基数R21为32x4063＝130016，而子阵列152中的最大32C电容器58的理想基数R14为32x63.5＝2032。子-子阵列154的基数为R1到R7，子阵列152的基数为R8到R14，主阵列150的基数为R15到R21。这些理想基数R1到R21均存储在理想基数LUT112中。
当主阵列150的电容器64、68、69的物理容量也与子-子阵列154的物理容量相同时，则主阵列150的理想基数R在图12的21位ADC示例中，其中有18个有效位，假设7个低位均为零误差的理想位，为E1到E7。然后，可以对14个上位进行基数误差校准，得到R8-R21和E8-E21。R1-R21可以用J和K预先计算，然后存储到理想基数LUT112中。然后在基数误差校准过程中，从理想基数R图13A为未使用LSB平均法进行校准后的ADC谱密度图。在校准后，根据图12的ADC模拟快速傅立叶变换(FFT)绘制了相对于功率谱密度(PSD)的满量程的分贝数(dBFS)，但不使用LSB平均法。
仍然存在的电路噪声在光谱中会产生杂散302’。虽然这些杂散302’与图3的未校准光谱相比在规模上有所减少，但它们仍然存在，并且是不可取的。平均信号从约-105dB提高到约-120dB。
图13B为使用LSB平均法进行校准后的ADC谱密度图。利用LSB平均法消除图13A中的杂散302’。平均信号进一步提高到约–130dB。因此，LSB平均法可以有效减少或消除量化噪声和杂散。
图14示出了使用单独LUT存储实际基数，其中实际基数包括基数误差校准过程中测量的误差。在此变型中，对于每个基数，误差校正器110’接收到的是一个值而不是两个值。校准定序器108对实际测量基数A图15示出了模拟失调校准例程。模拟失调校准170首先按图7的校准序列进行。在步骤152，将共模电压VCM施加至所有电容器阵列中的所有电容器的所有极板。这包括了图12中的LSB平均阵列90、主阵列150、子阵列152和子-子阵列154。在此设置中，所有电容器均为中性平衡，不影响比较器12的输入电压。在步骤254，对AOS代码进行二分查找，该AOS代码将被应用到第一变压分压器20和第二变压分压器21，以调整比较器12内部施加至晶体管36、38(图9)上的调整电压。在二分查找过程中，对AOS代码的不同值进行测试时，检查比较器12的VCOMP输出。在完成二分查找后，当所有AOS位均已测试后，得到使VCOMP发生极性切换的AOS精确值，即步骤256。
在步骤258，将使得VCOMP发生切换的AOS值累加到AOS累加器中。然后，在步骤254，重复二分查找，以及累加另一个结果，直到结果重复因子N已经累加，即步骤260。N可以是较大值，例如4096，以减少噪声和随机误差的影响。然后，在步骤262，AOS累加器中的AOS代码累加值除以N，得到最终数字平均AOS代码。ADC正常操作时，最终将AOS代码应用到第一变压分压器20和第二变压分压器21，进行所有进一步的校准。
图16A-图16C更详细地示出了数字残差失调校准例程。当模拟失调校准170已经确定AOS代码后，执行数字残差失调校准172，所以仅初始VOS失调的残差仍然存在。在步骤320，假定从LSB到X的最低有效电容器为理想电容器，其中没有需要校准的误差。在本实施例中，仅存储实际权重A在步骤324，清除实际测试权重累加器ATW_ACC。在步骤334，读取实际基数LUT111，以获得下层X-1电容器的权重,。这些权重是假设为理想基数A在图16B中，在步骤326，使用VCM驱动所有电容器的所有极板。在步骤328，通过将VREF驱动至上层电容器X并将下层电容器X接地来使用(VREF，0)驱动位置X处的电容器对。在步骤330，从位置X-1到1，对较低位进行SAR检索。SAR检索例程如图19所示。当SAR检索已经完成时，SAR104中的数字代码为SAR代码SC在图16C中，在步骤342，实际测试权重累加器中的累加值除以N，生成实际测量基数A图17A-图17C更详细地示出了基数误差校准例程。在模拟失调校准170已经确定AOS代码以及数字残差失调校准172已经确定DOS代码之后，执行基数误差校准174。
在步骤220，假定从LSB到X的最低有效电容器为理想电容器，其中没有需要校准的误差。在本实施例中，仅存储实际权重A在步骤224，清除实际测试权重累加器ATW_ACC。在步骤226，使用VCM驱动所有电容器的所有极板。在步骤228，通过将VREF驱动至上层电容器X+1并将下层电容器X+1接地来使用(VREF，0)驱动位置X+1处的电容器对。
在图17B中，在步骤230，对从位置X到1的低位进行SAR检索。SAR检索例程如图19所示。当SAR检索已经完成时，SAR104中的数字代码为SAR代码SC在步骤234，读取实际基数LUT111，以获得下层X电容器的权重。这些权重是假设为理想基数A在图17C中，在步骤242，将实际测试权重累加器中的累加值除以N，减去数字失调代码DOS，生成实际测量基数A当X+1不是MSB时，即步骤246，则X逐一递增，即步骤248，以便测试X+2电容器，从图17A中的步骤224开始重复。一旦MSB已经处理，即步骤246，过程结束。
图18更详细地示出了LSB平均例程。LSB平均例程200在LSB平均阵列90上运行。在步骤202，将所有LSB平均电容器驱动至VCM，并清除LSB累加器。在步骤204，将LSB平均阵列90中的其中一个电容器对选定为下一电容器对，通过接地连接到比较器12+输入端的上层电容器并将VREF驱动至连接到比较器12-输入端的下层电容器来将(接地电压，VREF)施加至该电容器对上。
当VCOMP大于零时，即步骤206，LSB累加器增加a+1，即步骤208，然后电容器对保持在(接地电压，VREF)。当VCOMP小于零时，即步骤206，LSB累加器增加a-1，即步骤210，然后电容器对翻转到(VREF，接地电压)。当LSB平均阵列90中有更多的电容器对未评估时，即步骤212，从步骤204中选定并处理另一个电容器对。
在步骤212，一旦LSB平均阵列90中所有电容器均已处理，则进行至步骤214，即读取LSB累加器中的值，并将其添加到最终SAR代码SC。由此生成LSB校正SAR代码，SCA。
图19更详细地示出了SAR检索例程。SAR检索例程300运行在主阵列150、子阵列152和子子阵列154上。在步骤301，将阵列中的所有电容器驱动至VCM，并清除SAR。在步骤303，选定SAR检索正在检索的位的范围内的最高位或电容器阵列，在步骤304，通过接地连接到比较器12+输入端的上层电容器并将VREF驱动至连接到比较器12-输入端的下层电容器来将(接地电压，VREF)施加至该电容器对。
当VCOMP大于零时，即步骤306，SAR中的对应位设置为1，即步骤308，电容器对保持在(接地电压，VREF)。当VCOMP小于零时，即步骤306，SAR中的对应位清除为0，即步骤310，将VCM同时施加至电容器对中的两个电容器上。当SAR检索范围内有一个或多个最低有效电容器对尚未评估时，即步骤312，选定下一个最低有效电容器对，即步骤305，并从步骤304开始处理。
在步骤312，一旦SAR检索范围内的所有电容器均已处理，则进行至步骤314，将SAR中的值作为最终SAR代码SC读取。
图20示出了利用LSB平均法进行基数误差校准的流水线式SARADC。利用LSB平均法进行的基数误差校准可应用到流水线式ADC。电容器阵列88包含电容值呈单调序列的电容器，例如1C、1C、2C、3C、5C、10C、17C、32C。SAR104将SAR检索序列驱动至电容器阵列88上，并从之前所述的比较器12检查VCOMP2进行基数误差校准例程。如前所述，运行LSB平均阵列90，利用LSB平均法对最终SAR值进行校正。
同样，SAR84将SAR检索序列驱动至电容器阵列86，并从比较器82检查VCOMP1，以设置和清除SAR位。放大器80将两个级连接在一起，形成流水线式SAR-ADC。放大器80的增益大于1，例如增益32，所以在给定分辨率下，由于放大器80增益，比较器12上电容器阵列86的噪声影响较小。使用流水线式架构，可以获得更高分辨率的ADC。
图21示出了利用LSB平均法进行基数误差校准的DAC。利用LSB平均法进行基数误差校准还可以应用到DAC。在本例中，用电流源取代电容器作为模拟-数字元件。电流源72均具有最低电流，并在LSB平均过程中通过LSB平均控制器70开启和关闭。电流源76具有不同的值，例如等于1、2、3、5、10、17、32乘以最小电流值。DAC74接收数字输入并将数字位驱动至电流源76，以调整来自电流源76的电流。来自电流源72、76的总电流穿过电阻器83产生由比较器82感测的电压，生成VCOMP，其由LSB平均控制器70用于接通或断开电流源72，或在校准时由DAC74使用以测定来自电流源76的实际电流。带反馈电阻器81的放大器80对模拟电流进行缓冲，滤波器78对输出进行过滤，以生成模拟输出。
替代实施方式
发明人还考虑到其他几个实施例。例如，尽管通过匹配上层和下层电容器，已经示出了与全差分电容器阵列比较器12的差分比较，单端校准也可以通过将比较器12的一个输入连接到地或另一固定电压而代替，并消除下层电容器阵列。
尽管已经对带电容器阵列的ADC进行了描述，但是基数误差校准可以应用到其他混合信号电路，例如数模转换器(DAC)。尽管已经对电容器14-19进行了描述，但是这些电容器都是数字-模拟元件，用于将数字信号从SAR104转换成比较器12感测的模拟电压。其他种类的数字-模拟元件可以被替代，例如图21的并联电流源、电阻器或各种组合，以及采用并联、串联或组合式的网络布置。
由于模拟电压利用比较器12进行评估，因此，LSB平均法可视为一种模拟平均技术。重复测量N次，然后计算测得数字值的平均值，即为数字平均技术。因此，模拟平均和数字平均都通过校准例程进行。因此，在模拟域和数字域，通过求平均值可以减少电路噪声误差，获得更好的线性。
作为单独校准例程的一部分，图7所示的模拟失调校准、数字残差失调校准和基数误差校准可以一并执行。校准不需要外部信号，所以整个校准例程为自校准例程。校准例程可以在开机时执行，并可定期重复，或当系统的其他部分检测温度或供电电压漂移或检测老化等其他问题时执行。
尽管已经描述了电容器具有1、1、2、3、5、10、17、32乘以单位电容C的值，但是还可以替代其他值。可以使用1、1、2、4、8、16、32等二进制加权值。然而，低于MSB的电容器值之和为1+1+2+4+8+16＝32，而对于非二进制阵列为1+1+2+3+5+10+17＝38。由于38比MSB32大6，因此，对于32C电容器，可以检测到测量基数38，而对于二进制示例，无法检测到高于标称32的基数。因此，一系列单调非二进制电容器值的优势在于，其能够检测MSB上大于MSB的不匹配。代价是再增加一个电容器对。
电容容量和基数不一定互为整数比，也可以具有分数比或小数比。在图5-图6、图10-图12和图14中，由于电容器14-19将数字信号(来自SAR104的SAR代码)转换为模拟电压(在输入到比较器12的线路上)，因此，电容器14-19可被视为DAC元件。其他种类的DAC元件可以被替代，例如电阻器(如变压分压器20、21)或电流源(如图21)。这些DAC元件可以是串行的，也可以是并行的，或者两者兼而有之，并且可具有二进制加权比，或单调非二进制比，例如1、1、2、3、5、10、17、32序列。比值可以是整数或非整数。基数误差校准例程可以使用这些替代DAC元件(例如并联电流源)进行修改。
LSB平均电容器92-98的数量可以是相当大的数字，例如47对，以允许将多达+/-6LSB的噪声分布减少到+/-2LSB。LSB平均电容器92-98的容量不一定都是1C，也可以具有其他值，例如0.5C、2C等。一些LSB平均电容器可能比其他LSB平均电容器要大，LSB累加器加上或减去的量可乘以相对权重。可以利用相同的LSB平均阵列90或不同的LSB平均阵列，启用或禁用LSB平均法进行正常ADC转换。
在另一种LSB平均变型中，前四对LSB平均电容器权重过重，使得每个LSB电容器对的LSB累加器加上+2或–2。然后，接下来的8个电容器对正常加权，LSB累加器加上+1或-1，同时最后面的4个电容器对半数加权，LSB累加器加上+0.5或–0.5。36个LSB电容器具有相同的1C单位电容，但累加时具有3个不同的权重。
可以将更复杂的统计方法与LSB平均法相结合。例如，可以将LSB累加器修改为最大似然估计量(MLE)或贝氏估计量(BE)。LSB累加器中增加或减少的增量可以针对LSB电容器权重进行修改，或使用统计权重因子(例如MLE或BE)进行修改。
在SAR检索过程中，MLE和BE可以对加在代码上的噪声进行估计。该噪声估计量可以从变成无噪声代码的代码中减去。例如，在X+1基数的SAR检索之后，输出代码为SC重复因子N可以设置为较大的值，例如512、1024、4096或其他值，以过滤掉校准时出现的噪声和其他随机误差。尽管重复因子N已经被描述为对于所有类型的校准都是相同的，但是不同的重复因子可以用于不同类型的校准和LSB平均。数字残差失调校准172可以使用比模拟失调校准170大的值N。
尽管两个变压分压器20、21已经被描述成完全一样，但是也可以采用其他电路或方法，根据AOS代码生成差分调整电压。可补充AOS代码并将其应用到第二变压分压器，并且可将反向模拟电压施加至第二变压分压器上。变压分压器20、21还可以是基于电阻的DAC，例如用于11位AOS代码的11位DAC。另一种替代方法是使用比较器12输入线路上的二进制加权电容器阵列，将AOS代码应用到该二进制加权电容器阵列，以提供失调，从而抵消比较器12的VOS。
除了图9所示布置外，比较器12可以采用许多不同的电路布置，在其输出上可能有或可能没有锁存器。例如，作为替代方法，比较器12可以通过增益放大器来实现。串行接口可以耦合到SAR104和用于执行例程的外部处理器，以执行校准定序器108的部分或全部功能。
理想基数R值可以漂移、转化或以多种方式处理。可以使用单端ADC或全差分ADC。可以在真节点和互补节点之间添加均压开关进行重置和均衡。可以添加额外的校准硬件和例程。ADC或其他逻辑件可以交错，可以使用或添加子ADC/DAC。本发明可以与使用切换式电容器的其他电路结合，例如切换式电容器可编程增益残差放大器。
位元数可以调整。例如，可以使用15位的ADC，或8位、22位或18位的ADC。不同的位元数可以替换不同的精度，位元数可以是固定的，也可以是可变的。
差分电压和单端模拟电压均可以转换。可将单端模拟电压施加至一个差分输入，同时将参考电压施加至另一个差分输入。可以添加抽样保持块，即电路、单元，或模拟开关、电容器、运算放大器以及各种组合的网络。状态机、固件、软件或硬件可用于控制测序，例如来自校准定序器108或SAR104的测试数字值。
某些实施例可能不会使用所有组件。例如，在某些实施例中，可以添加或删除开关和缓冲区。可以使用不同种类的开关，例如双路开关或三路开关。多路复用器可以作为开关使用。输入电阻器可以添加到模拟输入或比较器12的输入中，或使用更复杂的输入滤波器。可以使用多个层次的开关，例如用于开关的双路开关，然后使用总体开关，将VREF或GND两者其中之一连接到这些双路开关。
尽管已经描述了二进制加权转换，但是还可以代替其他权重，例如小数加权、质数加权、线性加权或八进制加权。数字值可能是这些其他数制中的数字值，例如八进制数，而非二进制数。
根据需要，可以通过交换逆序和非逆序输入来添加逆序，但不改变整个函数，因此，可以视为等价物。电阻和电容值可能在不同的模式下变化。可以添加电容器、电阻器和其他滤波器元件。开关可以是n沟道晶体管、p沟道晶体管或具有n沟道和p沟道晶体管并联的传输门，或更复杂的电路，可以是无源电路，也可以是有源电路，可以是放大电路，也可以是非放大电路。
附加组件可以添加在各个节点处，例如电阻器、电容器、电感器、晶体管等，也可能存在寄生组件。可以通过附加晶体管或其他方式来实现电路的启用和禁用。可以添加传递闸极晶体管或传输门进行隔离。
可以添加逆序或额外缓冲。晶体管和电容器的最终容量可以在电路模拟或实地测试之后选择。金属掩模选项或其他可编程组件可用于选择电容器、电阻器或晶体管的最终容量。电容器可以并行连接在一起，以创建更大的电容器，在多个电容器容量之间，这些电容器具有相同的边缘效应或周界效应。
被认为具有理想权重的位位置的数量可以变化，甚至可以进行编程，或用户可以选择。子-子阵列154中的一些MSB电容器可以进行校准，以便提高应用精度，而子阵列152中的一些LSB电容器可以视为理想电容器，在其他较低精度的应用中不进行校准。
数字残差失调校准172生成DOS代码之后，在基数误差校准174过程中，中间结果可以通过数字加法器122发送，减去DOS校正，以校正数字残差失调。可选地，一旦得到10C电容器15的实际测量基数A图12的ADC具有1C到32C电容器的三个相同的电容器阵列，并具有21个有效位，但由于衰减电容器42、44，其总准确度可能会降低，使其仅有18位的有效准确度。有效准确度(如18b准确度)为所有基数之和(log2A可以使用带隙基准等基准来生成VREF。尽管已经描述了模拟电压感测，但是通过使模拟电流通过电阻器来产生模拟电压的方式，可以感测到的是模拟电流，而非电压。
本发明部分的背景可能包含有关本发明的问题或环境的背景信息，而非利用其他技术来描述现有技术。因此，在背景部分列载材料并非就是申请人对现有技术的认可。
本文描述的任何方法或过程都是通过机器或计算机实现的，本发明预期由机器、计算机或其他设备执行，并且无意在没有机器辅助的情况下仅由人类执行。生成的有形结果可包括显示设备上的报告或其他机器(例如计算机显示器、投影设备、音频生成设备和相关媒体设备)生成的显示结果，还可以包括由机器生成的硬拷贝打印件。其他机器的计算机控制是另一种有形结果。
上述对本发明实施例描述的提出旨在进行举例说明和描述。其用意并非要详尽无遗或限制本发明的确切形式披露。考虑到上述教导，许多修改和变型可能存在。因此，本发明的范围不受本详细描述的说明书的限制，而是受限于本发明所附的权利要求。

Claims (20)

1.一种自校准混合信号转换器，包括：
数字-模拟元件阵列，其中每个数字-模拟元件用于将二进制位转换为模拟信号；
比较器，用于比较两个模拟输入，以生成比较结果；
数字-模拟元件阵列中的最低有效位数字-模拟元件，所述最低有效位数字-模拟元件对两个模拟输入具有最小影响，所述最低有效位数字-模拟元件的理想基数为1；
其中数字-模拟元件阵列中的其他数字-模拟元件各具有一理想基数，所述理想基数为数字-模拟元件设计的尺寸与最低有效位数字-模拟元件设计的尺寸之比的函数；
其中数字-模拟元件阵列包括具有不同设计尺寸的至少5个数字-模拟元件，其具有不同的至少5个理想基数值；
其中数字-模拟元件阵列连接到比较器两个模拟输入中的至少一个，其中具有不同设计尺寸的所述至少5个数字-模拟元件中的每一个对比较器的两个模拟输入中的至少一个产生至少5个不同的效果值；
其中数字-模拟元件的制造尺寸与设计尺寸的差值为误差量；
逐次逼近寄存器，所述逐次逼近寄存器将二进制位的SAR检索序列应用到一部分数字-模拟元件阵列，所述一部分数字-模拟元件阵列为在数字-模拟元件阵列中，其理想基数小于目标数字-模拟元件的目标理想基数；
其中，在SAR检索序列期间来自比较器的比较结果在逐次逼近寄存器中设置或清除位元，以在SAR检索序列完成时生成最终SAR值；
多个最低有效位平均数字-模拟元件，所述最低有效位平均数字-模拟元件的理想基数为1，并连接到比较器两个模拟输入中的至少一个；
最低有效位平均累加器，当将二进制位的测试值应用到所述多个最低有效位平均数字-模拟元件时，最低有效位平均累加器响应于比较器的比较结果而递增或递减，SAR检索序列完成后，所述最低有效位平均累加器对最终SAR值进行调整，以生成LSB校正的最终SAR值；
求和器，所述求和器用于对LSB校正的最终SAR值中具有相应位组的数字-模拟元件的理想基数进行求和，以生成目标测量基数；
数字平均器，所述数字平均器用于平均在SAR检索序列的多次重复测量目标数字-模拟元件的期间所生成的多个LSB校正的最终SAR值，所述数字平均器生成实际测量基数，所述实际测量基数为所述多个LSB校正的最终SAR值的平均值；以及
查找表，所述查找表存储来自目标数字-模拟元件的数字平均器的所述实际测量基数，所述查找表还存储所述一部分数字-模拟元件阵列的理想基数，其中所述一部分数字-模拟元件阵列的理想基数小于目标数字-模拟元件的目标理想基数；
其中，所述查找表还存储了理想基数大于目标基数的其他数字-模拟元件的实际测量基数，所述其他数字-模拟元件各逐次作为SAR检索序列中的目标数字-模拟元件和数字平均器，以生成所述其他数字-模拟元件的实际测量基数；
其中，所述求和器读取数字-模拟元件的实际测量基数的查找表，所述数字-模拟元件具有存储在查找表中的相应实际测量基数，当查找表中有可用的实际测量基数时，所述求和器使用实际测量基数而非理想基数，以在校准期间生成目标测量基数；
由此，对于高于目标理想基数的基数，基数误差校准使用从查找表读取的实际测量基数而非理想基数，而对于低于目标理想基数的基数，基数误差校准使用理想基数。
2.根据权利要求1所述的自校准混合信号转换器，还包括：
转换器，所述转换器对所有数字-模拟元件执行SAR检索序列，以生成SAR代码，对于具有存储在查找表中的相应实际测量基数的数字-模拟元件，所述转换器读取实际测量基数的查找表，当查找表中有可用的实际测量基数时，所述求和器使用实际测量基数而非理想基数，以生成转换器结果；
其中，对于高于目标理想基数的基数，所述转换器使用从查找表读取的实际测量基数而非理想基数，对于低于目标理想基数的基数，所述转换器使用理想基数，从而在校准完成后，生成转换器结果进行正常转换。
3.根据权利要求1所述的自校准混合信号转换器，其中，所述多个最低有效位平均数字-模拟元件还包括采用非1理想基数的可变数字-模拟元件，其中，对于可变数字-模拟元件，最低有效位平均累加器按照非1理想基数递增或递减。
4.根据权利要求1所述的自校准混合信号转换器，还包括：
最大似然估计量，其使用MLE函数，生成多个最低有效位平均数字-模拟元件中的一个或多个最低有效位平均数字-模拟元件的统计权重；
其中，对于一个或多个最低有效位平均数字-模拟元件，最低有效位平均累加器按照统计权重递增或递减。
5.根据权利要求1所述的自校准混合信号转换器，还包括：
贝氏估计量，其使用贝氏函数，生成多个最低有效位平均数字-模拟元件中的一个或多个数字-模拟元件的统计权重；
其中，对于最低有效位平均数字-模拟元件，最低有效位平均累加器按照统计权重递增或递减。
6.根据权利要求1所述的自校准混合信号转换器，其中，所述查找表将实际测量基数存储为理想基数和测量误差，其中所述测量误差计算为实际测量基数和理想基数之差。
7.根据权利要求1所述的自校准混合信号转换器，其中，所述理想基数构成非二进制单调序列，其中，对于有效性低于目标数字-模拟元件的所有数字-模拟元件，其理想基数之和大于目标数字-模拟元件的理想基数，
其中，非二进制单调序列允许正测量误差和负测量误差。
8.根据权利要求1所述的自校准混合信号转换器，其中，数字-模拟元件阵列包括电容器阵列，电容器阵列中的每个电容器具有一个端子，所述端子连接到比较器的两个模拟输入其中的一个模拟输入，每个电容器具有第二端子，所述第二端子接收通过SAR检索序列中的二进制位选择性地连接到电容器的电压，
其中，所述自校准混合信号转换器为模拟-数字转换器。
9.根据权利要求1所述的自校准混合信号转换器，其中，数字-模拟元件阵列包括多个并联的电流源；
其中，所述自校准混合信号转换器为数字-模拟转换器。
10.一种用于校准混合信号转换器的基数误差校准器，包括：
对于理想基数小于目标基数的电容器，查找表加载理想基数，所述电容器位于电容器的电容器阵列中；
(c)清除测试累加器；
将共模电压驱动至理想基数高于目标基数的所有电容器的外端子；
(b)将参考电压驱动至采用目标基数的上层电容器的外端子；
将接地电压驱动至采用目标基数的下层电容器的外端子；
将电压逐次逼近寄存器检索序列驱动至理想基数小于目标基数的电容器的外端子，并检查输入连接到电容器内端子的比较器的输出，以确定何时设置或清除SAR值中的二进制位；
清除最低有效位累加器；
将共模电压驱动至最低有效位平均阵列中所有最低有效位平均电容器的外端子，每个最低有效位平均电容器的理想基数不大于LSB基数的两倍，所述LSB基数用于电容器阵列中的最低有效位电容器；
(a)将参考电压驱动至最低有效位平均阵列中的下层最低有效位电容器的外端子；
将接地电压驱动至最低有效位平均阵列中的上层最低有效位电容器的外端子；
检查比较器输出，当比较器输出为正时，使最低有效位累加器递增，当比较器输出为负时，使最低有效位累加器递减；
当比较器输出为负时，将参考电压驱动至上层最低有效位电容器的外端子，并将接地电压驱动至下层最低有效位电容器的外端子；
对于其他最低有效位平均电容器，从(a)开始重复，直到所有最低有效位电容器均已评估；
将最低有效位累加器添加到SAR值中，以生成LSB校正SAR值；
读取对应于LSB校正SAR值中所有1位的基数的查找表，并对所有1位的基数求和，生成测试权重；
将测试权重加到测试累加器；
从(b)开始重复，直到N个测试权重已经累加到测试累加器，并用N除以测试累加器，生成数字平均测试权重；
其中N为至少等于4的整数；
将数字平均测试权重存储到查找表中，作为目标基数的基数；以及
对于电容器阵列中的电容器，将目标基数移动到下一个最高位基数，从(c)开始重复，将数字平均测试权重存储到查找表中，作为下一个最高位基数的基数，直到最高有效位基数已经存储在查找表中。
11.根据权利要求10所述的基数误差校准器，其中，使最低有效位累加器递增还包括将缩放增量添加至最低有效位累加器，所述缩放增量按照最低有效位平均电容器理想基数与LSB基数之比进行缩放；
其中，使最低有效位累加器递减还包括从最低有效位累加器中减去所述缩放增量。
12.根据权利要求10所述的基数误差校准器，其中，使所述最低有效位累加器递增还包括将缩放增量添加到最低有效位累加器中，所述缩放增量按照统计因子进行缩放；
其中，使最低有效位累加器递减还包括从最低有效位累加器中减去所述缩放增量。
13.根据权利要求12所述的基数误差校准器，还包括：
利用最大似然估计量或贝氏估计量，生成所述缩放增量。
14.根据权利要求10所述的基数误差校准器，还包括初步执行模拟失调校准例程，包括：
(d)将阵列中的所有电容器以及所有最低有效位平均电容器的外端子驱动至共模电压；
将二分查找序列应用到变压分压器的数字输入，生成比较器调整电压，所述调整电压对比较器的输出进行调整；
确定数字输入的切换值，使比较器输出在正负之间切换；
将所述切换值添加至切换累加器；
从(d)开始重复，直到切换值已经累加至M；
其中，M为至少等于4的整数；
将所述切换累加器的最终值除以M，生成模拟失调代码；以及
将所述模拟失调代码应用到变压分压器。
15.一种自校准模拟-数字转换器，包括：
电容器阵列，其电容器连接到求和线，所述电容器具有多个设计尺寸，这些尺寸为最低有效位设计尺寸的倍数，理想基数是设计尺寸与最低有效位设计尺寸之比的函数；
比较器，其接收比较器输入上的求和线并生成比较器输出；
逐次逼近寄存器，用于将二进制位的SAR检索序列应用到电容器阵列中各电容器的端子；
查找表，用于存储电容器阵列中各电容器的基数，所述查找表存储电容器阵列中较低有效电容器的理想基数，其中理想基数低于阈值基数，并用于存储电容器阵列中较高有效电容器的实际测量基数，其中理想基数高于阈值基数；
设计尺寸不超过最低有效位设计尺寸两倍的最低有效位平均电容器的最低有效位平均阵列，所述最低有效位平均电容器连接到所述求和线；
校准定序器，其激活逐次逼近寄存器来将SAR检索序列应用到理想基数低于目标基数的电容器，并响应于比较器输出的极性，逼近设置或清除逐次逼近寄存器中的二进制位，生成SAR代码；
最低有效位平均器，其将测试电压施加至最低有效位平均电容器的端子，并响应于比较器输出，递增或递减SAR代码的最低有效位，生成校正SAR代码；
数字平均器，其激活校准定序器，以重复SAR检索序列，并激活最低有效位平均器，以重复生成校正SAR代码，SAR代码一并求平均值，生成平均校正SAR代码；以及
求和器，用于从查找表读取基数，并将对应于平均校正SAR代码中所有1位的基数一并求和，生成实际测量基数，写入采用目标基数的电容器的查找表中；
所述校准定序器选择目标基数的下一个最高有效基数，作为新的目标基数，并重复新目标基数的SAR检索序列，生成新目标基数的实际测量基数，存储在查找表中，
由此，实际测量基数从SAR检索序列中生成，SAR检索序列通过LSB平均法进行校正，然后进行数字平均，以减少误差。
16.根据权利要求15所述的自校准模拟-数字转换器，还包括：
多个开关，多个开关中的每个开关连接到电容器阵列中的电容器端子，每个开关由SAR检索序列中的二进制位控制，选择性地将参考电压或接地电压或模拟输入电压施加至电容器。
17.根据权利要求15所述的自校准模拟-数字转换器，还包括：
镜像电容器阵列，其电容器连接到镜像求和线，所述电容器的多个设计尺寸为最低有效位设计尺寸的倍数；
其中，比较器进一步接收输入上的镜像求和线，并根据求和线与镜像求和线之间的差值生成比较器输出。
18.根据权利要求15所述的自校准模拟-数字转换器，还包括：
第一衰减电容器，其在求和线的第一段和第二段之间耦合；
第二衰减电容器，其在求和线的第二段和第三段之间耦合；
其中所述电容器阵列分为主阵列、子阵列和子-子阵列；
其中，所述主阵列连接到第一段，第一段连接到比较器输入；
其中，所述子阵列连接到第二段，第一段通过第一衰减电容器连接到比较器输入；
其中，所述子-子阵列连接到第三段，第三段通过第二衰减电容器连接到第二段，第三段通过第一衰减电容器并通过第二衰减电容器连接到比较器输入；
其中最低有效位平均阵列连接到第三段。
19.根据权利要求18所述的自校准模拟-数字转换器，其中，第二衰减电容器按因子J衰减，其中J为正小数；
其中，子阵列中各电容器的理想基数为具有相同设计尺寸的子-子阵列中电容器理想基数的J倍；
其中，第一衰减电容器和第二衰减电容器共同按因子K衰减，其中K为正小数；
其中，主阵列中各电容器的理想基数为具有相同设计尺寸的子-子阵列中电容器理想基数的K倍。
20.根据权利要求15所述的自校准模拟-数字转换器，还包括：
数字残差失调校准定序器，用于将处于或低于阈值基数的最大亚阈值基数设置为目标基数，并用于激活校准定序器、最低有效位平均器、数字平均器和求和器，以生成最大亚阈值基数的实际测量基数；
数字-失调代码寄存器，用于将最大亚阈值基数的实际测量基数存储为DOS代码；以及
数字加法器，用于从求和器输出中减去来自数字-失调代码寄存器的DOS代码，校准完成后的正常转换期间，所述求和器对来自查找表的基数读数求和。
CN201910284038.9A 2019-02-22 2019-04-10 自校准混合信号转换器、模数转换器及基数误差校准器 Active CN110460334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USUS16/283,721 2019-02-22
US16/283,721 US10483995B1 (en) 2019-02-22 2019-02-22 Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine

Publications (2)

Publication Number Publication Date
CN110460334A CN110460334A (zh) 2019-11-15
CN110460334B true CN110460334B (zh) 2023-05-02

Family

ID=68480900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910284038.9A Active CN110460334B (zh) 2019-02-22 2019-04-10 自校准混合信号转换器、模数转换器及基数误差校准器

Country Status (2)

Country Link
US (1) US10483995B1 (zh)
CN (1) CN110460334B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018109335B3 (de) * 2018-04-19 2019-08-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Analog-Digital-Wandlung
JP2019220751A (ja) * 2018-06-15 2019-12-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換装置および半導体装置
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
US10686463B1 (en) * 2019-02-14 2020-06-16 United States Of America As Represented By The Secretary Of The Air Force Method for calibration of digital readout with split counter and residual bits
TWI736103B (zh) * 2020-01-13 2021-08-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與電容權重修正方法
CN111327324B (zh) * 2020-04-10 2021-09-07 上海交通大学 一种适用于逐次逼近型模数转换器的电容阵列结构
CN112039525B (zh) * 2020-07-23 2023-08-29 同济大学 数据加权平均算法模块和模数转换电路
US11177821B1 (en) 2020-08-11 2021-11-16 Analog Devices, Inc. Analog-to-digital converter with auto-zeroing residue amplification circuit
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity
CN112202448B (zh) * 2020-09-28 2023-08-29 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN112290945B (zh) * 2020-09-30 2023-03-28 西安电子科技大学 单通道高速高精度sar adc的数字后台自校准电路结构及方法
US11146282B1 (en) * 2021-01-04 2021-10-12 Caelus Technologies Limited Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table
US12073269B2 (en) 2021-01-28 2024-08-27 Analog Devices International Unlimited Company Switched-capacitor integrators with improved flicker noise rejection
US11722143B2 (en) * 2021-01-29 2023-08-08 Halo Microelectronics International ADC apparatus and control method
WO2022176807A1 (ja) * 2021-02-22 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 アナログ－デジタル変換器及び電子機器
CN114285414B (zh) * 2021-12-27 2024-04-26 北京大学深圳研究生院 缩放式增量型模数转换方法及转换器
CN115065363B (zh) * 2022-08-19 2023-01-03 奉加微电子（昆山）有限公司 一种前台自校准方法、装置、电子设备及储存介质
CN117375611A (zh) * 2023-05-31 2024-01-09 中国移动通信有限公司研究院 Adc芯片、电容偏差调整方法、装置及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668549A (en) * 1994-11-10 1997-09-16 National Semiconductor Corporation Radix 2 architecture and calibration technique for pipelined analog to digital converters
US6707403B1 (en) 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
US8223044B2 (en) 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
US8446304B2 (en) 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
TWI514777B (zh) * 2012-08-03 2015-12-21 Realtek Semiconductor Corp 預測性逐漸逼近式類比數位轉換裝置及其方法
CN103746693B (zh) * 2013-12-19 2017-02-01 北京时代民芯科技有限公司 一种消除电容失配误差的校准电路
US9641189B2 (en) 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
US9432044B1 (en) 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter

Also Published As

Publication number Publication date
US10483995B1 (en) 2019-11-19
CN110460334A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
CN110460334B (zh) 自校准混合信号转换器、模数转换器及基数误差校准器
US11146282B1 (en) Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table
US8416107B1 (en) Charge compensation calibration for high resolution data converter
TWI455487B (zh) 用以描繪組件比例及建立組件比例之數位表示之系統及方法
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US8421658B1 (en) Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC)
TWI509997B (zh) 資料轉換電路及其方法
US6891487B2 (en) Capacitor calibration in SAR converter
US8947290B2 (en) Successive approximation AD converter
US6424276B1 (en) Successive approximation algorithm-based architectures and systems
US8514114B2 (en) Measurement method and apparatus for ADC calibration
US20040257256A1 (en) SAR with partial capacitor sampling to reduce parasitic capacitance
CN110768670B (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
US10128861B2 (en) Analog to digital conversion circuit
CN110086468A (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
RU2335844C2 (ru) Аналого-цифровой преобразователь и способ его калибровки
US9432041B2 (en) Method of calibrating a thermometer-code SAR A/D converter and thermometer-code SAR-A/D converter implementing said method
US7541953B2 (en) Self-calibrating current source arrays
RU2442279C1 (ru) Аналого-цифровой преобразователь и способ его калибровки
CN110912561B (zh) 数模转换器传输函数修改
CN112636755A (zh) 数模转换器电流源、校准装置、校准系统及校准方法
US20140125399A1 (en) Charge measurement
US20040246163A1 (en) Noise cancellation in a single ended SAR converter
US8717214B1 (en) Precision sub-RADIX2 DAC with linearity calibration
KR20180041026A (ko) Sar-adc 커패시터 어레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant