CN110459160A - 显示面板及驱动方法 - Google Patents

Abstract

本公开涉及一种显示面板及驱动方法。该显示面板包含第一、第二显示区、第一、第二栅极驱动电路、第一、第二与第三栅极线。第二显示区包含开口以及第一、第二子显示区。第一栅极线位于第一子显示区。第二栅极线位于第二子显示区。第三栅极线位于第一显示区，并从第一栅极线以及第二栅极线中的一者接收第一栅极信号。第一栅极驱动电路交错输出第一以及第二栅极信号至第一栅极线。第二栅极驱动电路交错输出第一以及第二栅极信号至第二栅极线。第二栅极信号的上升时间与下降时间长于第一栅极信号的上升时间与下降时间。

Description

显示面板及驱动方法

技术领域

本公开涉及一种显示面板及驱动方法，且特别涉及一种具有开口的显示面板及其驱动方法。

背景技术

在现在，智能手机屏幕越来越大，并且在不增加手机体积的前提之外，多手机大厂都采用窄边框或超窄边框的高分辨率显示面板，以提高显示部分占比，进而使显示部分加大。然而，受限于手机上的声光元件(如镜头、扬声器等)，限制了矩形的显示面板的可占比。于是，具有开口的显示面板被开发，以进一步提高显示面板的可占比。然而，由于开口部分无法配置线路，因此新的布局方式被提出以适用于具有开口的显示面板，以使显示面板上像素可以正常驱动。

然，开口两侧的显示区域因为是单边驱动，相对于推动整个面内，所控制显示像素都算是近端，波型接近。其余显示区域因为是交错单驱动，所驱动像素分近、远端，波型会产生差异，而产生交界现象。

发明内容

本公开的一实施方式是在提供一种显示面板，包含第一显示区、第二显示区、第一栅极驱动电路以及第二栅极驱动电路、多条第一栅极线、多条第二栅极线、第三栅极线。第二显示区包含开口以及位于开口两侧的第一子显示区、第二子显示区。第一栅极驱动电路以及第二栅极驱动电路位于第一显示区与第二显示区的两侧。多条第一栅极线位于第一子显示区，与第一栅极驱动电路相耦接。多条第二栅极线，位于第二子显示区，与第二栅极驱动电路相耦接。多条第三栅极线，位于第一显示区，与第一栅极线以及第二栅极线中的一者相耦接，并从第一栅极线以及第二栅极线中的一者接收第一栅极信号。第一栅极驱动电路交错输出第一栅极信号以及第二栅极信号至多条第一栅极线。第二栅极驱动电路交错输出第一栅极信号以及第二栅极信号至多条第二栅极线。第二栅极信号的上升时间长于第一栅极信号的上升时间，且第二栅极信号的下降时间长于第一栅极信号的下降时间。

本公开的一实施方式是在提供一种驱动方法，适用于显示面板。显示面板包含第一显示区、第二显示区、第一栅极驱动电路以及第二栅极驱动电路，第二显示区包含开口。由第一栅极驱动电路输出第一栅极信号至位于第一显示区的多条第一栅极线。由第二栅极驱动电路输出第一栅极信号至位于第一显示区的多条第二栅极线，其中多条第一栅极线与多条第二栅极线交错排列。由第一栅极驱动电路以及第二栅极驱动电路交错输出第一栅极信号以及第二栅极信号至位于第二显示区的多条第三栅极线。第二栅极信号的上升时间长于第一栅极信号的上升时间，且第二栅极信号的下降时间长于第一栅极信号的下降时间。

因此，根据本公开的技术实施方式，本公开的实施例通过提供一种显示面板及驱动方法，通过对驱动开口两侧的显示区域的单边驱动电路做补偿，使单边驱动波型近似于交错单驱动的显示区域的近端远端交错的波型，避免交错现象的产生。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：

图1是根据本公开的一些实施例所示出的一种显示面板的示意图。

图2是根据本公开的一些实施例所示出的一种移位暂存器的示意图。

图3是根据本公开的一些实施例所示出的一种用以输出栅极信号的移位暂存器的示意图。

图4是根据本公开的一些实施例所示出的一种驱动方法的示意图。

附图标记说明：

100：显示面板

AA、AA1、AA2、AS1、AS2：显示区

GD1、GD2：栅极驱动电路

LSR1至LSR6、RSR1至RSR6：移位暂存器

OP：开口

PX：像素电路

F11至F13、F21至F23、F31至F36：栅极线

GS1、GS2：栅极信号

G21至G24、G31至G36：晶体管

VGH：电压

L1、L2：负载

CK：时钟信号

200、300：移位暂存器

400：驱动方法

S410至S450：步骤

具体实施方式

以下公开提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本公开。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本公开在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。

在全篇说明书与权利要求所使用的术语(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。

关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”或“连接”还可指二或多个元件相互操作或动作。

在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本公开文件中提到的“及/或”是指表列元件的任一者、全部或至少一者的任意组合。

请参阅图1。图1是根据本公开的一些实施例所示出的一种显示面板100的示意图。如图1所示出，显示面板100包含显示区AA、栅极驱动电路GD1、GD2。显示区AA包含显示区AA1以及AA2。显示区AA1包含开口OP以及位于开口OP两侧的子显示区AS1以及AS2。栅极驱动电路GD1与GD2位于显示区AA1与AA2的两侧。

显示面板100还包含位于子显示区AS1的栅极线F11至F13、位于子显示区AS2的栅极线F21至F23、位于显示区AA2的栅极线F31至F36。

于连接关系上，栅极线F11至F13与栅极驱动电路GD1相耦接，并与位于子显示区AS1中的像素电路PX相耦接。栅极线F21至F23与栅极驱动电路GD2相耦接，并与位于子显示区AS2中的像素电路PX相耦接。栅极线F31至F36与栅极驱动电路GD1、GD2中的一者相耦接，并与位于显示区AA2中的像素电路PX相耦接。

如图1所示出，栅极驱动电路GD1交错输出栅极信号GS1、GS2至栅极线F11至F13。栅极驱动电路GD2交错输出栅极信号GS1、GS2至栅极线F21至F23。栅极驱动电路GD1、GD2输出栅极信号GS1至栅极线F31至F36。

详细而言，栅极驱动电路GD1输出栅极信号GS1至栅极线F11，栅极驱动电路GD1输出栅极信号GS2至栅极线F12，栅极驱动电路GD1输出栅极信号GS1至栅极线F13。另一方面，栅极驱动电路GD2输出栅极信号GS2至栅极线F21，栅极驱动电路GD2输出栅极信号GS1至栅极线F22，栅极驱动电路GD2输出栅极信号GS2至栅极线F23。

于显示区AA2的部分，栅极驱动电路GD2输出栅极信号GS1至栅极线F31、F33、F35，栅极驱动电路GD1输出栅极信号GS1至栅极线F32、F34、F36。

栅极信号GS2的上升时间长于栅极信号GS1的上升时间，而栅极信号GS2的下降时间长于栅极信号GS1的下降时间。

由于显示区AA2的驱动方式是采交错单驱动的方式。于此情况下，栅极线F31至F36的近端所接收的信号是栅极信号GS1，但传送到栅极线F31至F36的远端时，栅极信号的波形会失真，使得栅极线F31至F36的远端的信号波形为栅极信号GS2的波形。于本公开的实施例中，于显示区AA1的区域，栅极驱动电路GD1、GD2交错输出栅极信号GS1、GS2至栅极线F11至F13与栅极线F21至F23。如此，可使显示区AA1与AA2的左右两侧的栅极信号一致，即无论是于显示区AA1或AA2，左右两侧所接收到的栅极信号均为栅极信号GS1、GS2交错。如此，可避免交错现象的产生。

于部分实施例中，如图1所示出，栅极驱动电路GD1输出栅极信号GS1至栅极线F11至F13中的奇数条栅极线，栅极驱动电路GD1输出栅极信号GS2至栅极线F11至F13中的偶数条栅极线。另一方面，栅极驱动电路GD2输出栅极信号GS1至栅极线F21至F23中的偶数条栅极线，栅极驱动电路GD2输出栅极信号GS2至栅极线F21至F23中的奇数条栅极线。

然而，本公开不以上述为限。于其他一些实施例中，栅极驱动电路GD1输出栅极信号GS1至栅极线F11至F13中的偶数条栅极线，栅极驱动电路GD1输出栅极信号GS2至栅极线F11至F13中的奇数条栅极线。另一方面，栅极驱动电路GD2输出栅极信号GS1至栅极线F21至F23中的奇数条栅极线，栅极驱动电路GD2输出栅极信号GS2至栅极线F21至F23中的偶数条栅极线。

于部分实施例中，如图1所示，栅极驱动电路GD1包含多个移位暂存器LSR1至LSR6。栅极驱动电路GD2包含多个移位暂存器RSR1至RSR6。移位暂存器LSR1输出栅极信号GS1至栅极线F11，移位暂存器LSR2输出栅极信号GS2至栅极线F12，移位暂存器LSR3输出栅极信号GS1至栅极线F13。另一边，移位暂存器RSR1输出栅极信号GS2至栅极线F21，移位暂存器RSR2输出栅极信号GS1至栅极线F22，移位暂存器RSR3输出栅极信号GS2至栅极线F23。

也就是说，栅极驱动电路GD1中输出栅极信号GS1的移位暂存器LSR1、LSR3与输出栅极信号GS2的移位暂存器LSR2交错排列。同样地栅极驱动电路GD2中输出栅极信号GS1的移位暂存器RSR2与输出栅极信号GS2的移位暂存器RSR1、RSR3交错排列。

请参阅图2。图2是根据本公开的一些实施例所示出的一种移位暂存器200的示意图。如图2所示出，移位暂存器200包含驱动晶体管G21、上拉晶体管G22以及下拉晶体管G23、G24。于连接关系上，上拉晶体管G22的控制端用以接收VGH电压，上拉晶体管G22的一端与驱动晶体管G21的控制端相耦接。驱动晶体管的一端用以接收时钟信号CK，驱动晶体管的另一端、下拉晶体管G23的一端、下拉晶体管G24与负载L1的一端耦接于节点N21。节点N21并耦接于多条栅极线F11至F13、F21至F23以及F31至F36中的一者，以输出栅极信号至像素电路。此外，节点N21并耦接于下一级的移位暂存器，用以输出下级信号至下一级的移位暂存器。

如图2所绘式的移位暂存器200可用以表示图1中的移位暂存器LSR1至LSR6、RSR1至RSR6。需注意的是，于移位暂存器LSR1至LSR6、RSR1至RSR6中，用以输出栅极信号GS1的移位暂存器的驱动晶体管G21的通道长宽比大于输出栅极信号GS2的移位暂存器的驱动晶体管G21的通道长宽比。如此，可使移位暂存器输出的栅极信号GS1的上升时间较移位暂存器输出的栅极信号GS2的上升时间短，并使移位暂存器输出的栅极信号GS1的下降时间较移位暂存器输出的栅极信号GS2的下降时间短。

请参阅图3。图3是根据本公开的一些实施例所示出的一种用以输出栅极信号GS2的移位暂存器300的示意图。如图3所示出，移位暂存器300包含补偿晶体管G31、驱动晶体管G32、上拉晶体管G33以及下拉晶体管G34、G35、G36。于连接关系上，上拉晶体管G33的控制端耦接于电压VGH，上拉晶体管G33的一端与补偿晶体管G31的控制端以及驱动晶体管G32的控制端耦接，即补偿晶体管G31与驱动晶体管G32互相串接。补偿晶体管G31的一端以及驱动晶体管G32的一端耦接于时钟信号CK。补偿晶体管G31的另一端耦接于下拉晶体管G34的一端。驱动晶体管G32的另一端耦接于下拉晶体管G35的一端、下拉晶体管G36的一端以及负载L1。此外，补偿晶体管G31的另一端并耦接于下一级的移位暂存器，用以输出下级信号至下一级的移位暂存器。上拉晶体管G32的另一端并耦接于多条栅极线F11至F13、F21至F23以及F31至F36中的一者，以输出栅极信号至像素电路。

如图3所绘式的移位暂存器300可用以表示图1中输出栅极信号GS2的移位暂存器LSR2、RSR1与RSR3。于部分实施例中，如图1中所示输出栅极信号GS1的移位暂存器LSR1、LSR3、RSR2、LSR4至LSR6、RSR4至RSR6是如图2所绘式的移位暂存器200，而如图1中所示输出栅极信号GS2的移位暂存器LSR2、RSR1、RSR2是如图3所绘式的移位暂存器300。

于此情况下，用以输出栅极信号GS2的移位暂存器300的驱动晶体管G32的通道长宽比大于用以输出栅极信号GS1的移位暂存器200的驱动晶体管G21的通道长宽比。如此，可使移位暂存器输出的栅极信号GS1的上升时间较移位暂存器输出的栅极信号GS2的上升时间短，并使移位暂存器输出的栅极信号GS1的下降时间较移位暂存器输出的栅极信号GS2的下降时间短。

于部分实施例中，补偿晶体管G31的通道长宽比与驱动晶体管G32的通道长宽比的和相等于驱动晶体管G21的通道长宽比。如此，可使用以输出栅极信号GS2的移位暂存器300的寄生电容与用以输出栅极信号GS1的移位暂存器200的寄生电容维持一致或相近。

于部分实施例中，如图3所示出，移位暂存器300还包含负载L2。即，用以输出栅极信号GS2的移位暂存器300于栅极线上的负载大于用以输出栅极信号GS1的移位暂存器200于栅极线上的负载。如此，亦可使移位暂存器输出的栅极信号GS1的上升时间较移位暂存器输出的栅极信号GS2的上升时间短，并使移位暂存器输出的栅极信号GS1的下降时间较移位暂存器输出的栅极信号GS2的下降时间短。

此外，于图3中，由于下拉晶体管G34至G36互相串接，移位暂存器300相较于移位暂存器200的下拉效率更佳。

于图3的实施例中，通过输出栅极信号GS2的移位暂存器300的驱动晶体管G32的通道长宽比小于用以输出栅极信号GS1的移位暂存器200的驱动晶体管G21的通道长宽比，以使移位暂存器输出的栅极信号GS1的上升时间较移位暂存器输出的栅极信号GS2的上升时间短，并使移位暂存器输出的栅极信号GS1的下降时间较移位暂存器输出的栅极信号GS2的下降时间短。于此同时，由于驱动晶体管G32的通道长宽比减小可能会造成波形失真，使得下级信号的输出产生错误，因此，通过设置补偿晶体管G31，以通过补偿晶体管G31的一端输出波形与栅极信号GS1相同或较相近的信号，以避免下级信号的输出产生错误。

请参阅图4。图4是根据本公开的一些实施例所示出的一种驱动方法400的示意图。驱动方法包含步骤S410至S450。为了方便例示与说明，请一并参阅图1与图4。

于步骤S410中，由第一栅极驱动电路输出第一栅极信号至位于第一显示区的多条第一栅极线。举例而言，由图1中的栅极驱动电路GD1输出栅极信号GS1至位于显示区AA2的栅极线F32、F34、F36。

于步骤S430中，由第二栅极驱动电路输出第一栅极信号至位于第一显示区的多条第二栅极线，其中多条第一栅极线与多条第二栅极线交错排列。举例而言，由图1中的栅极驱动电路GD2输出栅极信号GS1至位于显示区AA2的栅极线F31、F33、F35。栅极线F32、F34、F36与栅极线F31、F33、F35交错排列。

于步骤S450中，由第一栅极驱动电路以及第二栅极驱动电路交错输出第一栅极信号以及第二栅极信号至位于第二显示区的多条第三栅极线。举例而言，由图1中的栅极驱动电路GD1输出栅极信号GS1至栅极线F12，由图1中的栅极驱动电路GD1输出栅极信号GS2至栅极线F11、F13。由图1中的栅极驱动电路GD2输出栅极信号GS1至栅极线F21、F23，由图1中的栅极驱动电路GD2输出栅极信号GS2至栅极线F22。

栅极信号GS2的上升时间长于栅极信号GS1的上升时间，而栅极信号GS2的下降时间长于栅极信号GS1的下降时间。如此一来，于显示区AA1的区域，栅极驱动电路GD1、GD2交错输出栅极信号GS1、GS2至栅极线F11至F13与栅极线F21至F23。在此情况下，可使显示区AA1与AA2的左右两侧的栅极信号一致，即无论是于显示区AA1或AA2，左右两侧所接收到的栅极信号均为栅极信号GS1、GS2交错。

于实作上，图2与图3中的晶体管G21至G24、G31至G36可以用P型的低温多晶硅薄膜晶体管来实现，但本实施例并不以此为限。例如，晶体管G21至G24、G31至G36也可以用P型的非晶硅(amorphous silicon)薄膜晶体管来实现。在一些实施方式中，也可以采用N型的薄膜晶体管来实现，本发明不限制所采用的晶体管形态。

由上述本公开的实施方式可知，本公开的实施例通过提供一种显示面板及驱动方法。通过对驱动开口两侧的显示区域的单边驱动电路做补偿，使单边驱动波型近似于交错单驱动的显示区域的近端远端交错的波型，避免交错现象的产生。

另外，上述例示包含依序的示范步骤，但该些步骤不必依所显示的顺序被执行。以不同顺序执行该些步骤皆在本公开内容的考量范围内。在本公开内容的实施例的精神与范围内，可视情况增加、取代、变更顺序及/或省略该些步骤。

虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种显示面板，包含：

一第一显示区；

一第二显示区，包含一开口以及位于该开口两侧的第一子显示区、第二子显示区；

一第一栅极驱动电路以及一第二栅极驱动电路，位于该第一显示区与该第二显示区的两侧；

多条第一栅极线，位于该第一子显示区，与该第一栅极驱动电路相耦接；

多条第二栅极线，位于该第二子显示区，与该第二栅极驱动电路相耦接；以及

多条第三栅极线，位于该第一显示区，与该第一栅极线以及该第二栅极线中的一者相耦接，并从该第一栅极线以及该第二栅极线中的一者接收一第一栅极信号；

其中该第一栅极驱动电路交错输出该第一栅极信号以及一第二栅极信号至所述多条第一栅极线；

其中该第二栅极驱动电路交错输出该第一栅极信号以及该第二栅极信号至所述多条第二栅极线；

其中该第二栅极信号的上升时间长于该第一栅极信号的上升时间，且该第二栅极信号的下降时间长于该第一栅极信号的下降时间。

2.如权利要求1所述的显示面板，其中该第一栅极驱动电路输出该第一栅极信号至所述多条第一栅极线中的偶数条栅极线，并输出该第二栅极信号至所述多条第一栅极线中的奇数条栅极线，其中该第二栅极驱动电路输出该第一栅极信号至所述多条第一栅极线中的奇数条栅极线，并输出该第二栅极信号至所述多条第一栅极线中的偶数条栅极线。

3.如权利要求1所述的显示面板，其中该第一栅极驱动电路输出该第一栅极信号至所述多条第一栅极线中的奇数条栅极线，并输出该第二栅极信号至所述多条第一栅极线中的偶数条栅极线，其中该第二栅极驱动电路输出该第一栅极信号至所述多条第一栅极线中的偶数条栅极线，并输出该第二栅极信号至所述多条第一栅极线中的奇数条栅极线。

4.如权利要求1所述的显示面板，其中该第一栅极驱动电路以及该第二栅极驱动电路分别包含多个第一移位暂存器以及多个第二移位暂存器，其中所述多个第一移位暂存器分别输出该第一栅极信号，其中所述多个第二移位暂存器分别输出该第二栅极信号，且所述多个第一移位暂存器与所述多个第二移位暂存器交错排列。

5.如权利要求4所述的显示面板，其中所述多个第一移位暂存器分别包含一第一驱动晶体管，所述多个第二移位暂存器分别包含一第二驱动晶体管，且该第一驱动晶体管的通道长宽比大于该第二驱动晶体管的通道长宽比。

6.如权利要求4所述的显示面板，其中所述多个第一移位暂存器分别包含一第一驱动晶体管；其中所述多个第二移位暂存器分别包含一补偿晶体管以及一第二驱动晶体管，其中该补偿晶体管与该第二驱动晶体管互相串接，且该补偿晶体管用以传送一下级信号至下一级的所述多个第一移位暂存器中的一者，该第二驱动晶体管用以传送该第二栅极信号。

7.如权利要求6所述的显示面板，其中该第一驱动晶体管的通道长宽比大于该第二驱动晶体管的通道长宽比。

8.如权利要求7所述的显示面板，其中该第一驱动晶体管的通道长宽比相等于该补偿晶体管的通道长宽比与该第二驱动晶体管的通道长宽比的总和。

9.如权利要求4所述的显示面板，其中所述多个第一移位暂存器分别包含一第一负载，其中所述多个第二移位暂存器分别包含一第二负载，且该第二负载大于该第一负载。

10.一种驱动方法，适用于一显示面板，其中该显示面板包含一第一显示区、一第二显示区、一第一栅极驱动电路以及一第二栅极驱动电路，其中该第二显示区包含一开口：

由该第一栅极驱动电路输出一第一栅极信号至位于该第一显示区的多条第一栅极线；

由该第二栅极驱动电路输出该第一栅极信号至位于该第一显示区的多条第二栅极线，其中所述多条第一栅极线与所述多条第二栅极线交错排列；

由该第一栅极驱动电路以及该第二栅极驱动电路交错输出该第一栅极信号以及一第二栅极信号至位于该第二显示区的多条第三栅极线；

其中该第二栅极信号的上升时间长于该第一栅极信号的上升时间，且该第二栅极信号的下降时间长于该第一栅极信号的下降时间。