CN110456980A - 一种用于读取数据的电路、系统及其方法 - Google Patents

一种用于读取数据的电路、系统及其方法 Download PDF

Info

Publication number
CN110456980A
CN110456980A CN201910752460.2A CN201910752460A CN110456980A CN 110456980 A CN110456980 A CN 110456980A CN 201910752460 A CN201910752460 A CN 201910752460A CN 110456980 A CN110456980 A CN 110456980A
Authority
CN
China
Prior art keywords
spi interface
circuit
adc
clock
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910752460.2A
Other languages
English (en)
Other versions
CN110456980B (zh
Inventor
章东湖
童瑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxing Technology (beijing) Co Ltd
Original Assignee
Muxing Technology (beijing) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxing Technology (beijing) Co Ltd filed Critical Muxing Technology (beijing) Co Ltd
Priority to CN201910752460.2A priority Critical patent/CN110456980B/zh
Publication of CN110456980A publication Critical patent/CN110456980A/zh
Application granted granted Critical
Publication of CN110456980B publication Critical patent/CN110456980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开一种用于读取数据的电路、系统及其方法。一种用于读取数据的控制电路包括：多个串行外设接口SPI接口，多个SPI接口包括：第一SPI接口，被配置为接收从模拟数字转换ADC电路的第一输出端口输出的第一采样数据，ADC电路与控制电路连接；第二SPI接口，被配置为接收从ADC电路的第二输出端口输出的第二采样数据，第二SPI接口对第二采样数据的接收与第一SPI接口对第一采样数据的接收是并行执行的；以及控制SPI接口，被配置为同时向第一SPI接口和第二SPI接口输出初始片选信号。

Description

一种用于读取数据的电路、系统及其方法
技术领域
本申请涉及一种电路，特别涉及一种用于读取数据的电路、系统及其方法。
背景技术
串行外设接口(Serial Peripheral Interface，SPI)是一种高速的、全双工、同步的通信总线。一个SPI接口通常包括四个外部引脚：主输出/从输入引脚MOSI、主输入/从输出引脚MISO、串行时钟引脚SCK以及片选引脚CS。
在一般电子设备中，SPI接口用于双向数据传输，并且每个SPI接口独立工作。
模数转换器(Analog-to-Digital Converter，ADC)是将连续变化的模拟信号转换为离散的数字信号的器件。ADC电路可以包括多个数据输出端口，以输出多个数字信号数据。
控制电路通常经由并串转换电路与ADC电路连接，以串行接收ADC电路并行输出的多个数字信号数据。
发明内容
根据本公开的一个方面，提供一种用于读取数据的控制电路，包括：多个串行外设接口SPI接口，多个SPI接口包括：第一SPI接口，被配置为接收从模拟数字转换ADC电路的第一输出端口输出的第一采样数据，ADC电路与控制电路连接；第二SPI接口，被配置为接收从ADC电路的第二输出端口输出的第二采样数据，第二SPI接口对第二采样数据的接收与第一SPI接口对第一采样数据的接收是并行执行的；以及控制SPI接口，被配置为同时向第一SPI接口和第二SPI接口输出初始片选信号。
根据本公开的另一个方面，提供一种系统，包括：如上所述的控制电路、数字模拟转换ADC电路以及时钟电路。
根据本公开的另一个方面，提供一种用于读取数据的方法，包括：控制电路的第一SPI接口接收从与控制电路连接的模拟数字转换ADC电路的第一输出端口输出的第一采样数据，ADC电路与控制电路连接；控制电路的第二SPI接口接收从ADC电路的第二输出端口输出的第二采样数据，第二SPI接口对第二采样数据的接收与第一SPI接口对第一采样数据的接收是并行执行的；以及控制电路的控制SPI接口同时向第一SPI接口、第二SPI接口输出片选信号。
附图说明
附图示例性地示出了实施例并且构成说明书的一部分，与说明书的文字描述一起用于讲解实施例的示例性实施方式。所示出的实施例仅出于例示的目的，并不限制权利要求的范围。在所有附图中，相同的附图标记指代类似但不一定相同的要素。
图1是示出根据本公开的第一示例性实施例的用于读取数据的电路的结构图；
图2是示出根据本公开的第二示例性实施例的用于读取数据的电路的结构图；
图3是示出根据本公开的第三示例性实施例的用于读取数据的电路的结构图；
图4是示出根据本公开的第二示例性实施例、第三示例性实施例的电路读取ADC采样数据时的各种信号的时序图。
具体实施方式
在本公开中，除非另有说明，否则使用术语“第一”、“第二”等来描述各种要素不意图限定这些要素的位置关系、时序关系或重要性关系，这种术语只是用于将一个元件与另一元件区分开。在一些示例中，第一要素和第二要素可以指向该要素的同一实例，而在某些情况下，基于上下文的描述，它们也可以指代不同实例。
在本公开中对各种示例的描述中所使用的术语只是为了描述特定示例的目的，而并非旨在进行限制。除非上下文另外明确地表明，如果不特意限定要素的数量，则该要素可以是一个也可以是多个。此外，本公开中所使用的术语“和/或”涵盖所列出的项目中的任何一个以及全部可能的组合方式。
图1是示出根据本公开的第一示例性实施例的用于读取数据的电路的结构图。如图1所示，模拟数字转换ADC电路102从第一输出端口ADC_D1输出第一采样数据DATA1，ADC电路102从第二输出端口ADC_D2输出第二采样数据DATA2。并串转换电路103的数据输入端口PAR_D1接收来自ADC电路102的第一输出端口ADC_D1的第一采样数据DATA1，并串转换电路103的数据输入端口PAR_D2接收来自第二输出端口ADC_D2的第二采样数据DATA2。并串转换电路103的第一采样数据DATA1和第二采样数据DATA2转换为串行数据DATA3，并从数据输出端口SER_D输出转换后的串行数据DATA3。控制电路101的数据输入端口CON_D接收来自并串转换电路103的数据输出端口SER_D的串行数据DATA3。
由于第一实施例中，将多个采样数据DATA1、DATA2通过并串转换电路103转换为串行数据DATA3，因此增加了电路结构复杂度和应用成本。其次，由于最终获取到的数据为多个采样数据DATA1、DATA2转换后的串行数据DATA3，所以控制电路101将转换后的串行数据DATA3还原为多个采样数据DATA1、DATA2，因此增加了控制电路101的数据处理复杂度。并且，由于控制电路101的数据输入端口CON_D接收由多个采样数据DATA1、DATA2转换成的串行数据DATA3，因此串行数据DATA3的速率将变为多个采样数据DATA1、DATA2的速率之和，因此控制电路101的数据读取速率将更严重地受制于数据输入端口CON_D的最大读取速率。
图2是示出根据本公开的第二示例性实施例的用于读取数据的电路的结构图。如图2所示，用于读取数据的控制电路201，包括：多个串行外设接口SPI接口，多个SPI接口包括：第一SPI接口SPI1 201a，被配置为接收从模拟数字转换ADC电路202的第一输出端口ADC_D1输出的第一采样数据DATA1，ADC电路202与控制电路201连接；第二SPI接口SPI2201b，被配置为接收从ADC电路202的第二输出端口ADC_D2输出的第二采样数据DATA2，第二SPI接口SPI2 201b对第二采样数据DATA2的接收与第一SPI接口SPI1 201a对第一采样数据DATA1的接收是并行执行的；以及控制SPI接口SPI3 201c，被配置为同时向第一SPI接口SPI1 201a和第二SPI接口SPI2 201b输出控制用片选信号CS_CON。
根据一些实施例，SPI接口是一种高速同步串行输入/输出端口，它可以使芯片与各种外围设备以串行方式进行通信以交换信息。如图2所示，一个SPI接口通常包括四个外部引脚：串行时钟引脚SCK、主输出/从输入引脚MOSI、主输入/从输出引脚MISO、以及片选引脚CS。一个SPI接口可以工作于主模式或者从模式。
根据一些实施方式，当SPI接口工作于主模式时，该SPI接口自身从串行时钟引脚SCK提供SPI时钟信号。在SPI时钟信号的驱动下，响应于SPI接口检测到SPI时钟信号的合适的时钟边沿，SPI接口从主输出/从输入引脚MOSI发送数据，并锁定在主输入/从输出引脚MISO上输入的数据。当SPI接口工作于从模式时，SPI接口接收从串行时钟引脚SCK接收外部提供的SPI时钟信号。当SPI接口的片选引脚CS接收到片选信号时，SPI接口可以发送或者接收数据，此时在SPI时钟信号的驱动下，响应于SPI接口检测到SPI时钟信号的合适的时钟边沿，SPI接口锁定在主输出/从输入引脚MOSI上输入的数据，并且从主输入/从输出引脚MISO发送数据；当SPI接口的片选引脚CS没有接收到片选信号时，SPI接口既不发送数据也不接收数据。根据一些实施方式，可以在控制电路201中设置SPI时钟信号的用于进行数据传输的合适的时钟边沿为时钟上升沿或时钟下降沿。
根据一些实施例，ADC电路接收多个模拟信号，并将它们转换为数字信号。多个模拟信号之间可以是相关联的。例如，在全球定位系统(Global Positioning System，GPS)中，GPS接收机中的第一模拟信号可以表示GPS信号在I通道上的信号量，第二模拟信号可以表示GPS信号在Q通道上的信号量。
根据一些实施方式，ADC电路将多个模拟信号转换为数字信号包括采样、保持、量化、编码四个步骤。根据一些实施方式，采样是指每隔一个采样周期测量并存储当前的信号值，保持是指在下一次采样之前保持当前所采样到的信号值，量化是指将经过采样、保持后的信号值，对应到相应的离散电平上，编码是指将量化后的信号值用二进制码值表示出来。
根据一些实施例，第一SPI接口SPI1 201a的主输出/从输入引脚SPI1_MOSI连接到ADC电路202的第一输出端口D1_OUT，第二SPI接口SPI2 201b的主输出/从输入引脚SPI2_MOSI连接到ADC电路202的第二输出端口D2_OUT，第一SPI接口SPI1 201a的片选引脚SPI1_CS和第二SPI接口SPI2 201b的片选引脚SPI2_CS共同连接到控制SPI接口SPI3 201c的主输入/从输出引脚SPI3_MISO。
因此，当控制SPI接口SPI3 201c的主输入/从输出引脚SPI3_MISO向第一SPI接口SPI1 201a的片选引脚SPI1_CS和第二SPI接口SPI2 201b的片选引脚SPI2_CS输出控制用片选信号CS_CON时，第一SPI接口SPI1 201a的主输出/从输入引脚SPI1_MOSI接收来自ADC电路202的第一输出端口D1_OUT的第一采样数据DATA1，同时，第二SPI接口SPI2 201b的主输出/从输入引脚SPI2_MOSI接收来自ADC电路202的第二输出端口D2_OUT的第二采样数据DATA2。
虽然图2的例子仅示出了三个SPI接口，但是应理解，图2仅是示例性的。控制电路201所具有的多个SPI接口的数量不限于此。多个SPI接口的结构、工作原理相同，根据一些实施方式，多于两个SPI接口可以从ADC电路202的相同数量的相应数据输出端口并行地接收不同的采样数据信号。
根据一些实施例，控制电路201还包括计时器单元201d，计时器单元201d被配置为从与控制电路201连接的时钟电路203接收时钟源信号CLK1。第一SPI接口SPI1 201a、第二SPI接口SPI2 201b、控制SPI接口SPI3 201c工作于从模式，计时器单元201d还被配置为基于时钟源信号CLK1生成初始片选信号CS_INI，并且将初始片选信号CS_INI传输到控制SPI接口SPI3 201c。响应于接收到初始片选信号CS_INI，控制SPI接口SPI3201c向第一SPI接口SPI1 201a和第二SPI接口SPI2 201b同时输出控制用片选信号CS_CON。
如图2所示，时钟电路203从时钟输出引脚CLK_OUT输出时钟源信号CLK1，计时器单元201d的计时器输入引脚TIMER_IN连接到时钟电路203的时钟输出引脚CLK_OUT，因此计时器单元201d的时钟输入引脚TIMER_IN接收到时钟电路203的时钟源信号CLK1。控制电路201将第一SPI接口SPI1 201a、第二SPI接口SPI2 201b、控制SPI接口SPI3 201c配置为工作于从模式。计时器单元201d基于时钟源信号CLK1生成初始片选信号CS_INI，并从计时器输出引脚TIMER_OUT输出初始片选信号CS_INI。计时器单元201d的计时器输出引脚TIMER_OUT连接到控制SPI接口SPI3 201c的片选引脚SPI3_CS，因此控制SPI接口SPI3 201c接收来自计时器单元201d的初始片选信号CS_INI。响应于接收到初始片选信号CS_INI，控制SPI接口SPI3 201c的主输入/从输出引脚SPI3_MISO输出控制用片选信号CS_CON。第一SPI接口SPI1201a的片选引脚SPI1_CS和第二SPI接口SPI2 201b的片选引脚SPI2_CS共同连接到控制SPI接口SPI3 201c的主输入/从输出引脚SPI3_MISO。优选地，时钟电路203的时钟源信号CLK1的频率为8-32MHz。
虽然图2的例子仅示出了被控制SPI接口控制的两个SPI接口，但是应理解，图2仅是示例性的。控制电路201所具有的多个SPI接口的数量不限于此。多个SPI接口的结构、工作原理相同，并且多于两个SPI接口的片选引脚共同连接到控制SPI接口的主输入/从输出引脚，在控制SPI接口输出的片选信号的控制下工作。
根据一些实施例，计时器单元201d基于时钟源信号CLK1而生成计时值。响应于计时器单元201d的计时值达到第一预设值，计时器单元201d开始输出初始片选信号CS_INI；响应于计时器单元201d的计时值达到第二预设值，计时器单元201d停止输出初始片选信号CS_INI。例如，第一预设值可以为995ms，第二预设值可以为1000ms。
根据一些实施例，第一SPI接口SPI1 201a、第二SPI接口SPI2 201b、控制SPI接口SPI3 201c均从ADC电路202的时钟输出端口ADC_CLK接收相同的ADC采样时钟信号CLK2，ADC采样时钟信号CLK2的频率能够随时间变化。ADC电路202从时钟电路203接收时钟源信号CLK1以用于ADC采样，并且基于时钟源信号CLK1生成ADC采样时钟信号CLK2。
根据一些实施方式，第一SPI接口SPI1 201a的时钟引脚SPI1_CLK、第二SPI接口SPI2 201b的时钟引脚SPI2_CLK、控制SPI接口SPI3 201c的时钟引脚SPI3_CLK共同连接到ADC电路202的时钟输出端口ADC_CLK。ADC电路202的时钟输入端口CLK_IN连接到时钟电路203的时钟输出端口CLK_OUT，接收来自时钟电路203的时钟源信号CLK1。
根据一些实施方式，ADC电路202基于时钟源信号CLK1生成ADC采样时钟信号CLK2，例如，ADC采样时钟信号CLK2可以是时钟源信号CLK1的分频信号(例如，ADC采样时钟信号CLK2的频率可以是时钟源信号CLK1的频率的1/2)，ADC采样时钟信号CLK2可以是时钟源信号CLK1的倍频信号(例如，ADC采样时钟信号CLK2的频率可以是时钟源信号CLK1的频率的2倍)。
根据一些实施方式，ADC采样时钟信号CLK2的频率能够随时间变化。当模拟信号量(例如，C/A码)的采样时间变长时，为了维持采样样本量不变，降低ADC采样时钟信号CLK2的频率；当模拟信号量的采样时间变短时，为了维持采样样本量不变，提高ADC采样时钟信号CLK2的频率。优选地，ADC电路202的ADC采样时钟信号的频率为4-35MHz。
根据一些实施方式，ADC电路202使用ADC采样时钟信号CLK2进行ADC采样，并从时钟输出端口ADC_CLK输出ADC采样时钟信号CLK2。由于第一SPI接口SPI1201a和第二SPI接口SPI2 201b均从ADC电路202接收相同的ADC采样时钟信号CLK2作为SPI时钟信号，第一SPI接口SPI1 201a和第二SPI接口SPI2 201b的SPI时钟信号的频率与ADC电路202进行ADC采样的频率相同，因此第一SPI接口SPI1 201a和第二SPI接口SPI2 201b能够读取到每个ADC采样周期中ADC电路202输出的采样数据，确保了不会遗漏读取ADC电路202输出的采样数据。即使在ADC采样时钟信号CLK2的频率发生变化时，由于第一SPI接口SPI1 201a和第二SPI接口SPI2 201b的SPI时钟信号随之变化，第一SPI接口SPI1 201a和第二SPI接口SPI2 201b仍然够读取到每个ADC采样周期中ADC电路202输出的采样数据，确保了控制电路201对ADC电路202输出的ADC采样数据的读取的可靠性。
根据一些实施方式，响应于控制SPI接口SPI3 201c的片选引脚SPI3_CS接收到初始片选信号CS_INI，当控制SPI接口SPI3 201c检测到SPI时钟信号的第一时钟边沿(例如，时钟下降沿)时，控制SPI接口SPI3 201c的主输入/从输出引脚SPI3_MISO输出控制用片选信号CS_CON。响应于第一SPI接口SPI1 201a、第二SPI接口201b在SPI时钟信号的第一时钟边沿(例如，时钟下降沿)接收到控制用片选信号CS_CON，当第一SPI接口SPI1 201a、第二SPI接口SPI2 201b检测到SPI时钟信号的与第一时钟边沿不同的第二时钟边沿(例如，时钟上升沿)时，第一SPI接口SPI1 201a、第二SPI接口SPI2 201b读取来自ADC电路202的采样数据。因此，第一SPI接口SPI1 201a、第二SPI接口SPI2 201b在与接收到片选信号的时钟边沿不同的时钟边沿，读取来自ADC电路202的采样数据，从而保证了第一SPI接口SPI1 201a、第二SPI接口SPI2 201b能够正确地接收来自ADC电路202的采样数据，进一步确保了ADC电路202输出的采样数据的读取的可靠性。
虽然图2的例子仅示出了三个SPI接口，但是应理解，图2仅是示例性的。控制电路201所具有的多个SPI接口的数量不限于此。多个SPI接口的结构、工作原理相同，并且多个SPI接口的时钟引脚共同连接到ADC电路202的时钟输出端口ADC_CLK，因此多个SPI接口从ADC电路202的时钟输出端口ADC_CLK接收相同的ADC采样时钟信号CLK2。
根据一些实施例，第一SPI接口201a经由第一电阻R1连接到ADC电路202的第一输出端口D1_OUT，第二SPI接口201b经由第二电阻R2连接到ADC电路202的第二输出端口D2_OUT。第一SPI接口SPI1 201a、第二SPI接口SPI2 201b、控制SPI接口SPI3201c经由第三电阻R3连接到ADC电路202的时钟输出端口ADC_CLK。
根据一些实施方式，第一SPI接口SPI1 201a的主输出/从输入引脚SPI1_MOSI连接到第一电阻R1的一端，而模拟数字转换ADC电路202的第一输出端口D1_OUT连接到第一电阻R1的另一端；第二SPI接口SPI2 201b的主输出/从输入引脚SPI2_MOSI连接到第二电阻R2的一端，而模拟数字转换ADC电路202的第二输出端口D2_OUT连接到第二电阻R2的另一端。第一SPI接口SPI1 201a的时钟引脚SPI1_CLK、第二SPI接口SPI2 201b的时钟引脚SPI2_CLK、控制SPI接口SPI3 201c的时钟引脚SPI3_CLK共同连接到第三电阻R3的同一端，而ADC电路202的时钟输出端口ADC_CLK连接到第三电阻R3的另一端。通过在数据信号线、时钟信号线中设置电阻，可以抑制控制电路201的SPI接口接收到的数据信号、时钟信号的过冲。合理地设置第一电阻R1、第二电阻R2、第三电阻R3的电阻值，使得在控制信号的过冲量的同时，尽可能地减少信号的延迟。优选的，第一电阻R1、第二电阻R2、第三电阻R3的电阻值可以均为10欧姆。
虽然图2的例子仅示出了三个SPI接口，但是应理解，图2仅是示例性的。控制电路201所具有的多个SPI接口的数量不限于此。多个SPI接口的结构、工作原理相同，并且多于两个SPI接口可以分别经由电阻连接到ADC电路202的相同数量的相应数据输出端口，并且多个SPI接口可以经由电阻共同连接到ADC电路202的时钟输出端口。
根据一些实施例，控制电路201为微处理器MCU(例如，其它具有多个SPI接口的微处理器)，ADC电路202为GPS接收机的片上ADC电路。
根据本公开的第二示例性实施例的用于读取数据的电路无需额外的数据转换电路，因此降低了电路的复杂度和应用成本。其次，由于控制电路201通过第一SPI接口SPI1201a、第二SPI接口SPI2 201b并行读取ADC采样数据，省略了将串行数据还原成多个ADC采样数据的步骤，因此降低了数据处理复杂度。并且，由于单个SPI接口(例如，第一SPI接口SPI1 201或第二SPI接口SPI2 201b)只能读取一个ADC采样数据，在SPI接口处的数据读取速率仅为单个ADC采样数据的速率，因此控制电路201的数据读取速率将不容易受制于SPI接口固有的数据读取速率上限。
图3是示出根据本公开的第三示例性实施例的用于读取数据的电路的结构图。图3中的第三实施例与图2中的第二实施例的区别在于：控制电路301的第一SPI接口SPI1301a、第二SPI接口SPI2 301b、控制SPI接口SPI3 301c经由时钟驱动电路D从ADC电路302的时钟输出端口ADC_CLK接收相同的ADC采样时钟信号CLK2。
根据一些实施方式，ADC电路202的时钟输出端口ADC_CLK连接到时钟驱动电路D的输入端，控制电路301的第一SPI接口SPI1 301a的时钟引脚SPI1_CLK、第二SPI接口SPI2301b的时钟引脚SPI2_CLK、控制SPI接口SPI3 301c的时钟引脚SPI3_CLK共同连接到时钟驱动电路D的输出端。通过在时钟信号线中设置时钟驱动电路，可以稳定多个SPI接口接收到的时钟信号的信号特性(例如，维持时钟信号的幅值在正常范围内)，确保在具有较多数量的SPI接口的情况下，每个SPI接口仍能接收到具有理想信号特性的时钟信号。
虽然图3的例子仅示出了三个SPI接口，但是应理解，图3仅是示例性的。控制电路301所具有的多个SPI接口的数量不限于此。多个SPI接口的结构、工作原理相同，并且多个SPI接口的时钟引脚共同连接到时钟驱动电路D的输出端，因此多个SPI接口经由时钟驱动电路D从ADC电路302的时钟输出端口ADC_CLK接收相同的ADC采样时钟信号CLK2。
图4是示出根据本公开的第二示例性实施例的电路读取ADC采样数据时的各种信号的时序图。在图4中，CLK2为第一SPI接口SPI1 201a、第二SPI接口SPI2 201b、控制SPI接口SPI3 201c接收到的ADC采样时钟信号，即第一SPI接口SPI1 201a、第二SPI接口SPI2201b、控制SPI接口SPI3 201c共同的SPI时钟信号；CS_INI为计时器单元201d的计时器输出引脚TIMER_OUT输出的初始片选信号；CS_CON为控制SPI接口SPI3201c的主输入/从输出引脚SPI3_MISO输出的控制用片选信号；DATA1为ADC电路202的第一输出端口ADC_D1输出的第一采样数据；DATA2为ADC电路202的第二输出端口ADC_D2输出的第二采样数据；SPI1_D为第一SPI接口SPI1 201a读取到的数据值；SPI2_D为第二SPI接口SPI2 201b读取到的数据值。
在时间t1处，计时器单元201d基于时钟源信号CLK1生成初始片选信号CS_INI，并从计时器输出引脚TIMER_OUT输出初始片选信号CS_INI(例如，信号变为低电平)，此时控制SPI接口SPI3 201c接收到初始片选信号CS_INI。
在时间t2处，控制SPI接口SPI3 201c检测到SPI时钟信号CLK2的合适的时钟边沿(例如，下降沿)，响应于接收到初始片选信号CS_INI，控制SPI接口SPI3 201c从主输入/从输出引脚SPI3_MISO输出控制用片选信号CS_CON(例如，信号变为低电平)。
在时间t3处，第一SPI接口SPI1 201a、第二SPI接口SPI2 201b同时检测到SPI时钟信号CLK2的合适的时钟边沿(例如，上升沿)，响应于接收到控制用片选信号CS_CON，第一SPI接口SPI1 201a、第二SPI接口SPI2 201b开始读取来自ADC电路202的ADC采样数据。根据一些实施方式，第一SPI接口SPI1 201a读取来自ADC电路202的第一输出端口ADC_D1的第一采样数据DATA1；第二SPI接口SPI2 201b读取来自ADC电路202的第二输出端口ADC_D2的第二采样数据DATA2。
在时间t4处，计时器单元201d停止从计时器输出引脚TIMER_OUT输出初始片选信号CS_INI(例如，信号变为高电平)，此时控制SPI接口SPI3 201c也停止接收初始片选信号CS_INI。
在时间t5处，控制SPI接口SPI3 201c检测到SPI时钟信号CLK2的合适的时钟边沿(例如，下降沿)，响应于停止接收初始片选信号CS_INI，控制SPI接口SPI3 201c停止从主输入/从输出引脚SPI3_MISO输出控制用片选信号CS_CON(例如，信号变为高电平)。响应于停止接收控制用片选信号CS_CON，第一SPI接口SPI1 201a和第二SPI接口SPI2 201停止读取来自ADC电路202的ADC采样数据。
还应该理解，可以根据具体要求而进行各种变型。例如，也可以使用定制硬件，和/或可以用硬件、固件、中间件、微代码，硬件描述语言或其任何组合来实现特定元件。例如，所公开的方法和设备中的一些或全部可以通过使用根据本公开的电路原理和方法，用汇编语言或硬件编程语言(诸如VERILOG，VHDL，C++)对硬件(例如，包括现场可编程门阵列(FPGA)和/或可编程逻辑阵列(PLA)的可编程逻辑电路)进行编程来实现。
以下描述本公开的一些示例性方面。
方面1.一种用于读取数据的控制电路，包括：
多个串行外设接口SPI接口，所述多个SPI接口包括：
第一SPI接口，被配置为接收从模拟数字转换ADC电路的第一输出端口输出的第一采样数据，所述ADC电路与所述控制电路连接；
第二SPI接口，被配置为接收从所述ADC电路的第二输出端口输出的第二采样数据，所述第二SPI接口对所述第二采样数据的接收与所述第一SPI接口对所述第一采样数据的接收是并行执行的；以及
控制SPI接口，被配置为同时向所述第一SPI接口和所述第二SPI接口输出控制用片选信号。
方面2.如方面1所述的控制电路，还包括计时器单元，所述计时器单元被配置为从与所述控制电路连接的时钟电路接收时钟源信号。
方面3.如方面2所述的控制电路，其中，所述多个SPI接口工作于从模式，所述计时器单元还被配置为基于所述时钟源信号生成初始片选信号，并且将所述初始片选信号传输到所述控制SPI接口。
方面4.如方面3所述的控制电路，其中，响应于接收到所述初始片选信号，所述控制SPI接口向所述第一SPI接口和所述第二SPI接口同时输出所述控制用片选信号。
方面5.如方面3所述的控制电路，其中，
所述计时器单元基于所述时钟源信号而生成计时值，
响应于所述计时器单元的计时值达到第一预设值，所述计时器单元开始输出初始片选信号，
响应于所述计时器单元的计时值达到第二预设值，所述计时器单元停止输出初始片选信号。
方面6.如方面1所述的控制电路，其中，所述多个SPI接口均从所述ADC电路的时钟输出端口接收相同的ADC采样时钟信号，所述ADC采样时钟信号的频率能够随时间变化。
方面7.如方面6所述的控制电路，其中，所述ADC电路从所述时钟电路接收时钟源信号以用于ADC采样，并且基于所述时钟源信号生成所述ADC采样时钟信号。
方面8.如方面6所述的控制电路，其中，所述第一SPI接口经由第一电阻连接到所述ADC电路的第一输出端口，所述第二SPI接口经由第二电阻连接到所述ADC电路的第二输出端口。
方面9.如方面6所述的控制电路，其中，所述多个SPI接口经由第三电阻共同连接到所述ADC电路的时钟输出端口。
方面10.如方面6所述的控制电路，其中，所述多个SPI接口经由时钟驱动电路从所述ADC电路的时钟输出端口接收所述相同的ADC采样时钟信号。
方面11.如方面1所述的控制电路，其中，所述控制电路为微处理器MCU，所述ADC电路为GPS接收机的片上ADC电路。
方面12.如方面5所述的控制电路，其中，所述时钟电路的时钟源信号的频率为14-20MHz，所述ADC电路的ADC采样时钟信号的频率为5-35MHz。
方面13.一种系统，包括：
如方面1-12中任一项所述的控制电路；
模拟数字转换ADC电路；以及
时钟电路。
方面14.如方面13所述的系统，所述ADC电路从所述时钟电路接收所述时钟源信号以用于ADC采样，并且基于所述时钟源信号生成ADC采样时钟信号，所述ADC采样时钟信号的频率能够随时间变化。
方面15.如方面14所述的系统，还包括时钟驱动电路，所述时钟驱动电路连接在所述多个SPI接口与所述ADC电路的输出所述ADC采样时钟信号的时钟输出端口之间。
方面16.如方面13所述的系统，其中所述ADC电路为GPS接收机的片上ADC电路。
方面17.如方面13所述的系统，所述ADC电路的ADC采样时钟信号的频率为5-35MHz。
方面18.一种用于读取数据的方法，其特征在于，包括：
控制电路的第一SPI接口接收从与所述控制电路连接的模拟数字转换ADC电路的第一输出端口输出的第一采样数据，所述ADC电路与所述控制电路连接；
所述控制电路的第二SPI接口接收从所述ADC电路的第二输出端口输出的第二采样数据，所述第二SPI接口对所述第二采样数据的接收与所述第一SPI接口对所述第一采样数据的接收是并行执行的；以及
所述控制电路的控制SPI接口同时向所述第一SPI接口、所述第二SPI接口输出控制用片选信号。
方面19.如方面18所述的方法，其中，所述控制电路的计时器单元从与所述控制电路连接的时钟电路接收时钟源信号。
方面20.如方面19所述的方法，其中，所述第一SPI接口、所述第二SPI接口、所述控制SPI接口均工作于从模式，所述计时器单元基于所述时钟源信号生成初始片选信号，并且将所述初始片选信号传输到所述控制SPI接口。
方面21.如方面20所述的方法，其中，响应于接收到所述初始片选信号，所述控制SPI接口同时向所述第一SPI接口和所述第二SPI接口输出所述控制用片选信号。
方面22.如方面20所述的方法，其中，
所述计时器单元基于所述时钟源信号而生成计时值，
响应于所述计时器单元的计时值达到第一预设值，所述计时器单元开始输出片选信号，
响应于所述计时器单元的计时值达到第二预设值，所述计时器单元停止输出片选信号。
方面23.如方面18所述的方法，其中，所述多个SPI接口均从所述ADC电路的时钟输出端口接收相同的ADC采样时钟信号，所述ADC采样时钟信号的频率能够随时间变化。
方面24.如方面18所述的方法，其中，所述ADC电路从所述时钟电路接收所述时钟源信号以用于ADC采样，并基于所述时钟源信号生成所述ADC采样时钟信号。
虽然已经参照附图描述了本公开的实施例或示例，但应理解，上述的方法、系统和设备仅仅是示例性的实施例或示例，本发明的范围并不由这些实施例或示例限制，而是仅由授权后的权利要求书及其等同范围来限定。实施例或示例中的各种要素可以被省略或者可由其等同要素替代。此外，可以通过不同于本公开中描述的次序来执行各步骤。进一步地，可以以各种方式组合实施例或示例中的各种要素。重要的是随着技术的演进，在此描述的很多要素可以由本公开之后出现的等同要素进行替换。

Claims (10)

1.一种用于读取数据的控制电路，包括：
多个串行外设接口SPI接口，所述多个SPI接口包括：
第一SPI接口，被配置为接收从模拟数字转换ADC电路的第一输出端口输出的第一采样数据，所述ADC电路与所述控制电路连接；
第二SPI接口，被配置为接收从所述ADC电路的第二输出端口输出的第二采样数据，所述第二SPI接口对所述第二采样数据的接收与所述第一SPI接口对所述第一采样数据的接收是并行执行的；以及
控制SPI接口，被配置为同时向所述第一SPI接口和所述第二SPI接口输出控制用片选信号。
2.如权利要求1所述的控制电路，还包括计时器单元，所述计时器单元被配置为从与所述控制电路连接的时钟电路接收时钟源信号。
3.如权利要求2所述的控制电路，其中，所述多个SPI接口工作于从模式，所述计时器单元还被配置为基于所述时钟源信号生成初始片选信号，并且将所述初始片选信号传输到所述控制SPI接口。
4.如权利要求3所述的控制电路，其中，响应于接收到所述初始片选信号，所述控制SPI接口向所述第一SPI接口和所述第二SPI接口同时输出所述控制用片选信号。
5.如权利要求3所述的控制电路，其中，
所述计时器单元基于所述时钟源信号而生成计时值，
响应于所述计时器单元的计时值达到第一预设值，所述计时器单元开始输出初始片选信号，
响应于所述计时器单元的计时值达到第二预设值，所述计时器单元停止输出初始片选信号。
6.如权利要求1所述的控制电路，其中，所述多个SPI接口均从所述ADC电路的时钟输出端口接收相同的ADC采样时钟信号，所述ADC采样时钟信号的频率能够随时间变化。
7.如权利要求6所述的控制电路，其中，所述ADC电路从所述时钟电路接收时钟源信号以用于ADC采样，并且基于所述时钟源信号生成所述ADC采样时钟信号。
8.如权利要求6所述的控制电路，其中，所述多个SPI接口经由时钟驱动电路从所述ADC电路的时钟输出端口接收所述相同的ADC采样时钟信号。
9.如权利要求1所述的控制电路，其中，所述控制电路为微处理器MCU，所述ADC电路为GPS接收机的片上ADC电路。
10.如权利要求5所述的控制电路，其中，所述时钟电路的时钟源信号的频率为14-20MHz，所述ADC电路的ADC采样时钟信号的频率为5-35MHz。
CN201910752460.2A 2019-08-15 2019-08-15 一种用于读取数据的电路、系统及其方法 Active CN110456980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910752460.2A CN110456980B (zh) 2019-08-15 2019-08-15 一种用于读取数据的电路、系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910752460.2A CN110456980B (zh) 2019-08-15 2019-08-15 一种用于读取数据的电路、系统及其方法

Publications (2)

Publication Number Publication Date
CN110456980A true CN110456980A (zh) 2019-11-15
CN110456980B CN110456980B (zh) 2022-12-02

Family

ID=68486802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910752460.2A Active CN110456980B (zh) 2019-08-15 2019-08-15 一种用于读取数据的电路、系统及其方法

Country Status (1)

Country Link
CN (1) CN110456980B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111444123A (zh) * 2020-03-28 2020-07-24 珠海市一微半导体有限公司 基于硬件加速的spi接口的自动读取控制系统及方法
WO2022001838A1 (zh) * 2019-06-28 2022-01-06 华为技术有限公司 基于spi的数据传输系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599252A (zh) * 2003-09-16 2005-03-23 三星电子株式会社 对多个模拟信号进行采样的装置
US8461879B1 (en) * 2012-05-28 2013-06-11 Active-Semi, Inc. Low latency inter-die trigger serial interface for ADC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599252A (zh) * 2003-09-16 2005-03-23 三星电子株式会社 对多个模拟信号进行采样的装置
US8461879B1 (en) * 2012-05-28 2013-06-11 Active-Semi, Inc. Low latency inter-die trigger serial interface for ADC
CN103259542A (zh) * 2012-05-28 2013-08-21 技领半导体(上海)有限公司 用于模数转换器的低延时模间触发器串行接口

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001838A1 (zh) * 2019-06-28 2022-01-06 华为技术有限公司 基于spi的数据传输系统
CN111444123A (zh) * 2020-03-28 2020-07-24 珠海市一微半导体有限公司 基于硬件加速的spi接口的自动读取控制系统及方法
US11734219B2 (en) 2020-03-28 2023-08-22 Amicro Semiconductor Co., Ltd Automatic read control system based on a hardware accelerated SPI and automatic read control method

Also Published As

Publication number Publication date
CN110456980B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
Dhaker Introduction to SPI interface
TWI569649B (zh) 具備雙線介面之類比前端裝置
JP5518348B2 (ja) 接続接点を介するデータのシリアル送信のための回路配置、装置およびプロセス
CN102609288B (zh) 一种基于fpga/cpld的程序下载器
CN110456980A (zh) 一种用于读取数据的电路、系统及其方法
KR20170115041A (ko) 조정된 단일 클록 소스 동기 직렬화기­역직렬화기 프로토콜을 사용하는 고속 데이터 전송
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
US20150365740A1 (en) Transmission apparatus and transmission method
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
CN102314402A (zh) 一种数字强震仪及其多路数据采集接口
US5963736A (en) Software reconfigurable target I/O in a circuit emulation system
CN114761938A (zh) 用于增强spi通信的方法和系统
US20050097403A1 (en) USB interface and testing method thereof
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN104050135A (zh) 同步化从核心至物理接口的数据传输
WO2006090109A1 (en) Flow controlled pulsed serial link
CN103592594B (zh) 电路测试系统及电路测试方法
EP3387543A1 (en) Spi interface with automatic slave select generation
CN107066419B (zh) 可扩展的自适应n×n通道数据通信系统
CN210168102U (zh) 一种信号采集子卡工作系统
CN101336514B (zh) 使用可选择信号电压的通信电路
JP4439124B2 (ja) データ依存駆動強度制御ロジックを備えたバス・ドライバ
CN110392185A (zh) 一种信号采集子卡工作系统
Liu et al. Multi-functional serial communication interface design based on FPGA
CN108139999B (zh) 用于调谐通用串行总线电力递送信号的方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant