CN110442317A - 显示设备、数据编码方法以及数据译码方法 - Google Patents

Abstract

本发明公开了一种显示设备、数据编码方法以及数据译码方法，其中，显示设备包括显示面板、数据驱动元件及时序控制元件。显示面板包括多条数据驱动线。数据驱动元件电性耦接于显示面板，用以驱动该多条数据驱动线的至少一部分。时序控制元件，设置于该显示面板一侧，用以处理数据源所产生的多个数据向量。时序控制元件包括编码模块、数据串行化模块及数据传输模块。编码模块用以将多个N位的数据向量编码为多个N+m位的数据向量。数据串行化模块电性耦接于编码模块，用以将该多个N+m位的数据向量串行化。数据传输模块用以将该多个串行化后N+m位的数据向量传送至数据驱动元件。

Description

显示设备、数据编码方法以及数据译码方法

技术领域

本发明涉及一种显示设备、数据编码方法以及数据译码方法，特别是涉及一种能够降低高频信号失真的显示设备、数据编码方法以及数据译码方法。

背景技术

随着科技日新月异，显示设备所支持的影像尺寸以及分辨率的需求也越来越高。近年来，显示设备所支持的影像分辨率由全高清(Full High-Definition，FHD)分辨率(1920×1080像素)，进步至超高清(Ultra High-Definition，UHD)分辨率(3840×2160像素)。在未来，显示设备所支持影像分辨率的趋势将会提升至7680×4320像素(亦称为8K画质)或以上。随着显示设备所支持的影像尺寸提升，影像数据的传输频率也会随之提升。因此，在高传输频率的前提下，确保影像数据的正确性、同步率以及完整性是高分辨率的显示设备所面临的设计挑战。

目前的显示设备大多使用数字化的数据进行传输。例如，数据源所存储的影像数据可以通过两位的数字电路输入至显示设备以显示影像。由于两位的数字信号为多个低电位(逻辑”0”)以及多个高电位(逻辑”1”)的信号组成。因此相较于模拟信号，由于两位的数字信号有较大的决策区(Decision Region)，因此不容易受到外部环境的干扰。然而，两位的数字信号在高频通讯时容易发生异步的失真问题。原因为当两位的数字信号在某一个时间区间内恰好出现连续多个相同逻辑的电位，在接收端容易发生频率偏移或是取样时间的准位偏移而造成信号失真。并且，于某一区间的两位的数字信号发生失真后，容易影响之后区间两位的数字信号的错误率，亦即容易发生错误蔓延(Error Propagation)的现象。因此，如何避免两位的数字信号在某一个时间区间内出现连续多个相同逻辑的电位，将是一个重要的设计课题。

发明内容

本发明的目的之一在于提供一种显示设备，且显示设备内的编码机制可以避免两位的数字信号在某一个时间区间内出现连续多个相同逻辑的电位。

本发明的一实施例提供一种显示设备，包括显示面板、数据驱动元件及时序控制元件。显示面板包括多条数据驱动线。数据驱动元件电性耦接于显示面板，用以驱动该多条数据驱动线。时序控制元件，设置于显示面板一侧，用以处理数据源所产生的多个数据向量。时序控制元件包括编码模块、数据串行化模块及数据传输模块。编码模块用以将多个N位的数据向量编码为多个N+m位的数据向量，其中N为大于等于8的偶数且m为正奇数。数据串行化模块电性耦接于编码模块，用以将该多个编码后的N+m位的数据向量串行化。数据传输模块电性耦接于数据串行化模块及数据驱动元件，用以将该多个串行化后N+m位的数据向量传送至数据驱动元件。其中当显示面板显示画面时，数据驱动元件依据接收到的该多个串行化后N+m位的数据向量，驱动该多条数据驱动线的至少一部分。

本发明的另一实施例提供一种数据编码方法，包括接收一个数据向量，数据向量包括N个位；将数据向量增加额外位，且若数据向量内包括超过连续K个相同逻辑的位，额外位与数据向量的最低有效位互为同向逻辑；及将数据向量中的多个特定位取补码，以产生编码后的数据向量，其中编码后的数据向量包括N+1个位，N为大于等于8的偶数，K为(N/2)+1，且编码后的数据向量内相同逻辑的连续位数量不超过K个。

本发明的另一实施例提供一种数据译码方法，包括接收编码后的数据向量，编码后的数据向量包括N+1个位；若编码后的数据向量中，最低有效位及次低有效位互为同向逻辑，将编码后的数据向量中，多个特定位取补码，以产生第一补码处理的数据向量；及于第一补码处理的数据向量中，取得最低有效位后的N个位，以产生译码后的数据向量，其中N为大于等于8的正偶数。

附图说明

图1所示为本发明实施例的显示设备的结构示意图。

图2所示为图1的显示设备中，时序控制元件以及数据驱动元件内的接收单元的方块图。

图3所示为图1的显示设备中，编码模块执行第一阶段编码的流程图。

图4所示为图3的流程图中，对应第一阶段编码中每一个步骤的执行方式的示意图。

图5所示为图1的显示设备中，编码模块执行第二阶段编码的流程图。

图6所示为图5的流程图中，对应第二阶段编码中每一个步骤的执行方式的示意图。

图7所示为图1的显示设备中，译码模块执行第一阶段译码的流程图。

图8所示为图7的流程图中，对应第一阶段译码中每一个步骤的执行方式的示意图。

图9所示为图1的显示设备中，译码模块执行第二阶段译码的流程图。

图10所示为图9的流程图中，对应第二阶段译码中每一个步骤的执行方式的示意图。

附图标记说明：100-显示设备；10-显示面板；11-数据驱动元件；12-接收单元；13-时序控制元件；14；15-数据源；薄膜覆晶封装单元；DL-数据驱动线；13a-数据混编模块；13b-编码模块；13c-数据串行化模块；13d-数据传输模块；12a-数据解混编模块；12b-译码模块；12c-数据解串行化模块；12d-数据接收模块；S301至S303、S3011、S3021、S3031至S3035、S3041至S3045-步骤；S501至S503、S5011、S5021至S5023、S5031-步骤；S701至S703、S7011、S7021、S7031-步骤；S901至S904、S9011、S9021、S9031、S9041-步骤。

具体实施方式

图1所示为本发明实施例的显示设备100的结构示意图。显示设备100包括显示面板10、数据驱动元件11以及时序控制元件13。显示面板10包括多条数据驱动线DL。显示面板10可为液晶显示(Liquid-Crystal Display)面板、有机发光二极管(Organic Light-Emitting Diode)面板、次毫米发光二极管(Mini-LED)面板、微发光二极管(Micro-LED)显示面板、软性显示面板或是主动式有机发光显示(Active-Matrix Organic Light-Emitting Diode)面板等任何具备画面显示能力的显示面板。多条数据驱动线DL可用于将数据电压输入至对应的像素中以显示影像。数据驱动元件11可存在薄膜覆晶封装单元(Chip on Film，COF)15中，且电性耦接于显示面板10，用以驱动该多条数据驱动线DL的至少一部分，于另一实施例中，数据驱动元件11可存在芯片-玻璃接合单元(Chip on Glass,COG)中(图未标示)，且电性耦接于显示面板10，其中数据驱动元件11或薄膜覆晶封装单元15，可根据显示面板10具有不同分辨率的情况下，而调整数据驱动元件11或薄膜覆晶封装单元15的需求数量，或者在一固定显示面板10的分辨率下，用户可根据需求选择不同数据驱动信道(Channel)数的数据驱动元件11来使用，从而调整数据驱动元件11或薄膜覆晶封装单元15的需求数量，但上述仅是举例并非限定，在其他实施例中也可以经由具有一般常识的技术人员适当地调整而落入本发明的范畴。时序控制元件13电性耦接于至少一个数据驱动元件11，用以处理数据源14所产生的多个数据向量。时序控制元件13可为显示设备内部的逻辑板(T-Con)电路。数据源14可为任何具备影音数据输出功能的装置，例如计算机、平板计算机、智能型手机或是影音播放器等等。显示设备100也可以由内建的内存读取影音频号，以产生多个数据向量。任何合理的硬件变更都属于本发明的范畴。当显示面板10显示画面时，数据驱动元件11可驱动该多条数据驱动线DL的至少一部分。在显示设备100中，数据驱动元件11可包括多个接收单元，每一个接收单元可与时序控制元件13组为成对的信号收发系统。然而，为了描述简化，以下将以时序控制元件13与数据驱动元件11内的一个接收单元之间的数据通讯进行说明。

图2所示为图1的显示设备100中，时序控制元件13以及数据驱动元件11内的接收单元12的方块图。时序控制元件13可包括数据混编模块13a、编码模块13b、数据串行化模块13c及数据传输模块13d。数据混编模块13a可耦接于数据源14，用以将数据源14所产生的数据向量的离散度增加。举例而言，数据混编模块13a可依据至少一个预定的多项式或其他适合的数学表达式，将数据源14所产生的数据向量中，逻辑”0”的位与逻辑”1”的位重新排列，以增加其离散度。然而，显示设备100在别的实施例也可以省略数据混编模块13a，意即，数据混编模块13a于本发明可因设计需求而省略。编码模块13b用以将多个N位的数据向量编码为多个N+m位的数据向量，其中N为大于等于8的偶数且m为正奇数。在显示设备100中，由于数据源14可产生数据向量，且数据向量的元素可为两位的数值，因此，编码模块13b可将每N个位视为一个数据向量，并将N个位所形成的数据向量编码，以产生N+m位的数据向量，等同于编码率(Coding Rate)为N/(N+m)。例如，当N为10且m为1时，编码模块13b将把输入的每10个位编码，产生11个位输出，因此显示设备100即可支持较高的编码率，为10/11。数据串行化模块13c电性耦接于编码模块13b，用以将N+m位的数据向量串行化。如前述，由于编码模块13b可对每一个N位长度的数据向量进行编码，而用向量的方式产生长度为N+m的数据向量。因此，为了将向量数据串行化以产生数据流(Data Stream)，数据串行化模块13c可以将多个编码后的数据向量(可为多个N+m位的数据向量)，以数据流的方式输出。数据传输模块13d电性耦接于数据串行化模块13c及数据驱动元件11内的接收单元12，用以将该多个串行化后N+m位的数据向量传送至数据驱动元件11内的接收单元12。数据传输模块13d可为信号发送器，用以将该多个串行化后N+m位的数据向量由时序控制元件13送出。本发明不限制数据传输模块13d传输数据的模式。例如，数据传输模块13d可用扁平电缆、软性电路板、无线通信或是各种通讯规格的端口传送数据。

数据驱动元件11内的接收单元12可包括数据解混编模块12a、译码模块12b、数据解串行化模块12c以及数据接收模块12d。为了描述方便，下文将以数据接收的顺序对各元件进行说明。数据接收模块12d电性耦接于数据传输模块13d，用以接收由数据传输模块13d传送的该多个串行化后N+m位的数据向量。意即，数据接收模块12d可为信号接收器，用以接收编码且串行化后的数据。数据解串行化模块12c电性耦接于数据接收模块12d，用以将该多个串行化后N+m位的数据向量解串行化，以产生多个解串行化后N+m位的数据向量。如前述，为了将数据接收模块12d所接收到的数据流变为多个可译码的数据向量，以供后续元件进行译码处理，数据解串行化模块12c可以将数据流解串行化，以产生多个已经编码后的数据向量(每一个向量包含N+m个位)。译码模块12b电性耦接于数据解串行化模块12c，用以将该多个解串行化后N+m位的数据向量译码为多个N位的数据向量。若是译码无误，译码模块12b所输出的多个N位的数据向量的内容会等于编码模块13b所输入的多个N位的数据向量。数据解混编模块12a电性耦接于译码模块12b，用以将译码模块12b所输出的多个N位的数据向量进行解混编的处理。数据解混编模块12a可依据至少一个预定的多项式或其他适合的数学表达式，将数据混编模块13a对逻辑”0”的位与逻辑”1”的位进行混编的位置还原。然而，显示设备100在别的实施例也可以省略数据解混编模块12a。意即，当数据混编模块13a因设计需求而省略时，数据解混编模块12a也可以省略。在图2中，数据混编模块13a及数据解混编模块12a、编码模块13b及译码模块12b、数据串行化模块13c及数据解串行化模块12c、数据传输模块13d及数据接收模块12d为成对的元件。数据源14所产生的数据，在时序控制元件13被逐步地处理以及编码，并在数据驱动元件11中多个接收单元12被一步一步地还原(译码)成原始的数据。然而，在显示设备100中，由于数据传输模块13d所传送的数据的离散度已被增加，因此连续出现一群相同逻辑位的机率会很低，甚至趋近于零。因此，显示设备100适合应用于大尺寸或是高分辨率的显示器。显示设备100也可支持以高频数据传输的模式而具有低信号失真度。以下将描述显示设备100如何进行数据编码及数据译码的方法。

图3为显示设备100中，编码模块13b执行第一阶段编码的流程图。

图4为图3的流程图中，对应第一阶段编码中每一个步骤的执行方式的示意图。于此说明，为了让该领域中具有一般常识的技术人员能无歧异地了解本发明的步骤以及其实施例的执行方式，每一个步骤以及其执行方式将会说明于下文。编码模块13b执行第一阶段编码的流程包括步骤S301至步骤S304，任何步骤合理地修改都属于本发明的范畴。步骤S301至步骤S304描述于下。

步骤S301：接收至少一个数据向量；

步骤S302：判断是否至少一个数据向量内包括超过连续K个相同逻辑的位？若是，执行步骤S303；若否，执行步骤S304；

步骤S303：将数据向量增加一个额外位，且额外位与数据向量的最低有效位互为同向逻辑。

步骤S304：将数据向量增加一个额外位，且额外位与数据向量的最低有效位互为反向逻辑。

请同时参阅图3及图4，在步骤S301中，编码模块13b会接收至少一个包括N个位的数据向量。例如，在图4的步骤S3011中，接收的数据向量可包括10个位，以bm[0～9]表示。接着，在步骤S302中，编码模块13b会判断是否至少一个数据向量内包括超过连续K个相同逻辑的位。例如，在图4的步骤S3021中，编码模块13b可使用多个逻辑闸以判断超过连续K个相同逻辑的位事件是否成立。步骤S3021中可引入多个判断区间，例如数据向量中的第0个到第6个位区间，表示为bm[0～6]、数据向量中的第1个到第7个位区间，表示为bm[1～7]、数据向量中的第2个到第8个位区间，表示为bm[2～8]、数据向量中的第5个到第9个位区间，表示为bm[5～9]。「与非门(后文称为NAND(Negative-AND)闸)」以及「或门(后文称为OR闸)」可用来判断特定区间内的位逻辑事件。举例而言，当bm[0～6]均为逻辑”1”的位，NAND(bm[0～6])将为逻辑”0”，而OR(bm[0～6])将为逻辑”1”。反之，当bm[0～6]均为逻辑”0”的位，NAND(bm[0～6])将为逻辑”1”，而OR(bm[0～6])将为逻辑”0”。换句话说，在特定区间内的位，若为相同逻辑，在经过NAND闸以及OR闸的计算后，NAND闸以及OR闸的输出会是反向。反之，在特定区间内的位，若不全为相同逻辑，在经过NAND闸以及OR闸的计算后，NAND闸以及OR闸的输出均会是逻辑”1”。因此，在图4的步骤S3021中，当数据向量中全部特定区间(bm[0～6]、bm[1～7]、bm[2～8]、bm[5～9])都不全为相同逻辑的位，这些区间所套用的NAND闸以及OR闸的输出均会是逻辑”1”，这会导致最外层的NAND闸最终的输出为逻辑”0”。因此，最外层的NAND闸输出为逻辑”0”表示事件”至少一个数据向量内包括超过连续K个相同逻辑的位”不成立，于此K可为6。反之，在图4的步骤S3021中，当数据向量中全部特定区间(bm[0～6]、bm[1～7]、bm[2～8]、bm[5～9])中，其中一个区间以上包括相同逻辑的位，将会导致最外层的NAND闸最终的输出为逻辑”1”。因此，最外层的NAND闸输出为逻辑”1”表示事件”至少一个数据向量内包括超过连续K个相同逻辑的位”成立。并且，数据向量中的区间bm[5～9]也可用于侦测下一个数据向量(例如bm+1)与数据向量中的区间bm[5～9]合并后可能会发生连续K个相同逻辑的位的情况。在本发明中，K的数值可为(N/2)+1。例如在图4中的实施例，N为10，K即为(10/2)+1＝6。

当至少一个数据向量内包括超过连续K个相同逻辑的位的事件成立，依据步骤S303，数据向量将增加一个额外位，且额外位与数据向量的最低有效位(LeastSignificant Bit，LSB)互为同向逻辑。例如，在图4的步骤S3031至步骤S3035中，10个位的数据向量bm[0～9]会增加一个额外位，以bn[0]表示。若数据向量的最低有效位(以bm[0]表示)为逻辑”1”，则额外位bn[0]的逻辑即为”1”。若数据向量的最低有效位非为逻辑”1”(逻辑”0”)，则额外位bn[0]的逻辑即为”0”。因此，经过步骤S3031至S3035所输出的数据向量bn中，额外位bn[0]会与数据向量的最低有效位bm[0]互为同向逻辑。换句话说，步骤S303所输出的数据向量包括N+1个位，其中N个位为原本的数据向量，且额外增加的位与原本数据向量的最低有效位同向。反之，当至少一个数据向量内包括超过连续K个相同逻辑的位的事件不成立，依据步骤S304，数据向量将增加一个额外位，且额外位与数据向量的最低有效位互为反向逻辑。例如，在图4的步骤S3041至步骤S3045中，10个位的数据向量bm[0～9]会增加一个额外位，以bn[0]表示。若数据向量的最低有效位(以bm[0]表示)为逻辑”1”，则额外位bn[0]的逻辑即为”0”。若数据向量的最低有效位非为逻辑”1”(逻辑”0”)，则额外位bn[0]的逻辑即为”1”。因此，经过步骤S3041至S3045所输出的数据向量bn中，额外位bn[0]会与数据向量的最低有效位bm[0]互为反向逻辑。换句话说，步骤S304所输出的数据向量包括N+1个位，其中N个位为原本的数据向量，且额外增加的位与原本数据向量的最低有效位反向。于此，最低有效位(LSB)可定义为数据向量中，索引(Index)为最小的位(bm[0])。然而，任何合理的变换或定义都属于本发明的范畴。例如，数据向量bm[0～9]的内存位置顺序，在其他实施例中也可以经由具有一般常识的技术人员适当地调整而落入本发明的范畴。

图5为显示设备100中，编码模块13b执行第二阶段编码的流程图。

图6为图5的流程图中，对应第二阶段编码中每一个步骤的执行方式的示意图。每一个步骤以及其执行方式将会说明于下文。编码模块13b执行第二阶段编码的流程包括步骤S501至步骤S503，任何步骤合理地修改都属于本发明的范畴。步骤S501至步骤S503描述于下。

步骤S501：将数据向量中第K+1个位取补码；

步骤S502：将数据向量中，不包括第K+1个位的Q个位取补码，且Q个位具有相同的离散度；

步骤S503：输出编码后的数据向量；

请同时参阅图5及图6，步骤S501可视为步骤S303的后续步骤。在步骤S501中，编码模块13b会将数据向量中第K+1个位取补码，K可为(N/2)+1。例如，在图6的步骤S5011中，加入额外位的数据向量可表示为bn[0～10]。编码模块13b可将第7个位取补码，表示为bn[7]＝-bn[7]。于此，补码的定义可为1的补码，例如逻辑”1”取补码即为逻辑”0”，逻辑”0”取补码即为逻辑”1”。如前述，因编码模块13b所考虑的数据区间可为bm[0～6]、bm[1～7]、bm[2～8]、bm[5～9]。因此，当这些数据区间包括相同逻辑的位时，将第7个位bn[7](或写为bm[6])取补码，因为取的补码位置为数据区间bm[0～6]、bm[1～7]、bm[2～8]、bm[5～9]的交集部分，故可以降低bm[0～6]、bm[1～7]、bm[2～8]、bm[5～9]这些数据区间有相同逻辑位的机率。接着，在步骤S502中，编码模块13b会将数据向量中，不包括第K+1个位的Q个位取补码，且Q个位具有相同的离散度。例如，在图6的步骤S5021至步骤S5023中，编码模块13b可先利用「互斥或门(后文称为XOR闸)」判断bn[1]与bn[2]是否相同逻辑，若bn[1]与bn[2]相反逻辑，XOR闸将输出逻辑”1”，则将bn[4]以及bn[8]这两个位取补码(于此Q＝2)。若bn[1]与bn[2]相同逻辑，XOR闸将输出逻辑”0”，则将bn[2]、bn[6]及b[10]这三个位取补码(于此Q＝3)。并且，bn[2]、bn[6]及b[10]可为具有相同离散度的等间距的位。然而，本发明并不限制取补码的Q个位的位置。Q可为小于等于(K/2)的正整数。在步骤S503中，编码模块13b可输出编码后的数据向量。例如，在图6的步骤S5031中，编码模块13b可输出长度为11个位的编码后的数据向量，表示为b[0～10]。

简言之，如图5及图6所示，当数据向量被侦测出超过K个相同逻辑的位时，数据向量可附加一个额外位，且某些位会被进行补码处理。因此，由编码模块13b输出的编码后的数据向量的长度为N+1，且编码后的数据向量内，相同逻辑的连续位数量不超过K个。反之，当数据向量未被侦测出超过K个相同逻辑的位时，数据向量可附加一个额外位，并直接由编码模块13b输出。换句话说，利用编码模块13b编码后，编码率可为N/(N+1)。意即，当N为10时，编码模块13b等同于一个10位输入且11位输出的编码器。

图7为显示设备100中，译码模块12b执行第一阶段译码的流程图。

图8为图7的流程图中，对应第一阶段译码中每一个步骤的执行方式的示意图。为了让该领域中具有一般常识的技术人员能无歧异地了解本发明的步骤以及其他实施例的执行方式，每一个步骤以及其执行方式将会说明于下文。译码模块12b执行第一阶段译码的流程包括步骤S701至步骤S703，任何步骤合理地修改都属于本发明的范畴。步骤S701至步骤S703描述于下。

步骤S701：接收编码后的数据向量；

步骤S702：判断最低有效位及次低有效位是否互为反向逻辑？若是，进入第二阶段译码流程的步骤S902(如图9)；若否，执行步骤S703；

步骤S703：于编码后的数据向量中，将R个位取补码，其中R个位包括特定位及R-1个第一离散位。

请同时参阅图7及图8，在步骤S701中，译码模块12b会接收编码后的数据向量。例如，在图8的步骤S7011中，译码模块12b会接收长度为11位的编码后的数据向量，以bn[0～10]表示。接着，在步骤S702中，译码模块12b会判断编码后的数据向量的最低有效位及次低有效位是否互为反向逻辑。例如，在图8的步骤S7021中，译码模块12b可以利用XOR闸，判断编码后的数据向量的最低有效位bn[0]及次低有效位bn[1]是否互为反向逻辑。若XOR闸的输出为逻辑”1”，表示最低有效位bn[0]及次低有效位bn[1]为反向逻辑，对应前述步骤S304的编码模式，暗示了未编码的数据向量内应不存在超过连续K个相同逻辑的位。反之，若XOR闸的输出为逻辑”0”，表示最低有效位bn[0]及次低有效位bn[1]为同向逻辑，对应前述步骤S303的编码模式，暗示了未编码的数据向量内可能存在超过连续K个相同逻辑的位。若最低有效位及次低有效位互为反向逻辑，译码模块12b会直接进入第二阶段的译码流程中的步骤S902，第二阶段的译码流程将于后文详述。若最低有效位及次低有效位互为同向逻辑，译码模块12b会依据步骤S703，于编码后的数据向量中，将R个位取补码，其中R个位包括特定位及R-1个第一离散位。例如，于步骤S7031中，当bn[0]及次低有效位bn[1]为同向逻辑时，译码模块12b可将bn[4]、bn[7]以及bn[8]的位取补码。而bn[4]、bn[7]以及bn[8]的位对应了还原前述编码模块13b于步骤S5011以及步骤S5022中，将bn[4]、bn[7]以及bn[8]的位取补码的流程。于此，R＝3，且3个取补码的位包括索引为K+1(于此K＝6)的数据位bm[6](在编码后的向量内的索引即为bn[7])，以及包括2个第一离散位，如bn[4]以及bn[8]。

图9为显示设备100中，译码模块12b执行第二阶段译码的流程图。

图10为图9的流程图中，对应第二阶段译码中每一个步骤的执行方式的示意图。每一个步骤以及其执行方式将会说明于下文。译码模块12b执行第二阶段译码的流程包括步骤S901至步骤S904，任何步骤合理地修改都属于本发明的范畴。步骤S901至步骤S904描述于下。

步骤S901：判断于R个位取补码后的数据向量是否包括超过连续K个相同逻辑的位？若是，执行步骤S902；若否，执行步骤S903；

步骤S902：取得最低有效位后的N个位；

步骤S903：将S个位取补码，以产生补码处理的数据向量，其中S个位包括R-1个第一离散位及S-R+1个第二离散位，再执行步骤S902；

步骤S904：产生译码后的数据向量。

请同时参阅图9及图10，步骤S901可视为步骤S703的后续步骤，在步骤S901中，译码模块12b可判断前述R个位取补码后的数据向量是否包括超过连续K个相同逻辑的位。前述R个位取补码后的数据向量可为图8中，步骤S7031的输出向量。并且，步骤S901的执行方式可如图10中步骤S9011所述，可使用多个逻辑闸以判断超过连续K个相同逻辑的位事件是否成立。类似前述步骤S3021的判断模式，步骤S9011也可引入多个判断区间，例如取R个补码后的数据向量中，第1个到第7个位区间，表示为bn[1～7]、第2个到第8个位区间，表示为bn[2～8]、第3个到第9个位区间，表示为bn[3～9]、第6个到第10个位区间，表示为bn[6～10]。应理解的是，步骤S9011的算法与步骤S3021的算法实质上相同，差别仅在于因步骤S9011的算法有考虑额外位，因此位区间的索引会比步骤S3021的位索引多1。而使用NAND闸以及OR闸判断连续位逻辑性的原理已于前文中说明，故于此将不再赘述。若R个位取补码后的数据向量包括超过连续K个相同逻辑的位时，表示译码正确。因此，于步骤S902中，译码模块12b会取得最低有效位后的N个位。例如，在图10的步骤S9021中，译码模块12b可忽略最低有效位b[0]，原因为最低有效位b[0]并不是数据位，仅是在编码时附加的额外位。然而，在前述图7中的步骤S702中，若最低有效位及次低有效位互为反向逻辑，译码模块12b会直接进入第二阶段的译码流程中的步骤S902。换句话说，当译码模块12b判断编码后的数据向量中没有超过连续K个位时，可以直接执行步骤S9021，忽略额外位而取得未编码的数据向量。在步骤S901中，若R个位取补码后的数据向量内未超过连续K个相同逻辑的位时，表示译码错误。因此，译码模块12b会进入步骤S903，再将S个位取补码，其中S个位包括R-1个第一离散位及S-R+1个第二离散位。例如，在图10的步骤S9031中，译码模块12b可将bn[2]、bn[4]、bn[6]、bn[8]以及bn[10]的位取补码，于此S＝5。这原理在于，前述图8的步骤S7031中，b[4]以及b[8]这两个第一离散位不应该被取补码。因此，步骤S9041中，5个取补码的位包括b[4]以及b[8]这两个第一离散位(再取补码将其还原)，以及bn[2]、bn[6]、bn[10]这三个第二离散位。在此，R＝3、S＝5，因此第二离散位bn[2]、bn[6]、bn[10]的数量为S-R+1＝3。在本发明中，K可为(N/2)+1，S及R可为两正整数且S大于R，R小于N。并且，将第二离散位bn[2]、bn[6]、bn[10]取补码的动做等同于将前述图6的步骤S5023还原。换句话说，当译码模块12b利用步骤S901(对应步骤S9011)判断译码错误时，会将取补码错误的位还原，且将对应另一条取补码的流程(步骤S5023)所取的补码还原。因此，在步骤S904中，译码模块12b可产生译码后的数据向量。例如，在图10的步骤S9041中，译码模块12b可输出译码后的数据向量，表示为bm[0～9]，且bm[0～9]被还原为包括10个位的译码后的数据向量，且译码后的数据向量也对应于未编码的数据向量。

简而言之，译码模块12b会依据接收到的编码后的数据向量，选择性地对多个特定位取补码，以产生补码处理的数据向量。而对多个特定位取补码的行为可将编码模块13b所取的补码位还原。因此，经由译码模块12b产生的补码处理的数据向量，包括了一个额外位以及未编码的数据向量。在忽略额外位后，译码模块12b可以产生对应于未编码的数据向量的两位数据，其包括N个位。

综上所述，本发明描述了一种显示设备及其编码/译码的方法。由于显示设备在编码/译码的过程中支持编码率为N/N+m的数据传输(N为大于等于8的偶数且m为正奇数)，因此具有高信号传输速度。并且，由于显示设备在编码过程中可将数据向量的离散度增加，让传送数据发生连续相同逻辑位的事件机率降低甚至趋近于零，因此，显示设备在高频的数据传输下具有减缓信号失真的功效。对于现今影像分辨率以及尺寸的需求，本发明的显示设备适合应用于目前甚至未来的屏幕的设计趋势。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (10)

1.一种显示设备，其特征在于，包括：

一显示面板，该显示面板包括多条数据驱动线；

一数据驱动元件，电性耦接于该显示面板，用以驱动该多条数据驱动线的至少一部分；及

一时序控制元件，设置于该显示面板一侧，用以处理一数据源所产生的多个数据向量，该时序控制元件包括：

一编码模块，用以将多个N位的数据向量编码为多个N+m位的数据向量，其中N为大于等于8的偶数且m为正奇数；

一数据串行化模块，电性耦接于该编码模块，用以将该多个N+m位的数据向量串行化；及

一数据传输模块，电性耦接于该数据串行化模块与该数据驱动元件，用以将该多个串行化后N+m位的数据向量传送至该数据驱动元件；

其中当该显示面板显示一画面时，该数据驱动元件依据接收到的该多个串行化后N+m位的数据向量，驱动该多条数据驱动线的至少一部分。

2.如权利要求1所述的显示设备，其特征在于，该数据驱动元件还包括一数据接收模块，该数据接收模块电性耦接于该数据传输模块，用以接收由该数据传输模块传送的该多个串行化后N+m位的数据向量。

3.如权利要求2所述的显示设备，其特征在于，该数据驱动元件还包括一数据解串行化模块，该数据解串行化模块电性耦接于该数据接收模块，用以将该多个串行化后N+m位的数据向量解串行化。

4.如权利要求3所述的显示设备，其特征在于，该数据驱动元件还包括一译码模块，该译码模块电性耦接于该数据解串行化模块，用以将该多个解串行化后N+m位的数据向量译码为多个N位的数据向量，以及该数据驱动元件还包括一数据解混编模块，该数据解混编模块电性耦接于该译码模块。

5.如权利要求1所述的显示设备，其特征在于，该时序控制元件还包括一数据混编模块，该数据混编模块电性耦接于该编码模块。

6.一种数据编码方法，其特征在于，包括：

接收一数据向量，该数据向量包括N个位；

将该数据向量增加一额外位，且若该数据向量内包括超过连续K个相同逻辑的位，该额外位与该数据向量的一最低有效位互为同向逻辑；及

将该数据向量中的多个特定位取补码，以产生一编码后的数据向量；

其中该编码后的数据向量包括N+1个位，N为大于等于8的偶数，K为(N/2)+1，且该编码后的数据向量内相同逻辑的连续位数量不超过K个。

7.如权利要求6所述的编码方法，其特征在于，产生将该编码后的数据向量中第K+1个位取补码；及不包括第K+1个位的Q个位取补码，且该Q个位具有相同的离散度，其中Q为小于等于(K/2)的正整数。

8.一种数据译码方法，其特征在于，包括：

接收一编码后的数据向量，该编码后的数据向量包括N+1个位；

若该编码后的数据向量中，一最低有效位及一次低有效位互为同向逻辑，将该编码后的数据向量中多个特定位取补码，以产生一第一补码处理的数据向量；及

于该第一补码处理的数据向量中，取得该最低有效位后的N个位，以产生一译码后的数据向量；

其中N为大于等于8的偶数。

9.如权利要求8所述的数据译码方法，其特征在于，产生该第一补码处理的数据向量包括：

将R个位取补码，以产生一R个位取补码后的数据向量，其中该R个位包括一特定位及R-1个第一离散位；及

若该R个位取补码后的数据向量未包括超过连续K个相同逻辑的位，再将S个位取补码，以产生一第二补码处理的数据向量，其中该S个位包括R-1个该第一离散位及S-(R-1)个第二离散位；

其中K为(N/2)+1，该特定位的索引为K+1，S及R为两正整数且S大于R，R小于N。

10.如权利要求8所述的数据译码方法，其特征在于，产生该第一补码处理的数据向量包括：

将R个位取补码，以产生一R个位取补码后的数据向量，其中该R个位包括一特定位及R-1个第一离散位；及

若该R个位取补码后的数据向量包括超过连续K个相同逻辑的位，将该R个位取补码后的数据向量输出；

其中K为(N/2)+1，该特定位的索引为K+1，R为小于N的正整数。