CN110389320A - 一种基于数字模拟传输线的阵元瓦片间的自适应系统 - Google Patents
一种基于数字模拟传输线的阵元瓦片间的自适应系统 Download PDFInfo
- Publication number
- CN110389320A CN110389320A CN201910497159.1A CN201910497159A CN110389320A CN 110389320 A CN110389320 A CN 110389320A CN 201910497159 A CN201910497159 A CN 201910497159A CN 110389320 A CN110389320 A CN 110389320A
- Authority
- CN
- China
- Prior art keywords
- transmission line
- digital simulation
- group
- wire module
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开一种基于数字模拟传输线的阵元瓦片间的自适应系统，该系统同时采用低频同步信号，通过发射出去的参考信号和接收到的参考信号同步使整个回路的延时是参考信号的整数倍保证各参考信号相位相同，数字收发芯片通过一个锁相环将本振信号和参考信号同步来保证阵元间的本振信号同步。本发明的自适应系统的加入到集成芯片中，可抵消时间和空间带来的不一致性，简化并加快系统的校正和组装，实现过去无法达到的性能。
Description
技术领域
本发明涉及射频雷达天线领域，具体涉及一种基于数字模拟传输线的阵元瓦片间的自适应系统。
背景技术
阵元瓦片内各个数字收发芯片之间的不同步主要是由环境变化和工艺偏差导致的，本发明可以通过瓦片内阵元间的自修复同步系统来保证。在大型阵列应用中，瓦片之间不仅存在较大的环境和工艺偏差，还存在由于安装的固有不同导致的系统级的不同步，也就是说设计安装本身又决定了不同步的存在。
在大型阵列中，安装带来的偏差可能长达数十米，因为所有的同步参考信号都要通过处理中心送到各个阵元瓦片，这意味着到达阵元的参考信号时间差高达100ps，等效于S波段射频信号的数十度相移，阵列天线无法正常工作。
发明内容
针对现有技术的不足，本发明提出一种基于数字模拟传输线的阵元瓦片间的自适应系统，能够消除瓦片间的延迟误差。具体技术方案如下：
一种基于数字模拟传输线的阵元瓦片间的自适应系统，其特征在于，该系统为同步电路阵列，包括m个第一数字模拟传输线模块和m-1个第二数字模拟传输线模块；
所述的第一数字模拟传输线模块包括一个比例微分控制器PD、一个通讯处理器CP、一个电容CL、n组采用左手材料的传输线和两个单独的电感，每组传输线包括2个可变电容和2个电感，在每组传输线内部，两个电容的负端相连，两个电容的正端分别与一个电感的一端连接；在n组传输线之间，第一组传输线的两个输出分别连接第二组传输线的两个输入，依次类推，第n-1组传输线的两个输出分别连接第n组传输线的两个输入，第n组传输线的两个输出分别连接两个所述的单独的电感的输入端；所述的PD包括PD-1、PD-2、PD-3、PD-4四个端口，所述的CP包括CP-1、CP-2、CP-3三个端口,PD-2端口连接CP-1端口，PD-3端口连接CP-3端口；PD-1端口和PD-4端口分别连接第一组传输线的两个电感的另一端，CP-2端口连接电容CL的正端以及n组传输线的所有可变电容的控制端，电容CL的负端接地；所述的PD-1端口与第一组传输线的一个电感的相连的一端作为第一数字模拟传输线模块的输入端，两个单独的电感的输出端作为第一数字模拟传输线模块的两个输出端；
所述的第二数字模拟传输线模块是在所述的第一数字模拟传输线模块的基础上，增加所述的PD-4端口与第一组传输线的另一个电感的相连的一端作为第一数字模拟传输线模块的第二个输入端，即所述的第二数字模拟传输线模块具有两个输入端和两个输出端；
所述的同步电路阵列内部，所述的第一数字模拟传输线模块和第二数字模拟传输线模块间隔布置，第一个所述的第一数字模拟传输线模块的两个输出端与第一个所述的第二数字模拟传输线模块的两个输入端相连，第一个所述的第二数字模拟传输线模块的两个输出端与第二个所述的第一数字模拟传输线模块的两个输出端相连，依次类推，第m-1个第二数字模拟传输线模块的两个输出端与第m个第一数字模拟传输线模块的两个输出端相连，m个所述的第一数字模拟传输线模块的输入端均相连作为所述的自适应系统的信号输入端，m个所述的第一数字模拟传输线模块的输出端作为所述的自适应系统的信号输出端；
所述的n≥2，m≥2。
进一步地，所述的传输线的传输因子表示为：
其中，C为传输线的电容，L为传输线的电感。
本发明的有益效果如下：
本发明的自适应系统能够修复由于环境变化而引起的相对偏差以及适应安装带来的绝对偏差。
本发明的自适应电路采用回路的形式来比较发送的参考信号与各阵元瓦片回传的参考信号之间的相位从而保证达到所有阵元瓦片的参考信号相位一致。通过将该自适应系统加入到集成芯片中，可抵消时间和空间带来的不一致性。简化并加快系统的校正和组装，实现过去无法达到的性能。
附图说明
图1为本发明的自适应系统中的第一数字模拟传输线模块的结构示意图；
图2为本发明的自适应系统的结构示意图。
具体实施方式
下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种基于数字模拟传输线的阵元瓦片间的自适应系统，如图2所示，该系统为同步电路阵列，包括m个第一数字模拟传输线模块和m-1个第二数字模拟传输线模块；
如图1所示，所述的第一数字模拟传输线模块包括一个比例微分控制器PD、一个通讯处理器CP、一个电容CL、n组采用左手材料的传输线和两个单独的电感，每组传输线包括2个可变电容和2个电感，在每组传输线内部，两个电容的负端相连，两个电容的正端分别与一个电感的一端连接；在n组传输线之间，第一组传输线的两个输出分别连接第二组传输线的两个输入，依次类推，第n-1组传输线的两个输出分别连接第n组传输线的两个输入，第n组传输线的两个输出分别连接两个所述的单独的电感的输入端；所述的PD包括PD-1、PD-2、PD-3、PD-4四个端口，所述的CP包括CP-1、CP-2、CP-3三个端口,PD-2端口连接CP-1端口，PD-3端口连接CP-3端口；PD-1端口和PD-4端口分别连接第一组传输线的两个电感的另一端，CP-2端口连接电容CL的正端以及n组传输线的所有可变电容的控制端，电容CL的负端接地；所述的PD-1端口与第一组传输线的一个电感的相连的一端作为第一数字模拟传输线模块的输入端，两个单独的电感的输出端作为第一数字模拟传输线模块的两个输出端；
所述的第二数字模拟传输线模块是在所述的第一数字模拟传输线模块的基础上，增加所述的PD-4端口与第一组传输线的另一个电感的相连的一端作为第一数字模拟传输线模块的第二个输入端，即所述的第二数字模拟传输线模块具有两个输入端和两个输出端；
如图2所示，所述的同步电路阵列内部，所述的第一数字模拟传输线模块和第二数字模拟传输线模块间隔布置，第一个所述的第一数字模拟传输线模块的两个输出端与第一个所述的第二数字模拟传输线模块的两个输入端相连，第一个所述的第二数字模拟传输线模块的两个输出端与第二个所述的第一数字模拟传输线模块的两个输出端相连，依次类推，第m-1个第二数字模拟传输线模块的两个输出端与第m个第一数字模拟传输线模块的两个输出端相连，m个所述的第一数字模拟传输线模块的输入端均相连作为所述的自适应系统的信号输入端，m个所述的第一数字模拟传输线模块的输出端作为所述的自适应系统的信号输出端；
所述的n≥2，m≥2。
所述的传输线的传输因子表示为：
其中，C为传输线的电容，L为传输线的电感。
本同步电路阵列发明将自修复同步阵应用于把大型阵列的参考信号线通过电延时的方式补齐，同时输入多路LO信号。并且本地的参考信号可以通过严格等长的H形树状连线连接到各模块，致使由环境变化和工艺偏差造成传输时间的不同，可以由本发明的自修复同步电路来消除这些小范围内布线带来的不一致。
阵元瓦片的各阵元瓦片间通过互传四分之一的本振信号进行互锁来保证瓦片间的相位同步。本发明采用低频同步信号，通过发射出去的参考信号和接收到的参考信号同步使整个回路的延时是参考信号的整数倍保证各参考信号相位相同。数字收发芯片通过一个锁相环将本振信号和参考信号同步来保证阵元间的本振信号同步。
本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。
Claims (2)
1.一种基于数字模拟传输线的阵元瓦片间的自适应系统，其特征在于，该系统为同步电路阵列，包括m个第一数字模拟传输线模块和m-1个第二数字模拟传输线模块；
所述的第一数字模拟传输线模块包括一个比例微分控制器PD、一个通讯处理器CP、一个电容CL、n组采用左手材料的传输线和两个单独的电感，每组传输线包括2个可变电容和2个电感，在每组传输线内部，两个电容的负端相连，两个电容的正端分别与一个电感的一端连接；在n组传输线之间，第一组传输线的两个输出分别连接第二组传输线的两个输入，依次类推，第n-1组传输线的两个输出分别连接第n组传输线的两个输入，第n组传输线的两个输出分别连接两个所述的单独的电感的输入端；所述的PD包括PD-1、PD-2、PD-3、PD-4四个端口，所述的CP包括CP-1、CP-2、CP-3三个端口,PD-2端口连接CP-1端口，PD-3端口连接CP-3端口；PD-1端口和PD-4端口分别连接第一组传输线的两个电感的另一端，CP-2端口连接电容CL的正端以及n组传输线的所有可变电容的控制端，电容CL的负端接地；所述的PD-1端口与第一组传输线的一个电感的相连的一端作为第一数字模拟传输线模块的输入端，两个单独的电感的输出端作为第一数字模拟传输线模块的两个输出端；
所述的第二数字模拟传输线模块是在所述的第一数字模拟传输线模块的基础上，增加所述的PD-4端口与第一组传输线的另一个电感的相连的一端作为第一数字模拟传输线模块的第二个输入端，即所述的第二数字模拟传输线模块具有两个输入端和两个输出端。
所述的同步电路阵列内部，所述的第一数字模拟传输线模块和第二数字模拟传输线模块间隔布置，第一个所述的第一数字模拟传输线模块的两个输出端与第一个所述的第二数字模拟传输线模块的两个输入端相连，第一个所述的第二数字模拟传输线模块的两个输出端与第二个所述的第一数字模拟传输线模块的两个输出端相连，依次类推，第m-1个第二数字模拟传输线模块的两个输出端与第m个第一数字模拟传输线模块的两个输出端相连，m个所述的第一数字模拟传输线模块的输入端均相连作为所述的自适应系统的信号输入端，m个所述的第一数字模拟传输线模块的输出端作为所述的自适应系统的信号输出端。
所述的n≥2，m≥2。
2.根据权利要求1所述的基于数字模拟传输线的阵元瓦片间的自适应系统，其特征在于，所述的传输线的传输因子表示为：
其中，C为传输线的电容，L为传输线的电感。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497159.1A CN110389320B (zh) | 2019-06-10 | 2019-06-10 | 一种基于数字模拟传输线的阵元瓦片间的自适应系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497159.1A CN110389320B (zh) | 2019-06-10 | 2019-06-10 | 一种基于数字模拟传输线的阵元瓦片间的自适应系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110389320A true CN110389320A (zh) | 2019-10-29 |
| CN110389320B CN110389320B (zh) | 2021-04-06 |
Family
ID=68285347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910497159.1A Active CN110389320B (zh) | 2019-06-10 | 2019-06-10 | 一种基于数字模拟传输线的阵元瓦片间的自适应系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110389320B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682176A (en) * | 1986-03-12 | 1987-07-21 | The United States Of America As Represented By The Secretary Of The Air Force | Active matching transmit/receive module |
| US8131250B2 (en) * | 2005-02-18 | 2012-03-06 | The Regents Of The University Of California | Self-synchronized radio frequency interconnect for three-dimensional circuit integration |
| CN102835039A (zh) * | 2010-02-08 | 2012-12-19 | 美国博通公司 | 多天线无线通信系统内进行上行链路波束形成校正的方法和系统 |
| CN104168017A (zh) * | 2014-08-14 | 2014-11-26 | 浙江大学 | 匀速运动无线系统间的相位同步系统 |
| EP2937938A1 (en) * | 2014-04-15 | 2015-10-28 | The Boeing Company | Configurable antenna assembly |
| US9843339B1 (en) * | 2016-08-26 | 2017-12-12 | Hrl Laboratories, Llc | Asynchronous pulse domain to synchronous digital domain converter |
| CN108768164A (zh) * | 2018-06-06 | 2018-11-06 | 上海跃盛信息技术有限公司 | 一驱多充放电电路 |
| CN109507870A (zh) * | 2018-11-21 | 2019-03-22 | 北京理工大学 | 结构自适应的分数阶比例积分或比例微分控制器设计方法 |
-
2019
- 2019-06-10 CN CN201910497159.1A patent/CN110389320B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682176A (en) * | 1986-03-12 | 1987-07-21 | The United States Of America As Represented By The Secretary Of The Air Force | Active matching transmit/receive module |
| US8131250B2 (en) * | 2005-02-18 | 2012-03-06 | The Regents Of The University Of California | Self-synchronized radio frequency interconnect for three-dimensional circuit integration |
| CN102835039A (zh) * | 2010-02-08 | 2012-12-19 | 美国博通公司 | 多天线无线通信系统内进行上行链路波束形成校正的方法和系统 |
| EP2937938A1 (en) * | 2014-04-15 | 2015-10-28 | The Boeing Company | Configurable antenna assembly |
| CN104168017A (zh) * | 2014-08-14 | 2014-11-26 | 浙江大学 | 匀速运动无线系统间的相位同步系统 |
| US9843339B1 (en) * | 2016-08-26 | 2017-12-12 | Hrl Laboratories, Llc | Asynchronous pulse domain to synchronous digital domain converter |
| CN108768164A (zh) * | 2018-06-06 | 2018-11-06 | 上海跃盛信息技术有限公司 | 一驱多充放电电路 |
| CN109507870A (zh) * | 2018-11-21 | 2019-03-22 | 北京理工大学 | 结构自适应的分数阶比例积分或比例微分控制器设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| BO YU等: "Ortho-Mode Sub-THz Interconnect Channel for Planar Chip-to-Chip Communications", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 * |
| XIANGMING KONG: "A Time-Encoding Machine Based High-Speed Analog-to-Digital Converter", 《IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110389320B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2075710B1 (en) | Communication system between first and second independently clocked devices | |
| CN101803267B (zh) | 利用相位同步本地载波产生多点信号的方法和系统 | |
| US20100306568A1 (en) | Symmetrical clock distribution in multi-stage high speed data conversion circuits | |
| CN101346927B (zh) | 接收时钟偏斜消除的方法、设备和系统 | |
| TR201807974T4 (tr) | Uygun maliyetli, aktif anten dizilimleri. | |
| US20090207957A1 (en) | Clock recovery circuit | |
| CA1271988A (en) | Integrated circuit clock bus system | |
| US10591952B1 (en) | Clock distribution resonator system | |
| CN108811078A (zh) | 用于5g-nr系统的多波束初始同步的装置和方法 | |
| US20240045821A1 (en) | Multi-path server and multi-path server signal interconnection system | |
| CN110389320A (zh) | 一种基于数字模拟传输线的阵元瓦片间的自适应系统 | |
| WO2024037573A1 (zh) | 时钟信号传输装置及其制造方法、光学时钟平衡装置 | |
| CN110492964B (zh) | 一种基于clock buff时钟源同步装置及方法 | |
| CN110113046B (zh) | 用于高分辨率雷达阵列系统的频率源无线同步与校准方法 | |
| Kutuzov et al. | Parallel switching in multistage systems | |
| CN114124278B (zh) | 一种用于数字同时多波束发射的数字同步电路及方法 | |
| CN110767985B (zh) | 基站天线及基站 | |
| JPH0335613A (ja) | 遅延調整回路およびこれを用いたデータ処理装置 | |
| US20010053007A1 (en) | Optical pulse period compressing apparatus and method | |
| US5926512A (en) | Matched filter circuit | |
| US20230216511A1 (en) | Master reference oscillator system | |
| CN108449154A (zh) | 一种用于同步网络环网的时钟系统和时钟自愈方法 | |
| CN115543016B (zh) | 一种时钟架构及处理模组 | |
| JPH05336091A (ja) | バス通信システム | |
| CN210899132U (zh) | 一种基于电桥的合路器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xu Zhiwei Inventor after: Zhao Jielong Inventor after: Liu Jiabing Inventor after: Wang Shengjie Inventor after: Gong Yue Inventor after: Qiu Liang Inventor after: Song Chunyi Inventor before: Xu Zhiwei Inventor before: Zhao Jielong Inventor before: Liu Jiabing Inventor before: Wang Shengjie Inventor before: Gong Yue Inventor before: Qiu Liang |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230328 Address after: 316000 Room 202, 11 Baichuan Road, Lincheng street, Dinghai District, Zhoushan City, Zhejiang Province (centralized office) Patentee after: ZHEJIANG JISU HEXIN TECHNOLOGY CO.,LTD. Address before: 310058 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866 Patentee before: ZHEJIANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230703 Address after: Plant 1, No. 13, Guiyang Avenue, Yantai Economic and Technological Development Zone, Shandong Province, 264000 Patentee after: Yantai Xin Yang Ju Array Microelectronics Co.,Ltd. Address before: 316000 Room 202, 11 Baichuan Road, Lincheng street, Dinghai District, Zhoushan City, Zhejiang Province (centralized office) Patentee before: ZHEJIANG JISU HEXIN TECHNOLOGY CO.,LTD. |