CN101162922A - 用于补偿多个通信通道的延时的方法和装置 - Google Patents
用于补偿多个通信通道的延时的方法和装置 Download PDFInfo
- Publication number
- CN101162922A CN101162922A CNA200610132278XA CN200610132278A CN101162922A CN 101162922 A CN101162922 A CN 101162922A CN A200610132278X A CNA200610132278X A CN A200610132278XA CN 200610132278 A CN200610132278 A CN 200610132278A CN 101162922 A CN101162922 A CN 101162922A
- Authority
- CN
- China
- Prior art keywords
- communication port
- signal
- standing wave
- delay
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明提供一种用于补偿多个通信通道的延时的方法,包括:提供具有一定频率范围的信号,该信号在所述多个通信通道中形成驻波;根据在上述驻波的峰值处的信号频率,计算所述多个通信通道彼此之间的相位差;以及根据上述相位差确定每个通信通道的延时。本发明可以应用于高速并行连接的通信通道,以消除通信通道的延时和实现长度匹配。由于本发明通过相位差确定通信通道的延时,因此即使出现延时差超过一个时钟周期的情况,也能够正确地计算相位差。本发明还提供了一种基于驻波的补偿多个通信通道的延时的装置。
Description
技术领域
本发明涉及数据传输技术,具体地说,涉及用于对数据传输通信通道进行延时测量和补偿的方法和装置。
背景技术
在诸如芯片等元件之间的互连中,通常使用传输线作为通信通道,以承载数据。随着日益增长的高性能的电子、计算、网络设备的发展,对于通信通道的带宽的要求越来越高。
传统的芯片互连方法是并行连接。在并行连接中,使用了并行数据总线进行互连。在发送端,并行数据与时钟一起传送,而在接收端,根据所接收的时钟信号对所接收的数据进行采样。因此,并行连接要求所有传输线的延时在一定的范围内,即要求所有传输线的长度相等。为此,在PCB设计中,设计者采用蛇行线以消除多个传输线之间的延时差。这样,不仅增加了PCB板布局的复杂性,而且随着信号速度的增加,由于计算和制造的精度,蛇行线也受到限制。
为了克服传统的芯片互连方法的弊端,现有技术提出了两种替代方法:高速串行连接方法和改进的并行连接方法。
高速串行连接可以使用PCI Express总线技术、Rapid IO技术、Infiniband技术等。这样的串行连接方法可以达到很高的数据传输速率,如10Gb/s。然而,串行连接方法也存在如下的问题:首先,用于串行传输的电路结构比较复杂,并且由于存在时钟数据恢复电路,因此串行连接电路的功率消耗很大,从而导致成本较高。其次,为了从数据信号中提取时钟信息,需要在信号代码中加入冗余的时钟模式,在8B/10B编码模式下这将消耗20%的带宽。第三,多路串行连接需要复杂的机制用于对准各路串行通道之间的数据相位,这会导致复杂的初始协议和电路设计。
改进的并行连接方法使用Flex IO技术,这是由Rambus公司提出的一种高速连接方式。该方法使用相位检测电路进行延时计算,虽然该方法宣称在延时网络中可达到2.5ps的分辨率,但是并不能确保相位检测电路的精确性也能达到2.5ps。并且,如果延时差超过一个时钟周期,则采用该方法不能正确地检测相位。另外,采用该方法的电路比较复杂,数据传输速率和传输线的长度都受到结构的限制。
申请号为US2005/0234669的美国专利申请“Method and Apparatusfor Calibrating Communications Channels(用于校准通信通道的方法和装置)”提出了一种通过计算传输线的长度或者传输线的传播延时来调整每个传输线的延时,从而校准多个通信通道的方法。具体地,检测每个通信通道上的驻波的包络的零值和峰值,然后根据零值或峰值处的信号频率计算传输线长度或传播延时。然而,由于该方法测量各个通道的绝对长度,因此需要知道介质的介电常数等参数。
发明内容
本发明正是基于上述技术问题而提出的,其目的在于提供一种基于驻波的补偿多个通信通道的延时的方法和装置,其可用于高速并行连接的通信通道,并且可处理延时差超过一个时钟周期的问题,结构简单,功率消耗低。
根据本发明的一个方面,提供一种用于补偿多个通信通道的延时的方法,包括以下步骤:
提供具有一定频率范围的信号,其中所述信号在多个通信通道中形成驻波;
根据在所述驻波的峰值处的信号频率,计算多个通信通道彼此之间的相位差;以及
根据上述相位差确定每个通信通道的延时。
根据本发明的另一个方面,提供一种用于补偿多个通信通道的延时的装置,包括:
信号发生器,用于产生具有一定频率范围的信号并提供给所述多个通信通道,其中所述信号在所述通信通道中形成驻波;以及
控制器,用于根据在所述驻波的峰值处的信号频率,计算所述多个通信通道彼此之间的相位差,并根据所述相位差确定每个通信通道的延时。
附图说明
图1是根据本发明的实施例的用于补偿多个通信通道的延时的方法的流程图;
图2是根据本发明的实施例的用于补偿多个通信通道的延时的装置的框图;
图3是如图2所示的用于补偿多个通信通道的延时的装置中压控振荡器的一个例子的示意图;
图4是如图2所示的用于补偿多个通信通道的延时的装置中包络检测器的一个例子的示意图;
图5是如图2所示的用于补偿多个通信通道的延时的装置中峰值检测器的示例性框图;
图6是图5所示的峰值检测器中的过零检测器的一个例子的示意图;
图7是如图2所示的用于补偿多个通信通道的延时的装置中控制器的示例性框图;
图8是控制器的一个例子的示意图;
图9是如图2所示的用于补偿多个通信通道的延时的装置中延时电路的一个例子的示意图。
具体实施方式
相信通过以下结合附图对本发明的具体实施方式的详细描述,本发明的上述和其它目的、特征和优点将会更加明显。
图1是根据本发明的实施例的用于补偿多个通信通道的延时的方法的流程图。
根据驻波的原理,可以利用驻波检测作为通信通道的传输线的长度及相应的传输延时。由于不同长度的传输线在发送端会导致不同振幅的驻波,因此通过检测不同频率的驻波的振幅,可以计算传输线的长度,并确定传输线的延时,从而调整将在传输线上传输的信号,使得在接收端得到对准的信号。本发明的实施例基于上述的驻波原理,并在此基础上做了进一步的改进:本发明的实施例不需要获得传输线的绝对长度,从而确定传输线的延时,而是根据传输线之间的相对长度,获得在各传输线上传输某一特定频率信号产生的传输线之间的相位差,从而确定传输线的延时。
如图1所示,首先,在步骤101,提供具有一定频率范围的信号,该信号在多个通信通道中形成驻波。一般地,驻波是两个相同频率的相干波在相同的介质中沿相反的方向传播时叠加产生的。在驻波中存在波节和波腹,波节是指由两个波的相消干涉引起的没有位移(振幅最小)的点,而波腹是指由两个波的相长干涉引起的点,具有最大的位移(振幅最大)。
在本实施例中,信号在通信通道中形成驻波可以通过将通信通道的接收端配置为高阻抗实现。在这种情况下,由于通信通道的接收端开路,因此发送的信号会全部反射回发送端,从而在通信通道中形成驻波。
在本实施例中,为了提供具有一定频率范围的信号,首先需要确定信号的频率范围,然后从初始频率开始,以扫描整个频率范围的方式提供该信号,使得信号从初始频率开始经过整个频率范围而进行变化。这种方式仅仅是示例性的,对于本领域的技术人员,显然可以采用其它的提供具有一定频率范围的信号的方法。
接着,在步骤105,在每一个通信通道的发送端,检测该通信通道中的驻波的包络。本领域的技术人员已知在现有技术中有多种检测包络的方法,因此在此不进行详细描述。
然后,在步骤110,根据所检测的包络检测每个通信通道上的驻波的峰值。具体地,在本实施例中,首先对驻波的包络进行微分,然后进行过零检测,即检测微分后的包络的值等于零的点,则该点就对应于该驻波的峰值。当然,本领域的技术人员知道也可以采用其它的检测峰值的方法。
在步骤115,根据在每个通信通道上的驻波的峰值处的信号频率,可以计算多个通信通道彼此之间对应于该信号频率的相位差。
下面以两个通信通道为例,说明多个通信通道彼此之间的相位差。
假设形成驻波的入射波和反射波在原点处相位相同,并且起点和终点为波节或波腹,则入射波和反射波的合振幅为:
其中,A1为入射波和反射波的振幅,x为到原点的距离,λ为驻波的波长。这样,由公式(1)可以推出,当 时,振幅最大,为波腹,其中k为整数。
假设有两条通信通道,其长度分别为L1、L2,且满足L2>L1。
对于通信通道L1,以频率f1、f2形成驻波,则有
而
其中c表示光速,ε为介质的介电常数,a为常数。
根据公式(2)、(3),可以得到
同理,对于通信通道L2,以频率f3、f4形成驻波,则有
因此,通信通道L2相对L1的相位差为
通过以上说明可以看出,通信通道之间的相位差取决于在各个通信通道上的驻波的峰值处的频率。
因此,在本实施例中,为了计算多个通信通道之间的相位差,首先对每一个通信通道,记录该通信通道上的驻波的两个峰值处的信号频率,然后根据公式(4)计算多个通信通道彼此之间的相位差。
接下来,在步骤120,根据所计算的相位差可以确定各个通信通道的延时。具体地,将相位差与对应的所传输的信号的频率相乘,所得到的乘积就是通信通道的延时。
最后,在步骤125,根据所获得的通信通道的延时调整将在相应的通信通道上传输的信号。具体地,对将在各个通信通道上传输的信号加入与对应的通信通道的延时相应的预延时信号,使得信号经过不等长的各个通信通道传输,到达接收端的时间相同。
通过以上描述可以看出,本实施例的基于驻波的补偿多个通信通道的延时的方法可以应用于高速并行连接的通信通道,以消除通信通道的延时和实现长度匹配。并且,由于本实施例的方法通过相位差确定通信通道的延时,因此即使出现延时差超过一个时钟周期的情况,也能够正确地计算相位差。此外,与现有技术中使用Flex IO技术的并行连接方法相比,频率相对于相位更容易测量,因此具有较高的精确性。另外,本实施例的方法不需要获得通信通道的绝对长度,因此也不需要知道通信通道的介电常数。
下面根据图2至图9,详细说明根据本发明的实施例的用于补偿多个通信通道的延时的装置。
图2是根据本发明的实施例的用于补偿多个通信通道的延时的装置的总体框图。
如图2所示,本实施例的用于补偿多个通信通道的延时的装置位于多个通信通道的发送端,包括:信号发生器201,其产生具有一定频率范围的信号并提供给多个通信通道,该信号在各个通信通道中形成驻波;包络检测器202,一端与多个通信通道的发送端连接,用于检测各个通信通道上的驻波的包络;峰值检测器203,其输入端连接到包络检测器202的输出,用于检测驻波的峰值;控制器204,用于根据在所检测的驻波的峰值处的信号频率,计算多个通信通道彼此之间对应于该信号频率的相位差,并根据所计算的相位差确定每个通信通道的延时;以及多个延时电路205,其根据每个通信通道的延时调整将在各个通信通道上传输的信号。
在本实施例中,多个通信通道共用信号发生器201、包络检测器202、峰值检测器203和控制器204,因此还需包括多个多路选择器MUX,位于延时电路205和通信通道的发送端之间以及多个通信通道的发送端与包络检测器202之间,用于在正常的信号通路和本实施例的基于驻波的补偿多个通信通道的延时的装置之间进行切换以及选择通信通道。关于多路选择器MUX,对于本领域的技术人员是已知的,在此不再进行详细的描述。
下面进一步说明本实施例的用于补偿多个通信通道的延时的装置的工作过程及原理。
首先,信号发生器201产生具有一定频率范围的信号。信号的初始频率和频率范围可以预先确定,信号发生器201可以通过从初始频率开始扫描预定的整个频率范围来产生频率变化的信号。
优选地,信号发生器201可以是压控振荡器(VCO),在这种情况下,压控振荡器根据由控制器204产生的控制信号,即控制电压,产生频率从低到高(或者从高到低)变化的信号,其中频率与控制电压是对应的。
压控振荡器对于本领域的技术人员是熟知的,图3示出了压控振荡器的一个例子的示意图,该压控振荡器通过不同的电容网络实现宽的调谐阈值。如图3所示,该压控振荡器是一个LC交叉耦合差分VCO,具有pMOS和nMOS延迟。该延迟产生负阻抗以消除LC谐振器中的损耗。LC谐振器包括单环U型电感和AMOS变容二极管,其中C1、C2的标称电容较小且相等,C3的标称电容较大。由于AMOS变容二极管的独特性,所有的变容二极管都用作数字切换或者连续调整的变容二极管。使用源跟随器M5、M6缓存输出。源跟随器的电流源用外部偏置-T代替,以提供高的交流阻抗。关于该压控振荡器的细节可以参考文章“Design of Wide-BandCMOS VCO for Multiband Wireless LAN Applications”,Neric H.W.Fong,Jean-Olivier Plouchart,Noah Zamdmer,Duixian Liu,Lawrence F.Wagner,Calvin Plett,and N.Garry Tarr,IEEE JOURNAL OFSOLID-STATE CIRCUITS,VOL.38,NO.8,AUGUST,2003,p.1333-1342。当然,本领域的技术人员可以采用其它的压控振荡器。
然后,所产生的频率变化的信号被提供给多个通信通道,通过将各个通信通道的接收端配置为高阻抗,这些信号可以在各个通信通道上形成驻波。在形成驻波后,包络检测器202检测驻波的包络,并将所检测的包络提供给峰值检测器203。
包络检测器202的一个例子如图4所示,该包络检测器202是一种二极管包络检测器,由二级管和LC滤波电路组成。该包络检测器202利用二极管的单向导电性和LC的充放电过程实现包络检测,所检测的包络从二极管的负端输出。
当然,为了提高准确性,还可以采用更复杂的电路实现包络检测器202。
从包络检测器202输出的包络被输入到峰值检测器203中,以检测驻波的峰值。图5示出了峰值检测器203的示例性框图。当峰值检测器203接收到驻波的包络后,首先通过微分器2031对输入的驻波的包络进行微分,并将结果输出到过零检测器2032中,然后由过零检测器2032检测微分后的包络的值等于零的点,这样所获得的点就对应于该输入的驻波的峰值。实际上,峰值检测器203的输出信号是零点脉冲,即当过零检测器2032检测到零点时,就输出一个脉冲信号。
图6给出了过零检测器2032的一个例子的示意图,其包括比较器和R-S触发器。从微分器2031输出的微分后的包络输入到比较器的一个输入端,而零值是比较器的另一个输入端的输入,比较结果被输出到R-S触发器的S端,经过R-S触发器后输出零点脉冲。当然,本领域的技术人员可以知道,还可以采用其它的过零检测器。
表示驻波的峰值的零点脉冲信号输出到控制器204中,由控制器204计算多个通信通道彼此之间的相位差,并根据该相位差确定每个通信通道的延时。
图7是示出控制器204的示例性结构的框图,如图所示,控制器204包括记录单元2041、计算单元2042和确定单元2043。如前所述,通信通道之间的相位差取决于在各个通信通道上的驻波的峰值处的频率。在控制器204中,当零点脉冲信号输入到记录单元2041后,记录单元2041记录在该零点脉冲信号所代表的驻波的峰值处的信号频率。对于每个通信通道,记录单元2041记录两个峰值处的信号频率。当记录了所有的通信通道上的驻波的峰值处的信号频率后,计算单元2042开始计算多个通信通道彼此之间的相位差,并将其输出到确定单元2043中。具体地,计算单元2042根据前面所提到的公式(4)计算多个通信通道彼此之间的相位差。确定单元2043根据所计算的相位差,确定每个通信通道的延时。具体地,将相位差与各个通信通道的对应信号频率相乘,所得到的乘积就是该通信通道的延时。
图8示出了控制器204的具体实现的一个例子,其中计时器用作记录单元2041,计算引擎用作计算单元2042和确定单元2043。在信号发生器201是压控振荡器的情况下,该控制器还包括计数器和数模转换器DAC,用于产生控制压控振荡器的信号。当本实施例的基于驻波的补偿多个通信通道的延时的装置启动后,计时器开始对时钟脉冲计数,输出到计数器和数模转换器DAC,以产生压控振荡器的控制信号。当形成驻波后,由峰值检测器203中的过零检测器2032输出的零点脉冲信号被输出到控制器的计时器中,计时器记录此时的时间值,由于信号频率随时间变化,因此相当于记录了信号频率。然后,信号频率被输入到计算引擎中以计算多个通信通道彼此之间的相位差,并根据该相位差确定每个通信通道的延时。
每个通信通道的延时被输出到对应的延时电路205中,用于调整将在各个通信通道上传输的信号。图9是示出延时电路205的一个例子的示意图,该延时电路包括第一延时部、第二延时部和第三延时部,其中第一延时部、第二延时部和第三延时部具有不同的分辨率。该延时电路利用门传播延时确定总的延时。关于该延时电路的具体详情可以参考文章“A12-ps-Resolution Digital Variable-Delay Macro Cell on GaAs 100 K-GatesGate Array Using a Meshed Air Bridge Structure”,Akira Ohta,NorioHigashisaka,Tetsuya Heima,Takayuki Hisaka,Hirofumi Nakano,RyujiOhmura,Tadashi Takagi,and Noriyuki Tanino,IEEE JOURNAL OFSOLID-STATE CIRCUITS,VOL.34,NO.1,JANUARY 1999。当然,对于本领域的技术人员来说,很显然可以采用其它的延时电路。
在选择正常的信号通路的情况下,即配置通信通道的接收端为正常,经过延时电路205调整后的信号到达接收端的时间相同。
此外,也可以对每个通信通道都配置有包络检测器202和峰值检测器203,在这种情况下,可以不需要位于通信通道的发送端与包络检测器202之间的多路选择器MUX。
本实施例的基于驻波的补偿多个通信通道的延时的装置及其构件可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现,也可以用由各种类型的处理器执行的软件实现,也可以由上述硬件电路和软件的结合实现。
通过以上描述可以看出,本实施例的基于驻波的补偿多个通信通道的延时的装置可以应用于高速并行连接的通信通道,以消除通信通道的延时和实现长度匹配。并且,由于频率相对于相位更容易测量,因此本实施例的装置具有较高的精确性。另外,本实施例的装置可以采用现有技术中较简单的部件实现,降低了成本。
以上虽然结合实施例对本发明的基于驻波的补偿多个通信通道的延时的方法和装置进行了详细地描述,但应当理解,在不脱离本发明的精神和范围的情况下,本发明的普通技术人员可以对上述实施例进行各种修改。
Claims (14)
1.一种用于补偿多个通信通道的延时的方法,包括以下步骤:
提供具有一定频率范围的信号,其中所述信号在所述多个通信通道中形成驻波;
根据在所述驻波的峰值处的信号频率,计算所述多个通信通道彼此之间的相位差;以及
根据上述相位差确定每个通信通道的延时。
2.根据权利要求1所述的方法,还包括:对将在各个通信通道上传输的信号加入与各个通信通道的所述延时相应的预延时信号,使得所述信号经过各个通信通道传输到达接收端的时间相同。
3.根据权利要求1或2所述的方法,还包括:
在所述多个通信通道的每一个的发送端,检测所述驻波的包络;以及
根据所述包络检测所述驻波的峰值。
4.根据权利要求1至3任意一项所述的方法,在所述提供步骤之前,还包括:将所述多个通信通道的每一个的接收端配置为高阻抗。
5.根据权利要求1至4任意一项所述的方法,其中,所述提供步骤包括:确定信号的频率范围,以从初始频率开始扫描整个频率范围的方式提供所述信号。
6.根据权利要求3所述的方法,其中,所述检测所述驻波的峰值的步骤包括:对所述驻波的包络进行微分,检测微分后的包络的值等于零的点,其中所述点对应所述驻波的峰值。
8.一种用于补偿多个通信通道的延时的装置,包括;
信号发生器,用于产生具有一定频率范围的信号并提供给所述多个通信通道,其中所述信号在所述通信通道中形成驻波;以及
控制器,用于根据在所述驻波的峰值处的信号频率,计算所述多个通信通道彼此之间的相位差,并根据所述相位差确定每个通信通道的延时。
9.根据权利要求8所述的装置,还包括:多个延时电路,用于对将在各个通信通道上传输的信号加入与各个通信通道的所述延时相应的预延时信号,使得所述信号经过各个通信通道传输到达接收端的时间相同。
10.根据权利要求8或9所述的装置,还包括:
至少一个包络检测器,一端与所述多个通信通道的发送端连接,用于检测所述驻波的包络;以及
至少一个峰值检测器,用于根据所述包络检测所述驻波的峰值。
11.根据权利要求8至10任意一项所述的装置,其中,所述信号发生器是压控振荡器;所述控制器还用于产生所述压控振荡器的控制信号。
12.根据权利要求10所述的装置,其中,所述峰值检测器包括:
微分器,用于对所述驻波的包络进行微分;以及
过零检测器,用于检测微分后的包络的值等于零的点,其中所述点对应所述驻波的峰值。
13.根据权利要求8至12任意一项所述的装置,其中,所述控制器包括:
记录单元,用于记录在每个通信通道上的所述驻波的两个峰值处的信号频率;
计算单元,用于根据所述信号频率计算所述多个通信通道彼此之间的相位差;以及
确定单元,用于根据所述相位差确定每个通信通道的延时。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200610132278XA CN101162922A (zh) | 2006-10-13 | 2006-10-13 | 用于补偿多个通信通道的延时的方法和装置 |
US11/871,825 US20080205439A1 (en) | 2006-10-13 | 2007-10-12 | Method and device for compensating for delays of a plurality of communication channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200610132278XA CN101162922A (zh) | 2006-10-13 | 2006-10-13 | 用于补偿多个通信通道的延时的方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101162922A true CN101162922A (zh) | 2008-04-16 |
Family
ID=39297775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200610132278XA Pending CN101162922A (zh) | 2006-10-13 | 2006-10-13 | 用于补偿多个通信通道的延时的方法和装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080205439A1 (zh) |
CN (1) | CN101162922A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011137852A1 (zh) * | 2010-06-30 | 2011-11-10 | 华为技术有限公司 | 声音信号通道间延时估计的方法及装置 |
US8625446B2 (en) | 2008-08-15 | 2014-01-07 | Nec Corporation | Setup of measurement period of time and method for setting |
CN106464298A (zh) * | 2014-06-25 | 2017-02-22 | 高通股份有限公司 | 在导线对之间具有匹配传播延迟的多导线信令 |
CN107388952A (zh) * | 2017-06-13 | 2017-11-24 | 中国科学院力学研究所 | 高超声速溢流液膜冷却膜厚测量装置及测量方法 |
CN109765779A (zh) * | 2019-01-14 | 2019-05-17 | 上海联影医疗科技有限公司 | 延时校正方法、装置、计算机设备和存储介质 |
CN109884633A (zh) * | 2019-02-21 | 2019-06-14 | 中国科学院电子学研究所 | 一种时差补偿方法、装置及存储介质 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9772651B2 (en) * | 2012-09-14 | 2017-09-26 | Samsung Electronics Co., Ltd. | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal |
US9521058B2 (en) | 2014-06-25 | 2016-12-13 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
KR102251813B1 (ko) | 2015-04-07 | 2021-05-13 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US9924480B2 (en) * | 2015-07-24 | 2018-03-20 | Samsung Electronics Co., Ltd | Apparatus and method for calibrating delay between signal paths |
US10764027B2 (en) * | 2016-07-07 | 2020-09-01 | Cisco Technology, Inc. | Deterministic calibrated synchronized network interlink access |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1086521C (zh) * | 1997-04-25 | 2002-06-19 | 松下电器产业株式会社 | 减小时钟信号和数据信号间失真的集成电路、系统和方法 |
US7239971B2 (en) * | 2004-04-16 | 2007-07-03 | Formfactor, Inc. | Method and apparatus for calibrating communications channels |
-
2006
- 2006-10-13 CN CNA200610132278XA patent/CN101162922A/zh active Pending
-
2007
- 2007-10-12 US US11/871,825 patent/US20080205439A1/en not_active Abandoned
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8625446B2 (en) | 2008-08-15 | 2014-01-07 | Nec Corporation | Setup of measurement period of time and method for setting |
CN102113390B (zh) * | 2008-08-15 | 2014-04-02 | 日本电气株式会社 | 通信设备 |
WO2011137852A1 (zh) * | 2010-06-30 | 2011-11-10 | 华为技术有限公司 | 声音信号通道间延时估计的方法及装置 |
CN102314882A (zh) * | 2010-06-30 | 2012-01-11 | 华为技术有限公司 | 声音信号通道间延时估计的方法及装置 |
CN102314882B (zh) * | 2010-06-30 | 2012-10-17 | 华为技术有限公司 | 声音信号通道间延时估计的方法及装置 |
US9432784B2 (en) | 2010-06-30 | 2016-08-30 | Huawei Technologies Co., Ltd. | Method and apparatus for estimating interchannel delay of sound signal |
CN106464298A (zh) * | 2014-06-25 | 2017-02-22 | 高通股份有限公司 | 在导线对之间具有匹配传播延迟的多导线信令 |
CN106464298B (zh) * | 2014-06-25 | 2019-10-25 | 高通股份有限公司 | 在导线对之间具有匹配传播延迟的多导线信令的装置及方法 |
CN107388952A (zh) * | 2017-06-13 | 2017-11-24 | 中国科学院力学研究所 | 高超声速溢流液膜冷却膜厚测量装置及测量方法 |
CN109765779A (zh) * | 2019-01-14 | 2019-05-17 | 上海联影医疗科技有限公司 | 延时校正方法、装置、计算机设备和存储介质 |
CN109884633A (zh) * | 2019-02-21 | 2019-06-14 | 中国科学院电子学研究所 | 一种时差补偿方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20080205439A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101162922A (zh) | 用于补偿多个通信通道的延时的方法和装置 | |
US6031847A (en) | Method and system for deskewing parallel bus channels | |
US7278069B2 (en) | Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration | |
US5742798A (en) | Compensation of chip to chip clock skew | |
US8149973B2 (en) | Clock recovery circuit | |
CN102457285B (zh) | 用于多个并行数据通信线路的校准的通信接口和方法 | |
US10763865B1 (en) | Field programmable gate array with internal phase-locked loop | |
CN1955949B (zh) | 通用串行总线装置 | |
KR20190044111A (ko) | 초전도 등시성 수신기 시스템 | |
US6680636B1 (en) | Method and system for clock cycle measurement and delay offset | |
US7024576B2 (en) | Network interface using programmable delay and frequency doubler | |
CN102369669A (zh) | 用于非重叠时钟产生的技术 | |
CN110995388B (zh) | 一种分布式的共享时钟触发调延系统 | |
CN102611440B (zh) | 基于门控振荡器的超高速突发模式时钟恢复电路 | |
JPH08509580A (ja) | データバスのための遅延線分離装置 | |
US7809026B1 (en) | System and method for providing on-chip delay measurements in serializer/deserializer systems | |
US7308568B2 (en) | Network interface with double date rate and delay locked loop | |
KR20220035243A (ko) | 집적 회로 디바이스 내의 회로를 교정하기 위한 회로 및 방법 | |
CN101119157B (zh) | 一种光纤延时的测量方法及系统 | |
WO2002039629A9 (en) | Channel time calibration means | |
CN112311492A (zh) | 基于fpga的高精度时钟同步方法 | |
US20030014683A1 (en) | Receiver with automatic skew compensation | |
US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
Tajalli et al. | A Power-Efficient Clock and Data Recovery Circuit in 0.18$\mu {\hbox {m}} $ CMOS Technology for Multi-Channel Short-Haul Optical Data Communication | |
Muzaffar et al. | Double data rate dynamic edge-coded signaling for low-power IoT communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080416 |