CN110379806A - 一种双向esd二极管及其制作方法 - Google Patents

一种双向esd二极管及其制作方法 Download PDF

Info

Publication number
CN110379806A
CN110379806A CN201910646936.4A CN201910646936A CN110379806A CN 110379806 A CN110379806 A CN 110379806A CN 201910646936 A CN201910646936 A CN 201910646936A CN 110379806 A CN110379806 A CN 110379806A
Authority
CN
China
Prior art keywords
rectification chip
electrode slice
chip
pole plate
rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910646936.4A
Other languages
English (en)
Other versions
CN110379806B (zh
Inventor
李大强
杨秀斌
胡忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yongguang Electronics Coltd
Original Assignee
China Zhenhua Group Yongguang Electronics Coltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yongguang Electronics Coltd filed Critical China Zhenhua Group Yongguang Electronics Coltd
Priority to CN201910646936.4A priority Critical patent/CN110379806B/zh
Publication of CN110379806A publication Critical patent/CN110379806A/zh
Application granted granted Critical
Publication of CN110379806B publication Critical patent/CN110379806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种双向ESD二极管及其制作方法,属于电子器件技术领域,其中:包括若干整流芯片A和若干整流芯片B,相邻整流芯片A阴阳极间相互叠加固定连接,相邻整流芯片B阴阳极间相互叠加固定连接且与整流芯片A叠加方向相反,最后一个整流芯片A阴极与最后一个整流芯片B阳极经导线连接,第一个整流芯片A阳极与第一个整流芯片B阴极经导线连接;其制作方法包括:连接、固定、封装;多个相邻的整流芯片A芯片相互叠加,同时与整流芯片A相互叠加反向的多个整流芯片B芯片相互叠加,根据反向击穿电压的需要,利用整流芯片本身的正向压降,制作成具备双向保护功能的ESD二极管,获得低反向击穿电压、低电容且结构紧凑的二极管。

Description

一种双向ESD二极管及其制作方法
技术领域
本发明属于电子器件技术领域,涉及一种双向ESD二极管及其制作方法。
背景技术
电子器件被广泛应用于电力设备中,随着未来人工智能和物联网不断的快速发展,电子元器件将会被更多的使用;在高频信号电路中路常常需要使用到反向击穿电压为6V以下且结电容在几个皮法的二极管,目前为获得此类二极管芯片的制作方式为:采用常规的TVS二极管与一个低结电容二极管串联的方式制作获得,但此结构很难具备反向击穿6V以下的低结电容特性。
发明内容
为解决上述技术问题,本发明提供了一种双向ESD二极管。
同时,本发明还提供了一种双向ESD二极管的制作方法。
本发明通过以下技术方案得以实现。
本发明提供的一种双向ESD二极管,其中:包括若干整流芯片A和若干整流芯片B,相邻整流芯片A阴阳极间相互叠加固定连接,相邻整流芯片B阴阳极间相互叠加固定连接且与整流芯片A叠加方向相反,最后一个整流芯片A阴极与最后一个整流芯片B阳极经导线连接,第一个整流芯片A阳极与第一个整流芯片B阴极经导线连接。
还包括电极片A、电极片B、极板A、极板B,电极片A和电极片B一端安装于极板A上,电极片A、电极片B另一端经导线分别连接最后一个整流芯片A阴极和最后一个整流芯片B阳极,第一个整流芯片A阳极和第一个整流芯片B阴极均固定连接在极板B上。
所述极板A下部固定连接有引脚B,所述极板B下部固定连接有引脚A。
还包括底座和盖板,引脚A和引脚B分别间隔嵌合在中空底座的底部通孔内,底座开口边嵌合固定安装有盖板。
所述底座和盖板均采用金属陶瓷制成。
所述若干叠加的整流芯片A、若干叠加的整流芯片B、电极片A、电极片B彼此间隙间设有绝缘层。
所述若干整流芯片A和若干整流芯片B两排间反向平行并垂直固定安装于极板B上。
一种双向ESD二极管的制作方法,具体如下:
步骤一、连接:相邻的整流芯片A阴阳间极相互叠加固定连接;相邻整流芯片B阴阳间极相互叠加固定连接,并与整流芯片A的叠加反向放置;
步骤二、固定:使用导线将第一个整流芯片A阳极与第一个整流芯片B阴极固定安装在极板B上部,极板B下部固定安装引脚A;最后一个整流芯片A阴极与最后一个整流芯片B阳极经导线分别连接在电极片A、电极片B上,极板A上部电极片A、电极片B底部,极板A下部分别安装引脚B;
步骤三、封装:底座底部的通孔内分别间隔嵌合引脚A和引脚B,底座开口嵌合固定安装盖板,整流芯片A、整流芯片B、电极片A、电极片B彼此间的隙间填充绝缘层。
本发明的有益效果在于:多个相邻的整流芯片A芯片相互叠加,同时与整流芯片A相互叠加反向的多个整流芯片B芯片相互叠加,根据反向击穿电压的需要,利用整流芯片本身的正向压降,制作成具备双向保护功能的低结电容且结构紧凑的ESD二极管。
附图说明
图1是本发明的俯视半剖结构示意图;
图2是本发明的主视半剖结构示意图;
图3是本发明的左视半剖结构示意图;
图4是本发明的右视半剖结构示意图;
图5是本发明的电路连接示意图。
图中:1-整流芯片A;2-整流芯片B;3-电极片A;4-电极片B;5-极板A;6-极板B;7-底座;8-绝缘层;9-引脚A;10-盖板;11-引脚B。
具体实施方式
下面进一步描述本发明的技术方案,但要求保护的范围并不局限于所述。
如图1-5,一种双向ESD二极管,其中:包括若干整流芯片A1和若干整流芯片B2,相邻整流芯片A1阴阳极间相互叠加焊接固定连接,相邻整流芯片B2阴阳极间相互叠加焊接固定连接且与整流芯片A1叠加方向相反,最后一个整流芯片A1阴极与最后一个整流芯片B2阳极经焊接的导线连接,第一个整流芯片A1阳极与第一个整流芯片B2阴极经焊接的导线连接。
工作原理:如图1-5,当需要在连接最后一个整流芯片A1阴极与最后一个整流芯片B2阳极导线和在连接第一个整流芯片A1阳极与第一个整流芯片B2阴极的导线导通2.8V电压时,将正向压降为0.7V长宽1.2㎜×1.2㎜电容值为10pF的整流芯片作为整流芯片A1和整流芯片B2,按照上述进行组装,使得两端连接的导线间的总电容值在5pF的电容状态,多个相邻的整流芯片A1以及多个相邻的整流芯片B2相互叠加,使得整体结构紧凑。
一种双向ESD二极管,还包括电极片A3、电极片B4、极板A5、极板B6,电极片A3和电极片B4一端焊接固定安装于极板A5上,电极片A3、电极片B4另一端经焊接导线分别连接最后一个整流芯片A1阴极和最后一个整流芯片B2阳极;使得电极片A3和电极片B4与极板A5形成便于收放的整体;第一个整流芯片A1阳极和第一个整流芯片B2阴极均固定焊接连接在极板B6上形成便于收放的整体,如图1-5。
所述极板A5下部焊接固定连接有引脚B11,所述极板B6下部焊接固定连接有引脚A9,通过引脚A9和引脚B11快速贴装在集成电板上或方便快速与外界引脚固定连接,如图1-5。
一种双向ESD二极管,还包括底座7和盖板10,引脚A9和引脚B11分别间隔嵌合在中空底座7的底部通孔内,底座7开口边嵌合胶装固定安装有盖板10,形成密闭的整体,使得内部获得更加安全的环境,如图1-4。
所述底座7和盖板10均采用金属陶瓷制成,使得设备与外界电场隔离,提高设备的寿命,如图1-4。
所述若干叠加的整流芯片A1、若干叠加的整流芯片B2、电极片A3、电极片B4彼此间隙间设有绝缘层8,提高设备内部构件之间的电性干扰,提高设备工作性能,如图1-4。
所述若干整流芯片A1和若干整流芯片B2两排间反向平行并垂直焊接固定安装于极板B6上,提高底座7和盖板10构成密闭的内部空间利用率,使得设备更加紧凑,如图1-4。
上述的双向ESD二极管中,其具体的制作方法如下:
步骤一、连接:相邻的整流芯片A1阴阳间极相互焊接叠加固定连接;相邻整流芯片B2阴阳间极相互焊接叠加固定连接,并与整流芯片A1的叠加反向放置;
步骤二、固定:使用导线将第一个整流芯片A1阳极与第一个整流芯片B2阴极焊接固定安装在极板B6上部,极板B6下部焊接固定安装引脚A9;最后一个整流芯片A1阴极与最后一个整流芯片B2阳极经焊接导线分别连接在电极片A3、电极片B4上,极板A5上部电极片A3、电极片B4底部,极板A5下部分别焊接安装引脚B11;
步骤三、封装:底座7底部的通孔内分别间隔嵌合引脚A9和引脚B11,并使用电胶密封,底座7开口嵌合固定安装盖板10,并使用电胶密封,整流芯片A1、整流芯片B2、电极片A3、电极片B4彼此间的隙间填充绝缘层。

Claims (8)

1.一种双向ESD二极管,其特征在于:包括若干整流芯片A(1)和若干整流芯片B(2),相邻整流芯片A(1)阴阳极间相互叠加固定连接,相邻整流芯片B(2)阴阳极间相互叠加固定连接且与整流芯片A(1)叠加方向相反,最后一个整流芯片A(1)阴极与最后一个整流芯片B(2)阳极经导线连接,第一个整流芯片A(1)阳极与第一个整流芯片B(2)阴极经导线连接。
2.如权利要求1所述的双向ESD二极管,其特征在于:还包括电极片A(3)、电极片B(4)、极板A(5)、极板B(6),电极片A(3)和电极片B(4)一端安装于极板A(5)上,电极片A(3)、电极片B(4)另一端经导线分别连接最后一个整流芯片A(1)阴极和最后一个整流芯片B(2)阳极,第一个整流芯片A(1)阳极和第一个整流芯片B(2)阴极均固定连接在极板B(6)上。
3.如权利要求2所述的双向ESD二极管,其特征在于:所述极板A(5)下部固定连接有引脚B(11),所述极板B(6)下部固定连接有引脚A(9)。
4.如权利要求1所述的双向ESD二极管,其特征在于:还包括底座(7)和盖板(10),引脚A(9)和引脚B(11)分别间隔嵌合在中空底座(7)的底部通孔内,底座(7)开口边嵌合固定安装有盖板(10)。
5.如权利要求4所述的双向ESD二极管,其特征在于:所述底座(7)和盖板(10)均采用金属陶瓷制成。
6.如权利要求1所述的双向ESD二极管,其特征在于:所述若干叠加的整流芯片A(1)、若干叠加的整流芯片B(2)、电极片A(3)、电极片B(4)彼此间隙间设有绝缘层(8)。
7.如权利要求1所述的双向ESD二极管,其特征在于:所述若干整流芯片A(1)和若干整流芯片B(2)两排间反向平行并垂直固定安装于极板B(6)上。
8.如权利要求1所述的一种双向ESD二极管的制作方法,具体如下:
步骤一、连接:相邻的整流芯片A(1)阴阳间极相互叠加固定连接;相邻整流芯片B(2)阴阳间极相互叠加固定连接,并与整流芯片A(1)的叠加反向放置;
步骤二、固定:使用导线将第一个整流芯片A(1)阳极与第一个整流芯片B(2)阴极固定安装在极板B(6)上部,极板B(6)下部固定安装引脚A(9);最后一个整流芯片A(1)阴极与最后一个整流芯片B(2)阳极经导线分别连接在电极片A(3)、电极片B(4)上,极板A(5)上部电极片A(3)、电极片B(4)底部,极板A(5)下部分别安装引脚B(11);
步骤三、封装:底座(7)底部的通孔内分别间隔嵌合引脚A(9)和引脚B(11),底座(7)开口嵌合固定安装盖板(10),整流芯片A(1)、整流芯片B(2)、电极片A(3)、电极片B(4)彼此间的隙间填充绝缘层。
CN201910646936.4A 2019-07-17 2019-07-17 一种双向esd二极管及其制作方法 Active CN110379806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910646936.4A CN110379806B (zh) 2019-07-17 2019-07-17 一种双向esd二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910646936.4A CN110379806B (zh) 2019-07-17 2019-07-17 一种双向esd二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN110379806A true CN110379806A (zh) 2019-10-25
CN110379806B CN110379806B (zh) 2024-04-16

Family

ID=68253714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910646936.4A Active CN110379806B (zh) 2019-07-17 2019-07-17 一种双向esd二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN110379806B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916431A (zh) * 2020-08-20 2020-11-10 中国振华集团永光电子有限公司(国营第八七三厂) 一种陶瓷贴片瞬态电压抑制二极管列阵封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727101U (ja) * 1993-10-25 1995-05-19 オリジン電気株式会社 双方向半導体バリスタ
CN2419687Y (zh) * 2000-03-15 2001-02-14 何平 双向硅堆
US6501630B1 (en) * 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
US20090195947A1 (en) * 2008-02-04 2009-08-06 Mitsubishi Electric Corporation Protective circuit
JP2009246053A (ja) * 2008-03-29 2009-10-22 Angel Kogyo Kk フレーム板を備えたダイオード
US20120080717A1 (en) * 2010-10-05 2012-04-05 International Business Machines Corporation Bi-directional back-to-back stacked scr for high-voltage pin esd protection, methods of manufacture and design structures
CN102543720A (zh) * 2010-12-07 2012-07-04 中国振华集团永光电子有限公司 一种硅双向瞬态电压抑制二极管及制作方法
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN210092079U (zh) * 2019-07-17 2020-02-18 中国振华集团永光电子有限公司(国营第八七三厂) 一种双向esd二极管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727101U (ja) * 1993-10-25 1995-05-19 オリジン電気株式会社 双方向半導体バリスタ
US6501630B1 (en) * 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
CN2419687Y (zh) * 2000-03-15 2001-02-14 何平 双向硅堆
US20090195947A1 (en) * 2008-02-04 2009-08-06 Mitsubishi Electric Corporation Protective circuit
JP2009246053A (ja) * 2008-03-29 2009-10-22 Angel Kogyo Kk フレーム板を備えたダイオード
US20120080717A1 (en) * 2010-10-05 2012-04-05 International Business Machines Corporation Bi-directional back-to-back stacked scr for high-voltage pin esd protection, methods of manufacture and design structures
CN102543720A (zh) * 2010-12-07 2012-07-04 中国振华集团永光电子有限公司 一种硅双向瞬态电压抑制二极管及制作方法
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN210092079U (zh) * 2019-07-17 2020-02-18 中国振华集团永光电子有限公司(国营第八七三厂) 一种双向esd二极管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
于宗光: "高性能集成电路在片ESD保护设计与评价", 电子与封装, no. 03 *
于宗光: "高性能集成电路在片ESD保护设计与评价", 电子与封装, 第03期, 15 June 2002 (2002-06-15) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916431A (zh) * 2020-08-20 2020-11-10 中国振华集团永光电子有限公司(国营第八七三厂) 一种陶瓷贴片瞬态电压抑制二极管列阵封装结构

Also Published As

Publication number Publication date
CN110379806B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
CN102760724B (zh) 一种联合封装的功率半导体器件
CN202013916U (zh) 具绝缘分流导电结构的均流电极板
CN207338447U (zh) 一种防水软包锂电池模组
CN203456311U (zh) 堆栈式固态电解电容器封装结构
CN110379806A (zh) 一种双向esd二极管及其制作方法
CN102169873B (zh) 一种应用于功率切换器电路的半导体封装结构
CN106158804B (zh) 一种半导体封装结构及其半导体功率器件
CN205985477U (zh) 一种有效增加爬电距离的叠层母排
CN103456513A (zh) 用于降低等效串联电阻的固态电解电容器封装结构及其制作方法
CN206040790U (zh) 一种聚合物电池串联转接板
CN212542421U (zh) 贴片式双向tvs器件
ATE296480T1 (de) Elektrolytzusammensetzung für einen elektrischen doppelschichtkondensator, festpolymerelektrolyt, zusammensetzung für eine polare elektrode, polare elektrode und elektrischer doppelschichtkondensator
CN202855552U (zh) 一种带多个引线焊接端点的金属薄膜电容器
CN206076134U (zh) 一种电源切换结构
CN113488455B (zh) 抗干扰的高速光接收器件
CN106449585B (zh) 一种大电流场效应管的封装结构
CN210092079U (zh) 一种双向esd二极管
CN203277372U (zh) 一种igbt模块封装件
CN204230043U (zh) 抗大拉力大扭矩结构的电容器
CN206363898U (zh) 一种耐高纹波电流及长寿命的铝电解电容器
CN205900535U (zh) 一种大电流场效应管的封装结构
CN204497061U (zh) 方便接线的cbb65型复合交流电容器
CN206250105U (zh) 一种三位一体防弧开关
CN205264684U (zh) 一种高耐压封装子模组
CN205985233U (zh) 一种铅酸蓄电池及电动车

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant