CN102543720A - 一种硅双向瞬态电压抑制二极管及制作方法 - Google Patents

一种硅双向瞬态电压抑制二极管及制作方法 Download PDF

Info

Publication number
CN102543720A
CN102543720A CN2010105751653A CN201010575165A CN102543720A CN 102543720 A CN102543720 A CN 102543720A CN 2010105751653 A CN2010105751653 A CN 2010105751653A CN 201010575165 A CN201010575165 A CN 201010575165A CN 102543720 A CN102543720 A CN 102543720A
Authority
CN
China
Prior art keywords
transient voltage
silicon
diode
suppresses
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105751653A
Other languages
English (en)
Other versions
CN102543720B (zh
Inventor
周鹏
吴贵松
周廷荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yongguang Electronics Coltd
Original Assignee
China Zhenhua Group Yongguang Electronics Coltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yongguang Electronics Coltd filed Critical China Zhenhua Group Yongguang Electronics Coltd
Priority to CN201010575165.3A priority Critical patent/CN102543720B/zh
Publication of CN102543720A publication Critical patent/CN102543720A/zh
Application granted granted Critical
Publication of CN102543720B publication Critical patent/CN102543720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种硅双向瞬态电压抑制二极管及制作方法，该方法是在 P 型硅片两面扩散出两个 N 区，在两个 N 区表面镀镍，划片后得正六边形芯片，将芯片封装在管壳内，引出电极得硅双向瞬态电压抑制二极管。本发明采用贴片式封装，具有体积小，重量轻、瞬间吸收功率大及可靠性高的特点。随着武器装备系统向着小型化、智能化方向发展，具有更小体积和更便于安装的表贴类瞬态电压抑制二极管有更好的发展前景；并且该器件在研制过程中采用了非常先进的平行缝焊封装技术，使得器件内部气氛能够控制在更低的水平，很好的提升的器件的使用寿命，具有更好的可靠性。

Description

一种硅双向瞬态电压抑制二极管及制作方法
技术领域
本发明涉及到一种硅双向瞬态电压抑制二极管及制作方法，属于半导体二极管制作技术领域。
背景技术
瞬态电压抑制二极管是一种高效能的电路保护器件。近年来，航空、航天用电子元器件朝着小型化方向发展，原有的金属封装、玻璃钝化封装瞬态电压抑制二极管已不能满足要求，要求有体积更小的瞬态电压抑制二极管以满足电子设备小型化的要求。
发明内容
本发明的目的在于，提供一种硅双向瞬态电压抑制二极管及制作方法，以缩小硅双向瞬态电压抑制二极管的体积、便于工程安装，从而克服现有技术的不足。
本发明的技术方案是这样构成的：本发明的一种硅双向瞬态电压抑制二极管的制作方法是在P型硅片两面扩散出两个N区，在两个N区表面镀镍，划片后得正六边形芯片，将芯片封装在管壳内，引出电极得硅双向瞬态电压抑制二极管。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述扩散采用扩散台面工艺进行磷扩散。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述P型硅片为P型无错位硅单晶片，电阻率在0.09～0.15Ω.cm之间，厚度在290～310μm之间。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述N区厚度在40～50μm之间。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述N区表面喷砂后镀镍。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述正六边形的顶角为3mm。
前述的硅双向瞬态电压抑制二极管的制作方法中，所述封装采用贴片式封装。
按照前述的制作方法制成的硅双向瞬态电压抑制二极管，包括管壳，管壳内设有芯片，芯片的一个N区直接与A极连接，芯片的另一个N区经连接片与B极连接。
前述的硅双向瞬态电压抑制二极管中，所述管壳与A极和B极之间均设有绝缘体，A极与B极之间也设有绝缘体。
前述的硅双向瞬态电压抑制二极管中，所述管壳上设有盖板。
与现有技术相比，本发明采用贴片式封装，具有体积小，重量轻、瞬间吸收功率大及可靠性高的特点。随着武器装备系统向着小型化、智能化方向发展，具有更小体积和更便于安装的表贴类瞬态电压抑制二极管有更好的发展前景；并且该器件在研制过程中采用了非常先进的平行缝焊封装技术，使得器件内部气氛能够控制在更低的水平，很好的提升的器件的使用寿命，具有更好的可靠性。
附图说明
图1是本发明芯片的结构示意图：
图2是本发明的封装结构示意图。
附图中的标记为：1-管壳，2-芯片，3-A极，4-连接片，5-B极，6-绝缘体，7-盖板。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明，但不作为对本发明的任何限制。
本发明的实施例：本发明的一种硅双向瞬态电压抑制二极管的制作方法是在P型硅片两面扩散出两个N区，在两个N区表面镀镍，划片后得正六边形芯片，将芯片封装在管壳内，引出电极得硅双向瞬态电压抑制二极管。所述扩散采用扩散台面工艺进行磷扩散。所述P型硅片为P型无错位硅单晶片，电阻率在0.09～0.15Ω.cm之间，厚度在290～310μm之间。所述N区厚度在40～50μm之间。所述N区表面喷砂后镀镍。所述正六边形的顶角为3mm。所述封装采用贴片式封装。
按照本发明的制作方法制成的硅双向瞬态电压抑制二极管，其结构示意图如图1和图2所示，本发明的制作方法制成的硅双向瞬态电压抑制二极管包括管壳1，制作时，在管壳1内设有芯片2，将芯片2的一个N区直接与A极3连接，芯片1的另一个N区经连接片4与B极5连接；在管壳1与A极3和B极5之间均设有绝缘体6，在A极与B极之间也设有绝缘体6；然后再管壳1上安装上盖板7即成。
本发明的硅双向瞬态电压抑制二极管型号为SY023型，属瞬态电压保护器，在整机中做过压保护用，其技术指标要求瞬间吸收功率大、反向漏电流小，外形需采用YE0-01A（SMD-0.5）贴片式封装，其外形尺寸较小，综合产品特点和我厂实际生产情况，我们采用了扩散工艺制作PN结。该器件为双向器件，要求击穿电压V （BR） ：37V～40.3V，电压一致性要求高，反向漏电流I R ≤3μA，I P =9.9A，V C ≤53.3V。
瞬态电压抑制器的特点是在规定的反向应用条件下，当承受一个高能量的瞬时过压脉冲时，其工作阻抗能立即降至很低的导通值，允许大电流通过，并将电压箝制到预定水平，从而有效地保护电子线路中的精密元器件免受损坏。根据器件的特点，设计时必须考虑瞬时大能量的吸收问题。当器件管芯尺寸选定后，如何降低瞬态热阻是提高器件瞬态脉冲功率的关键。
根据瞬态热阻公式：
Figure 822521DEST_PATH_IMAGE001
式中：Rth——稳态热阻；
t ——工作时间；
K——热导率；
CP——比热；
W——材料厚度；
ρ——材料密度。
从瞬态热阻公式可知，当材料确定后，τ增大，RTS减小，工作时产生的热量小，温度低。也就是说，它的瞬态吸收功率大，而τ∝W2，可见，增加材料厚度（或体积）能大大减小RTS，使器件能够承受大的瞬时脉冲功率。
对于Si管芯，当片厚为400μm时，不能满足双向瞬态电压抑制器对瞬时大能量的吸收，为此，必须增加其器件内部结构的热时间常数τ。根据我厂实际生产过程中的具体情况，考虑到铜具有一定的热容量和在加工工艺上的可行性，所以采用铜作为提高热时间常数τ的材料，以满足瞬时高能量的冲击。根据上述分析、计算、借鉴相似器件的制作经验，我们对器件的结构设计如下：管芯采用台面工艺制作，选用一定厚度的铜作电极材料，采用铅锡银合金作为焊接材料。
综合考虑产品的电参数和封装形式的要求，采用扩散台面工艺进行芯片试制最为合适，产品的具体设计方案如下：
根据理论计算和实践经验来进行选择，SY023产品选用P型无位错硅单晶片，电阻率（0.09～0.15）Ω.cm，材料厚度（300±10）μm。
管芯结构如图1所示，工艺上，首先对硅片两面进行磷扩散，结深控制在（45±5）μm，得到较理想的N+PN+双向PN结，喷砂后进行镀镍，最后进行划片，为了满足产品瞬态功率的要求，该产品芯片尺寸定为3mm正六边形。
硅双向瞬态电压抑制二极管剖面结构见图2：包括管壳1，管壳1内设有芯片2，芯片2的一个N区直接与A极3连接，芯片1的另一个N区经连接片4与B极5连接。所述管壳1与A极3和B极5之间均设有绝缘体6，A极与B极之间也设有绝缘体6。所述管壳1上设有盖板7。
由于采用了本发明的方法及结构，本发明的SY023硅双向瞬态电压抑制二极管采用贴片式封装，具有体积小，重量轻、瞬间吸收功率大及可靠性高的特点。随着武器装备系统向着小型化、智能化方向发展，具有更小体积和更便于安装的表贴类瞬态电压抑制二极管有更好的发展前景；并且该器件在研制过程中采用了非常先进的平行缝焊封装技术，使得器件内部气氛能够控制在更低的水平，很好的提升的器件的使用寿命，具有更好的可靠性。

Claims (10)

1.一种硅双向瞬态电压抑制二极管的制作方法，其特征在于：该方法是在P型硅片两面扩散出两个N区，在两个N区表面镀镍，划片后得正六边形芯片，将芯片封装在管壳内，引出电极得硅双向瞬态电压抑制二极管。
2.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述扩散采用扩散台面工艺进行磷扩散。
3.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述P型硅片为P型无错位硅单晶片，电阻率在0.09～0.15Ω.cm之间，厚度在290～310μm之间。
4.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述N区厚度在40～50μm之间。
5.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述N区表面喷砂后镀镍。
6.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述正六边形的顶角为3mm。
7.根据权利要求1所述的硅双向瞬态电压抑制二极管的制作方法，其特征在于：所述封装采用贴片式封装。
8.按照权利要求1～7任一权利要求所述的制作方法制成的硅双向瞬态电压抑制二极管，其特征在于：包括管壳（1），管壳（1）内设有芯片（2），芯片（2）的一个N区直接与A极（3）连接，芯片（1）的另一个N区经连接片（4）与B极（5）连接。
9.根据权利要求8所述的硅双向瞬态电压抑制二极管，其特征在于：所述管壳（1）与A极（3）和B极（5）之间均设有绝缘体（6），A极与B极之间也设有绝缘体（6）。
10.根据权利要求8所述的硅双向瞬态电压抑制二极管，其特征在于：所述管壳（1）上设有盖板（7）。
CN201010575165.3A 2010-12-07 2010-12-07 一种硅双向瞬态电压抑制二极管及制作方法 Active CN102543720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010575165.3A CN102543720B (zh) 2010-12-07 2010-12-07 一种硅双向瞬态电压抑制二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010575165.3A CN102543720B (zh) 2010-12-07 2010-12-07 一种硅双向瞬态电压抑制二极管及制作方法

Publications (2)

Publication Number Publication Date
CN102543720A true CN102543720A (zh) 2012-07-04
CN102543720B CN102543720B (zh) 2015-03-04

Family

ID=46350301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010575165.3A Active CN102543720B (zh) 2010-12-07 2010-12-07 一种硅双向瞬态电压抑制二极管及制作方法

Country Status (1)

Country Link
CN (1) CN102543720B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379806A (zh) * 2019-07-17 2019-10-25 中国振华集团永光电子有限公司（国营第八七三厂） 一种双向esd二极管及其制作方法
CN111649831A (zh) * 2020-05-20 2020-09-11 无锡物联网创新中心有限公司 热敏mems阵列器件热学参数测试方法及测试电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245412A (en) * 1992-02-18 1993-09-14 Square D Company Low capacitance silicon transient suppressor with monolithic structure
JP2004071772A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 高周波パッケージ
CN101621002A (zh) * 2009-08-05 2010-01-06 百圳君耀电子（深圳）有限公司 一种低压瞬态电压抑制二极管芯片的制造方法
US20100025807A1 (en) * 2008-07-30 2010-02-04 Trion Technology, Inc. Discrete Semiconductor Device and Method of Forming Sealed Trench Junction Termination
CN201440417U (zh) * 2009-08-21 2010-04-21 朝阳无线电元件有限责任公司 瞬态电压抑制二极管
KR100981793B1 (ko) * 2010-01-15 2010-09-10 주식회사 오디텍 양방향 브레이크다운 보호기능을 갖는 저전압 과도전압 억압디바이스 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245412A (en) * 1992-02-18 1993-09-14 Square D Company Low capacitance silicon transient suppressor with monolithic structure
JP2004071772A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 高周波パッケージ
US20100025807A1 (en) * 2008-07-30 2010-02-04 Trion Technology, Inc. Discrete Semiconductor Device and Method of Forming Sealed Trench Junction Termination
CN101621002A (zh) * 2009-08-05 2010-01-06 百圳君耀电子（深圳）有限公司 一种低压瞬态电压抑制二极管芯片的制造方法
CN201440417U (zh) * 2009-08-21 2010-04-21 朝阳无线电元件有限责任公司 瞬态电压抑制二极管
KR100981793B1 (ko) * 2010-01-15 2010-09-10 주식회사 오디텍 양방향 브레이크다운 보호기능을 갖는 저전압 과도전압 억압디바이스 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379806A (zh) * 2019-07-17 2019-10-25 中国振华集团永光电子有限公司（国营第八七三厂） 一种双向esd二极管及其制作方法
CN110379806B (zh) * 2019-07-17 2024-04-16 中国振华集团永光电子有限公司（国营第八七三厂） 一种双向esd二极管及其制作方法
CN111649831A (zh) * 2020-05-20 2020-09-11 无锡物联网创新中心有限公司 热敏mems阵列器件热学参数测试方法及测试电路
CN111649831B (zh) * 2020-05-20 2021-08-06 无锡物联网创新中心有限公司 热敏mems阵列器件热学参数测试方法及测试电路

Also Published As

Publication number Publication date
CN102543720B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
CN103138027A (zh) 高导热电池组件
JP2015537388A (ja) 光起電力コンポーネントのアルミ後板の絶縁方法
CN102709276A (zh) 低电容金属封装硅瞬态电压抑制二极管及其制造方法
CN102709333A (zh) 低电容玻璃实体封装硅瞬态电压抑制二极管及其制造方法
CN201877435U (zh) 一种硅双向瞬态电压抑制二极管
CN102543720B (zh) 一种硅双向瞬态电压抑制二极管及制作方法
CN107393884A (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN207398071U (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN102867788B (zh) 基于新型覆金属陶瓷基板的功率模块
Chen et al. Thermal characterization of a novel 3D stacked package structure by CFD simulation
CN108269859B (zh) 一种双向瞬态电压抑制二极管及制造方法
CN203104246U (zh) 一种位置传感器内置的开关磁阻电机
CN114256172A (zh) 功率mosfet的高可靠性封装结构及封装工艺
CN106159670A (zh) 一种提高半导体激光器散热效率的方法及封装结构
CN206432253U (zh) 半导体器件
CN202488876U (zh) 一种具有散热结构的led封装金属基线路板
Imakiire et al. Investigation of prototype SiC power module structure for low inductance and high heat operation
CN214477477U (zh) 高温冶金键合玻璃钝化实体封装表贴二极管
CN201392840Y (zh) 单面叉指式太阳电池切片的贴片板
CN219287458U (zh) 光伏快速关断器及光伏接线盒
CN203708192U (zh) 一种光伏接线盒
CN202695509U (zh) 一种太阳能光伏装置
CN201995197U (zh) 一种印制板级元器件控噪装置
CN210129509U (zh) 芯片封装、智能功率模块及空调器
CN201341055Y (zh) 一种油冷发电机的电机壳体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant