CN110379772B - 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法 - Google Patents

提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法 Download PDF

Info

Publication number
CN110379772B
CN110379772B CN201910670141.7A CN201910670141A CN110379772B CN 110379772 B CN110379772 B CN 110379772B CN 201910670141 A CN201910670141 A CN 201910670141A CN 110379772 B CN110379772 B CN 110379772B
Authority
CN
China
Prior art keywords
semiconductor substrate
time
trench
sigma
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910670141.7A
Other languages
English (en)
Other versions
CN110379772A (zh
Inventor
夏军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910670141.7A priority Critical patent/CN110379772B/zh
Publication of CN110379772A publication Critical patent/CN110379772A/zh
Application granted granted Critical
Publication of CN110379772B publication Critical patent/CN110379772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及提高西格玛沟槽刻蚀工艺稳定性的方法和锗硅外延层的形成方法，涉及半导体芯片制造技术，通过在干法刻蚀/湿法清洗/湿法刻蚀的三道工序之间引入等待时间的概念，由于干法刻蚀后的残留物里有卤族元素的残留，这些副产物会影响后续清洗过程中的氧化层密度与厚度，导致湿法刻蚀工艺无法正常进行，在三道工序之间给予足够的等待时间，环境中的水气可以帮助卤化物气化，修复表面，环境中的自然氧气可以帮助形成饱和致密的氧化层，以此提高湿法刻蚀的稳定性，因此本发明在不提高工艺成本及复杂度的基础上提高了西格玛沟槽刻蚀工艺稳定性。

Description

提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种提高西格玛沟槽刻蚀工艺稳定性的方法和锗硅外延层的形成方法。
背景技术
在半导体制造技术领域，随着半导体技术的发展，各种半导体器件的特征尺寸不断减小，且对半导体器件性能的要求越来越高。如对于PMOS器件,需要更大的驱动电流以提高电路的响应速度。
现有技术中，为了同时增加NMOS器件和PMOS器件的驱动电流，一般采用<110> 晶向的晶圆，并在沟道施加不同应力的方式来分别提高NMOS器件和PMOS器件的性能。请参阅图1，图1为CMOS驱动电流与应力的关系示意图。如图1所示，压应力提高 PMOS驱动电流，拉应力提高NMOS驱动电流。然而，伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小，传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求。
随着CMOS技术进入28nm及以下关键尺寸后，为了进一步增加PMOS区的压应力，必须采用锗硅(SiGe)外延技术来达到器件大幅微缩后加大PMOS的压应力以此提高器件的整体响应速度。请参阅图2，图2为锗硅外延增加PMOS压应力的示意图。如图2 所示，通过锗硅(SiGe)外延技术在PMOS的漏源区形成锗硅外延层，以提高PMOS的驱动电流。而在锗硅(SiGe)外延技术中，西格玛沟槽刻蚀是影响PMOS驱动电流的关键工艺步骤，西格玛沟槽刻蚀的关键尺寸的稳定性决定了器件性能的稳定性。
西格玛沟槽刻蚀由一系列的干法刻蚀/湿法清洗/湿法刻蚀组成，西格玛沟槽刻蚀后的关键尺寸要求控制在原子级别的标准差，请参阅图3，图3为西格玛沟槽的关键尺寸示意图，所以在干法刻蚀/湿法清洗/湿法刻蚀等三道工艺生产中，对于机台维护等本身能力的参数卡控都有着及其严苛的标准。然而，硅的干法刻蚀过程中会在硅沟槽表面产生大量的高分子副产物，在此后的表面清洗过程中又会有造成表面粗糙的表面氧化层，这些微观到原子级别的因素，使得西格玛沟槽的湿法刻蚀难以得到稳定的关键尺寸结果，并且最终影响到锗硅外延出现各种缺陷，降低西格玛沟槽刻蚀工艺稳定性。
发明内容
本发明的目的在于提供一种提高西格玛沟槽刻蚀工艺稳定性的方法，以提高西格玛沟槽刻蚀工艺稳定性。
本发明提供的提高西格玛沟槽刻蚀工艺稳定性的方法，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；S2：在半导体衬底上形成氮化硅层，氮化硅层覆盖PMOS的栅极结构的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成 PMOS的栅极结构的侧墙；S3：采用卤族元素气体进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽，其中干法刻蚀产生包括卤族元素的副产物；S4：在步骤S3之后等待时间 t1，其中t1为位于Q1至Q2之间的任一时间，其中Q1为确保干法刻蚀后的卤族元素的副产物与环境中的水气有充分时间反应并且从半导体衬底表面挥发的时间，Q2为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；S5：在步骤S4之后湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物；S6：在步骤S5之后等待时间t2，其中t2为位于Q3 至Q4之间的任一时间，其中Q3为确保湿法清洗后有足够的自然氧化的时间而在半导体衬底表面形成饱和致密氧化层的时间，Q4为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；以及S7：在步骤S6之后湿法刻蚀半导体衬底沟槽以形成西格玛沟槽。
更进一步的，在步骤S1中提供的半导体衬底上的有源区内还形成有P阱，在P 阱上形成有NMOS的栅极结构，步骤S2之后，还包括步骤Sa：对氮化硅表面处理工艺；以及步骤Sb：用光刻胶将NMOS区覆盖，形成NMOS区阻挡层。
更进一步的，在步骤Sa中采用等离子O2/N2对氮化硅表面进行处理。
更进一步的，所述卤族元素气体为HBr或Cl2。
更进一步的，所述卤族元素的副产物为Br或F。
更进一步的，其特征在于，步骤S4中，在等待时间t1内步骤S3中产生的卤族元素的副产物与环境中的水气反应并且从半导体衬底表面挥发，并确保半导体衬底表面不被外界水气或者其它气氛污染。
更进一步的，步骤S6中，在等待时间t2内在半导体衬底表面进行自然氧化，而在半导体衬底表面形成饱和致密氧化层，并半导体衬底表面不被外界水气或者其它气氛污染。
更进一步的，在步骤S5中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
更进一步的，在步骤S7中使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽以形成西格玛沟槽。
更进一步的，步骤S2中，采用沉积工艺形成氮化硅层。
更进一步的，Q1的取值为60分钟。
更进一步的，Q2的取值为180分钟。
更进一步的，Q3的取值为180分钟。
更进一步的，Q4的取值为300分钟。
本发明还提供一种锗硅外延层的形成方法，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；S2：在半导体衬底上形成氮化硅层，氮化硅层覆盖PMOS的栅极结构的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成PMOS 的栅极结构的侧墙；S3：采用卤族元素气体进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽，其中干法刻蚀产生包括卤族元素的副产物；S4：在步骤S3之后等待时间t1，其中t1为位于Q1至Q2之间的任一时间，其中Q1为确保干法刻蚀后的卤族元素的副产物与环境中的水气有充分时间反应并且从半导体衬底表面挥发的时间，Q2 为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；S5：在步骤S4之后湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物；S6：在步骤S5之后等待时间 t2，其中t2为位于Q3至Q4之间的任一时间，其中Q3为确保湿法清洗后有足够的自然氧化的时间而在半导体衬底表面形成饱和致密氧化层的时间，Q4为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；S7：在步骤S6之后湿法刻蚀半导体衬底沟槽以形成西格玛沟槽；S8：湿法清洗西格玛沟槽；以及S9：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。
更进一步的，在步骤S8中使用SPM+SC1进行湿法清洗西格玛沟槽。
本发明提供的提高西格玛沟槽刻蚀工艺稳定性的方法和锗硅外延层的形成方法，通过在干法刻蚀/湿法清洗/湿法刻蚀的三道工序之间引入等待时间的概念，由于干法刻蚀后的残留物里有卤族元素的残留，这些副产物会影响后续清洗过程中的氧化层密度与厚度，导致湿法刻蚀工艺无法正常进行，在三道工序之间给予足够的等待时间，环境中的水气可以帮助卤化物气化，修复表面，环境中的自然氧气可以帮助形成饱和致密的氧化层，以此提高湿法刻蚀的稳定性，因此本发明在不提高工艺成本及复杂度的基础上提高了西格玛沟槽刻蚀工艺稳定性。
附图说明
图1为CMOS驱动电流与应力的关系示意图。
图2为锗硅外延增加PMOS压应力的示意图。
图3为西格玛沟槽的关键尺寸示意图。
图4为本发明第一实施例的提高西格玛沟槽刻蚀工艺稳定性的方法的流程图。
图5为本发明第一实施例的提高西格玛沟槽刻蚀工艺稳定性的过程示意图。
图6为本发明第二实施例的提高西格玛沟槽刻蚀工艺稳定性的方法的过程示意图。
图7为本发明一实施例的等待时间t1内半导体衬底表面示意图。
图8为本发明一实施例的等待时间t2内半导体衬底表面示意图。
图9为现有技术中干法刻蚀和湿法清洗工艺后半导体衬底表面示意图。
图10为本发明一实施例的锗硅外延层的形成过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明第一实施例中，提供一种提高西格玛沟槽刻蚀工艺稳定性的方法，具体的，请参阅图4，图4为本发明第一实施例的提高西格玛沟槽刻蚀工艺稳定性的方法的流程图，并请参阅图5，图5为本发明第一实施例的提高西格玛沟槽刻蚀工艺稳定性的过程示意图。本发明一实施例的提高西格玛沟槽刻蚀工艺稳定性的方法，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱(N-well)110，在N阱上形成有PMOS的栅极结构120和PMOS的源漏区130；S2：在半导体衬底上形成氮化硅层200，氮化硅层覆盖PMOS的栅极结构120的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成PMOS的栅极结构120的侧墙140；S3：采用卤族元素气体进行干法刻蚀，在PMOS的源漏区130形成半导体衬底沟槽300，其中干法刻蚀产生包括卤族元素的副产物；S4：在步骤S3之后等待时间t1，其中t1为位于Q1至Q2之间的任一时间，其中Q1为确保干法刻蚀后的卤族元素的副产物与环境中的水气有充分时间反应并且从半导体衬底表面挥发的时间，Q2为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；S5：在步骤S4之后湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物； S6：在步骤S5之后等待时间t2，其中t2为位于Q3至Q4之间的任一时间，其中Q3为确保湿法清洗后有足够的自然氧化的时间而在半导体衬底表面形成饱和致密氧化层的时间，Q4 为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；以及S7：在步骤S6之后湿法刻蚀半导体衬底沟槽300以形成西格玛沟槽400。
现有技术中，西格玛沟槽刻蚀工艺由一系列的干法刻蚀/湿法清洗/湿法刻蚀组成，但在干法刻蚀/湿法清洗/湿法刻蚀等工艺参数都稳定的前提下，仍然会有一些晶圆出现西格玛沟槽关键尺寸大幅偏离要求范围的情况。本发明中，如上所述，在干法刻蚀/湿法清洗/湿法刻蚀的三道工序之间引入等待时间的概念，由于干法刻蚀后的残留物里有卤族元素的残留，这些副产物会影响后续清洗过程中的氧化层密度与厚度，导致湿法刻蚀工艺无法正常进行，在三道工序之间给予足够的等待时间，环境中的水气可以帮助卤化物气化，修复表面，环境中的自然氧气可以帮助形成饱和致密的氧化层，以此提高湿法刻蚀的稳定性，因此本发明在不提高工艺成本及复杂度的基础上提高了西格玛沟槽刻蚀工艺稳定性。
具体的，如图5所示，在图5a中，提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱(N-well)110，在N阱上形成有PMOS的栅极结构120和PMOS的源漏区130，也即步骤S1；在图5b中，在半导体衬底上形成氮化硅层200，氮化硅层覆盖PMOS的栅极结构120的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成PMOS的栅极结构120的侧墙140，也即步骤S2；在图5c中，采用卤族元素气体进行干法刻蚀在PMOS的源漏区130 形成半导体衬底沟槽300，其中干法刻蚀产生卤族元素的副产物，也即步骤S3；在步骤S3之后等待时间t1，在等待时间t1内步骤S3中产生的卤族元素的副产物与环境中的水气反应并且从半导体衬底表面挥发，并确保半导体衬底表面不被外界水气或者其它气氛污染，也即步骤S4；在图5d中，在步骤S4之后湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物，也即步骤S5；在步骤S5之后等待时间t2，在等待时间t2内在半导体衬底表面进行自然氧化，而在半导体衬底表面形成饱和致密氧化层，并半导体衬底表面不被外界水气或者其它气氛污染，也即步骤S6；在图5e中，在步骤S6之后湿法刻蚀半导体衬底沟槽300以形成西格玛沟槽400，也即步骤S7。
在本发明一实施例中，Q1的取值为60分钟；Q2的取值为180分钟；Q3的取值为180分钟； Q4的取值为300分钟。
而现有技术中，本领域的技术人员普遍认为干法刻蚀/湿法清洗/湿法刻蚀工艺之间的间隔时间越短越好。而本发明突破此技术偏见，在干法刻蚀/湿法清洗/湿法刻蚀的三道工序之间引入等待时间，在不改变其它步骤工艺和步骤流程的基础上即可提高西格玛沟槽刻蚀工艺稳定性。
具体的，请参阅图6，图6为本发明第二实施例的提高西格玛沟槽刻蚀工艺稳定性的方法的过程示意图。并请参阅图5，如图5所示，在半导体衬底上的有源区内还形成有P 阱(P-well)120，在P阱上形成有NMOS的栅极结构220。在此半导体衬底结构下，请参阅图6，如图6所示，在第一实施例的提高西格玛沟槽刻蚀工艺稳定性的方法的图5b所示的氮化硅层的形成工艺后，即步骤S2之后，还包括步骤Sa：对氮化硅表面处理工艺；和步骤Sb：用光刻胶将NMOS区覆盖，形成NMOS区阻挡层。之后再进行步骤S3，也即仅在PMOS 的漏源区形成锗硅外延层，以提高PMOS器件的应力。在本发明一实施例中，在步骤Sa 中采用等离子O2/N2对氮化硅表面进行处理。
步骤S2中，在本发明一实施例中，采用沉积工艺形成氮化硅层200。
步骤S3中，在本发明一实施例中，所述卤族元素气体为HBr或Cl2，在本发明一实施例中，所述卤族元素的副产物为Br或F。步骤S4中，在步骤S3之后等待时间t1，在等待时间t1内步骤S3中产生的卤族元素的副产物与环境中的水气反应并且从半导体衬底表面挥发，并确保半导体衬底表面不被外界水气或者其它气氛污染。具体的，可参阅图7，图7为本发明一实施例的等待时间t1内半导体衬底表面示意图，如图7所示，步骤S3中产生的卤族元素的副产物与环境中的水气反应并且从半导体衬底表面挥发。在步骤S5中湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物；在步骤S5之后等待时间t2，具体的，可参阅图8，图8为本发明一实施例的等待时间t2内半导体衬底表面示意图，如图 8所示，步骤S6中，在等待时间t2内在半导体衬底表面进行自然氧化，而在半导体衬底表面形成饱和致密氧化层，并半导体衬底表面不被外界水气或者其它气氛污染，并在等待时间t2内形成的饱和致密氧化层提高了步骤S7中湿法刻蚀的稳定性，进而提高了西格玛沟槽刻蚀工艺稳定性。
而在现有技术中，干法刻蚀/湿法清洗/湿法刻蚀工艺紧密顺序进行，前道工艺残留导致半导体衬底表面无法形成饱和致密的氧化层，而在半导体衬底表面形成多变的形貌，进而导致后续的湿法刻蚀不稳定。具体的，可参阅图9，图9为现有技术中干法刻蚀和湿法清洗工艺后半导体衬底表面示意图。
更具体的，在本发明一实施例中，在步骤S5中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物。
更具体的，在本发明一实施例中，在步骤S7中使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽300以形成西格玛沟槽400。四甲基氢氧化铵溶液(TMAH)在<100>面和<111>面上对硅的刻蚀选择比可到40：1至70：1，所以可以将硅的湿法刻蚀停在<111>面，进而形成西格玛沟槽。
更具体的，在本发明一实施例中，还提供一种锗硅外延层的形成方法，在上述的提高西格玛沟槽刻蚀工艺稳定性的方法的基础上，更包括S8：湿法清洗西格玛沟槽400；和S9：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。具体的，可参阅图10，图 10为本发明一实施例的锗硅外延层的形成过程示意图，在图10a中，湿法清洗西格玛沟槽400，在图10b中，在西格玛沟槽400中进行锗硅外延生长，形成锗硅外延层500。从而采用锗硅外延技术提高PMOS器件压应力，而提高PMOS器件的驱动电流。因锗硅外延的质量取决于西格玛沟槽的形状，对于西格玛沟槽的关键尺寸的控制是整个工艺流程的重要环节。由于通过上述的提高西格玛沟槽刻蚀工艺稳定性的方法提高了西格玛沟槽刻蚀的关键尺寸的稳定性，因此提高了PMOS器件性能的稳定性
更具体的，在本发明一实施例中，在步骤S8中使用SPM+SC1进行湿法清洗西格玛沟槽400。
综上所述，通过在干法刻蚀/湿法清洗/湿法刻蚀的三道工序之间引入等待时间的概念，由于干法刻蚀后的残留物里有卤族元素的残留，这些副产物会影响后续清洗过程中的氧化层密度与厚度，导致湿法刻蚀工艺无法正常进行，在三道工序之间给予足够的等待时间，环境中的水气可以帮助卤化物气化，修复表面，环境中的自然氧气可以帮助形成饱和致密的氧化层，以此提高湿法刻蚀的稳定性，因此本发明在不提高工艺成本及复杂度的基础上提高了西格玛沟槽刻蚀工艺稳定性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；
S2：在半导体衬底上形成氮化硅层，氮化硅层覆盖PMOS的栅极结构的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成PMOS的栅极结构的侧墙；
S3：采用卤族元素气体进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽，其中干法刻蚀产生包括卤族元素的副产物；
S4：在步骤S3之后等待时间t1，其中t1为位于Q1至Q2之间的任一时间，其中Q1为确保干法刻蚀后的卤族元素的副产物与环境中的水气有充分时间反应并且从半导体衬底表面挥发的时间，Q2为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；
S5：在步骤S4之后湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物；
S6：在步骤S5之后等待时间t2，其中t2为位于Q3至Q4之间的任一时间，其中Q3为确保湿法清洗后有足够的自然氧化的时间而在半导体衬底表面形成饱和致密氧化层的时间，Q4为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；以及
S7：在步骤S6之后湿法刻蚀半导体衬底沟槽以形成西格玛沟槽。
2.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，在步骤S1中提供的半导体衬底上的有源区内还形成有P阱，在P阱上形成有NMOS的栅极结构，步骤S2之后，还包括步骤Sa：对氮化硅表面处理工艺；以及步骤Sb：用光刻胶将NMOS区覆盖，形成NMOS区阻挡层。
3.根据权利要求2所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，在步骤Sa中采用等离子O2/N2对氮化硅表面进行处理。
4.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，所述卤族元素气体为HBr或Cl2。
5.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，所述卤族元素的副产物为Br或F。
6.根据权利要求1或4任一项所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，步骤S4中，在等待时间t1内步骤S3中产生的卤族元素的副产物与环境中的水气反应并且从半导体衬底表面挥发，并确保半导体衬底表面不被外界水气或者其它气氛污染。
7.根据权利要求6所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，步骤S6中，在等待时间t2内在半导体衬底表面进行自然氧化，而在半导体衬底表面形成饱和致密氧化层，并半导体衬底表面不被外界水气或者其它气氛污染。
8.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，在步骤S5中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
9.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，在步骤S7中使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽以形成西格玛沟槽。
10.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，步骤S2中，采用沉积工艺形成氮化硅层。
11.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，Q1的取值为60分钟。
12.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，Q2的取值为180分钟。
13.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，Q3的取值为180分钟。
14.根据权利要求1所述的提高西格玛沟槽刻蚀工艺稳定性的方法，其特征在于，Q4的取值为300分钟。
15.一种锗硅外延层的形成方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；
S2：在半导体衬底上形成氮化硅层，氮化硅层覆盖PMOS的栅极结构的顶部和侧部，并覆盖露出的半导体衬底，其中氮化硅层形成PMOS的栅极结构的侧墙；
S3：采用卤族元素气体进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽，其中干法刻蚀产生包括卤族元素的副产物；
S4：在步骤S3之后等待时间t1，其中t1为位于Q1至Q2之间的任一时间，其中Q1为确保干法刻蚀后的卤族元素的副产物与环境中的水气有充分时间反应并且从半导体衬底表面挥发的时间，Q2为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；
S5：在步骤S4之后湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物；
S6：在步骤S5之后等待时间t2，其中t2为位于Q3至Q4之间的任一时间，其中Q3为确保湿法清洗后有足够的自然氧化的时间而在半导体衬底表面形成饱和致密氧化层的时间，Q4为确保半导体衬底表面不被外界水气或者其它气氛污染的时间；
S7：在步骤S6之后湿法刻蚀半导体衬底沟槽以形成西格玛沟槽；
S8：湿法清洗西格玛沟槽；以及
S9：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。
16.根据权利要求15所述的锗硅外延层的形成方法，其特征在于，在步骤S8中使用SPM+SC1进行湿法清洗西格玛沟槽。
CN201910670141.7A 2019-07-24 2019-07-24 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法 Active CN110379772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670141.7A CN110379772B (zh) 2019-07-24 2019-07-24 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670141.7A CN110379772B (zh) 2019-07-24 2019-07-24 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法

Publications (2)

Publication Number Publication Date
CN110379772A CN110379772A (zh) 2019-10-25
CN110379772B true CN110379772B (zh) 2021-06-15

Family

ID=68255468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670141.7A Active CN110379772B (zh) 2019-07-24 2019-07-24 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法

Country Status (1)

Country Link
CN (1) CN110379772B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027478A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 형성방법
CN102034711A (zh) * 2009-09-25 2011-04-27 中芯国际集成电路制造(上海)有限公司 具有轻掺杂漏结构的晶体管的制造方法
CN102135727A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 在超低透光率干法刻蚀工艺中改善图形缺陷的方法
CN104064468B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104124171B (zh) * 2013-04-28 2017-12-29 中芯国际集成电路制造(上海)有限公司 P型鳍式场效应晶体管及其形成方法
US9548303B2 (en) * 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
CN109427544B (zh) * 2017-09-01 2021-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN110379772A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
US8383485B2 (en) Epitaxial process for forming semiconductor devices
US7491615B2 (en) Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors
US8450166B2 (en) Method of fabricating semiconductor devices
US7432167B2 (en) Method of fabricating a strained silicon channel metal oxide semiconductor transistor
TW201721744A (zh) 半導體裝置與其製造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
US9583356B1 (en) Method for forming semiconductor device structure
US8304349B2 (en) Method to integrate gate etching as all-in-one process for high K metal gate
US7306681B2 (en) Method of cleaning a semiconductor substrate
JP2007088138A (ja) 半導体装置の製造方法
CN110379772B (zh) 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法
CN109545658B (zh) 具有锗硅源漏的mos晶体管的制造方法
JPH07202179A (ja) 半導体ｍｏｓトランジスタの製造方法
JP2009200225A (ja) 半導体装置及びその製造方法
KR100852894B1 (ko) 반도체 장치의 불순물 영역 형성 방법.
JP6083150B2 (ja) 半導体装置の製造方法
CN102054686B (zh) 形成cmos器件应力膜的方法
US20120295420A1 (en) Semiconductor devices with reduced sti topography by using chemical oxide removal
JP2663946B2 (ja) 半導体装置の製造方法
CN111477590B (zh) 栅极制作方法
US9514993B2 (en) Method for manufacturing semiconductor devices comprising epitaxial layers
KR100546397B1 (ko) 게이트 씨닝을 방지할 수 있는 씨모스 트랜지스터의제조방법
CN113257743B (zh) 半导体器件、制作方法及三维存储器
EP4350737A1 (en) Manufacturing method for semiconductor structure, and semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant