CN110365423A - 一种无线电soc平台dut的验证方法 - Google Patents

一种无线电soc平台dut的验证方法 Download PDF

Info

Publication number
CN110365423A
CN110365423A CN201910648436.4A CN201910648436A CN110365423A CN 110365423 A CN110365423 A CN 110365423A CN 201910648436 A CN201910648436 A CN 201910648436A CN 110365423 A CN110365423 A CN 110365423A
Authority
CN
China
Prior art keywords
dut
signal
file
fpga
parameter information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910648436.4A
Other languages
English (en)
Other versions
CN110365423B (zh
Inventor
肖卓凌
刘嘉珺
陈昳霏
阎波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910648436.4A priority Critical patent/CN110365423B/zh
Publication of CN110365423A publication Critical patent/CN110365423A/zh
Application granted granted Critical
Publication of CN110365423B publication Critical patent/CN110365423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085—Monitoring; Testing using service channels; using auxiliary channels using test signal generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种无线电SOC平台DUT的验证方法，其包括步骤S1‑S8，本方案通过处理器与FPGA的DMA接口作为整个验证测试平台的驱动层，提高了输入测试激励的供给速度，从而能更快速的完成高覆盖率的测试验证，并且将输入激励与结果向量保存成文件的形式，有利于验证的重现。DUT的输入激励端与结果向量输出端都通过DMA模块连接到处理器和FPGA的AXI总线上，DUT模块的输入激励与结果向量分析通过处理器来进行控制，输入测试激励由于采用DMA下发，可以并行完成多个模块的测试，整个测试平台运行在实际的原型机中，验证效率高效。

Description

一种无线电SOC平台DUT的验证方法
技术领域
本发明涉及SOC平台验证技术领域，具体涉及一种无线电SOC平台DUT的验证方法。
背景技术
SOC验证是进行软硬件协同设计中的一个重要概念，协同验证可以让依赖于软件的硬件能在系统可用之前便可进行测试与调试，也可以为硬件提供测试激励。SOC协同验证的作用在于两点：使软件设计在早期便能访问硬件、为硬件设计提供了额外的激励，如图2所示为SOC验证平台框图。
在SOC设计与验证中，对于DUT(待测模块)的验证方法常用的是在仿真环境中搭建测试平台，编写测试激励，并对DUT输出的结果向量进行验证，这样的验证方法存在的问题在于在仿真环境中进行仿真验证，仿真的时间随着测试激励量的增加而变得非常长，导致了仿真效率不高。
发明内容
针对现有技术的上述不足，本发明提供了一种能完成较高测试率的无线电SOC平台DUT的验证方法。
为达到上述发明目的，本发明所采用的技术方案为：
提供一种无线电SOC平台DUT的验证方法，其包括以下步骤：
S1：生成DUT的输入激励文件，激励文件包括IQ信号和DUT的控制参数信息；
S2：处理器读取控制参数信息，并通过lite总线控制DUT运行工作模式；
S3：处理器将IQ信号通过DMA接口下发到FPGA的FIFO中；
S4：FPGA中的测试平台以设定的速率读取FIFO中的IQ信号，并将IQ信号传送至无线电SOC平台的DUT中；
S5：DUT在FM调制模式下将IQ信号调解为FM单音信号，并作为DUT的输出信号；
S6：FPGA中的测试平台将DUT输出的FM单音信号输入到FPGA的FIFO中；
S6：处理器读取FIFO中的FM单音信号，并将FM单音信号打包成文件格式；
S7：将文件格式的FM单音信号输入matlab中，并画出其频谱，读取其频谱中的频率，并将读取的频率与设定的频率进行比较，进行验证。
进一步地，步骤S1包括：
S11：利用matlab生成FM调制的IQ信号；
S12：将IQ信号以浮点型数据类型保存成txt文件格式，并拷贝进存储器中；
S13：将DUT的控制参数信息设置为FM解调模式，并将控制参数信息生成配置文件，拷贝到存储器中；
S14：将txt文件格式的IQ信号和配置文件格式的控制参数信息生成激励文件。
进一步地，步骤S2包括：
S21：处理器通过存储器中存储的系统镜像运行软件的操作系统，读取激励文件中的控制参数信息，并将其下发到FPGA中；
S22：FPGA端的lite总线获取下发的控制参数信息，并通过DUT的控制端输入到DUT中，控制DUT运行工作模式。
进一步地，步骤S6中的FM单音信号文件格式为txt文件格式。
本发明的有益效果为：本方案通过处理器与FPGA的DMA接口作为整个验证测试平台的驱动层，提高了输入测试激励的供给速度，从而能更快速的完成高覆盖率的测试验证，并且将输入激励与输出结果向量保存成文件的形式，有利于验证的重现。
DUT的输入激励端与输出结果向量的输出端都通过DMA模块连接到处理器和FPGA的AXI总线上，DUT模块的输入激励与结果向量分析通过处理器来进行控制，输入测试激励由于采用DMA下发，可以并行完成多个模块的测试，整个测试平台运行在实际的原型机中，验证效率高效。
附图说明
图1为无线电SOC平台DUT的验证方法的原理图。
图2为SOC验证平台的框图。
图3为输入的调制信号的频域图。
图4为输出的FM解调信号频域图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
本实施例的DUT为解调模块，如图1所示，软件无线电SOC平台DUT(解调模块)的验证方法包括以下步骤：
S1：生成DUT(解调模块)的输入激励文件，激励文件包括IQ信号和DUT(解调模块)的控制参数信息；并拷贝到存储器中，本方案优选存储器为SD卡。
步骤S1还包括：
S11：利用matlab生成FM调制的IQ信号；
S12：将IQ信号以浮点型数据类型保存成txt文件格式，并拷贝进存储器中；
S13：将DUT(解调模块)的控制参数信息设置为FM解调模式，并将控制参数信息生成配置文件，拷贝到存储器中。
S14：txt文件格式的IQ信号和配置文件格式的控制参数信息共同生成激励文件。
S2：处理器读取控制参数信息，并通过lite总线控制DUT(解调模块)运行工作模式。
步骤S2还包括：
S21：处理器通过存储器中存储的系统镜像运行软件的操作系统，读取激励文件中的控制参数信息，并将其下发到FPGA(现场可编程门阵列)中；
S22：FPGA(现场可编程门阵列)端的lite总线获取下发的控制参数信息，并通过DUT(解调模块)的控制端输入到DUT(解调模块)中，控制DUT(解调模块)运行工作模式。
S3：处理器将IQ信号通过DMA接口下发到FPGA(现场可编程门阵列)的FIFO中。
S4：FPGA(现场可编程门阵列)中的测试平台以设定的速率读取FIFO中的IQ信号，并将IQ信号传送至无线电SOC平台的DUT(解调模块)中。
S5：DUT(解调模块)在FM调制模式下将IQ信号调解为FM单音信号，并作为DUT(解调模块)的输出信号；在IQ信号传送至DUT(解调模块)中的过程中，DUT(解调模块)会产生对应的输出向量数据，此实施例中输出向量数据为FM单音信号数据；输出信号为FM单音信号，FPGA(现场可编程门阵列)中的测试平台将DUT(解调模块)的FM单音信号通过DMA接口上传至处理器中。
S6：FPGA中的测试平台将DUT输出的FM单音信号输入到FPGA的FIFO中。
S7：处理器读取FIFO中的FM单音信号，并将FM单音信号打包成文件格式；步骤S6中的文件格式为txt文件格式，输出向量数据保存在存储器中。
S8：将文件格式的FM单音信号输入matlab中，并画出其频谱，读取其频谱中的频率，并将读取的频率与设定的频率进行比较，验证结果。
本方案通过处理器与FPGA(现场可编程门阵列)的DMA接口作为整个验证测试平台的驱动层，处理器优选AMD处理器，提高了输入测试激励的供给速度，从而能更快速的完成高覆盖率的测试验证，并且将输入激励与输出结果向量保存成文件的形式，有利于验证的重现。
DUT(解调模块)的输入激励端与输出结果向量的输出端都通过DMA模块连接到处理器和FPGA(现场可编程门阵列)的AXI总线上，DUT(解调模块)模块的输入激励与结果向量分析通过处理器来进行控制，输入测试激励由于采用DMA下发，可以并行完成多个模块的测试，整个测试平台运行在实际的原型机中，验证效率高效。
如图3所示，运用本方法进行测试的效果图，测试条件为：调制方式FM调制，则根据图1可知经过DUT(解调模块)后输出的数据应该为FM单音号。
如图4所示为本方案DUT(解调模块)输出的FM单音信号的时域波形图，可以看出，DUT(解调模块)正常地工作在FM解调模式下，输出FM解调后的频谱数据，其中标记的点的信息即为FM的调制率。

Claims (4)

1.一种无线电SOC平台DUT的验证方法，其特征在于，包括以下步骤：
S1：生成DUT的输入激励文件，所述激励文件包括IQ信号和DUT的控制参数信息；
S2：处理器读取控制参数信息，并通过lite总线控制DUT运行工作模式；
S3：处理器将IQ信号通过DMA接口下发到FPGA的FIFO中；
S4：FPGA中的测试平台以设定的速率读取FIFO中的IQ信号，并将IQ信号传送至无线电SOC平台的DUT中；
S5：DUT在FM调制模式下将IQ信号调解为FM单音信号，并作为DUT的输出信号；
S6：FPGA中的测试平台将DUT输出的FM单音信号输入到FPGA的FIFO中；
S7：处理器读取FIFO中的FM单音信号，并将FM单音信号打包成文件格式；
S8：将文件格式的FM单音信号输入matlab中，并画出其频谱，读取其频谱中的频率，并将读取的频率与设定的频率进行比较，验证结果。
2.根据权利要求1所述的无线电SOC平台DUT的验证方法，其特征在于，所述步骤S1包括：
S11：利用matlab生成FM调制的IQ信号；
S12：将IQ信号以浮点型数据类型保存成txt文件格式，并拷贝进存储器中；
S13：将DUT的控制参数信息设置为FM解调模式，并将控制参数信息生成配置文件，拷贝到存储器中；
S14：将txt文件格式的IQ信号和配置文件格式的控制参数信息生成激励文件。
3.根据权利要求2所述的无线电SOC平台DUT的验证方法，其特征在于，所述步骤S2包括：
S21：处理器通过存储器中存储的系统镜像运行软件的操作系统，读取激励文件中的控制参数信息，并将其下发到FPGA中；
S22：FPGA端的lite总线获取下发的控制参数信息，并通过DUT的控制端输入到DUT中，控制DUT运行工作模式。
4.根据权利要求1所述的无线电SOC平台DUT的验证方法，其特征在于，所述步骤S6中的FM单音信号文件格式为txt文件格式。
CN201910648436.4A 2019-07-18 2019-07-18 一种无线电soc平台dut的验证方法 Active CN110365423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910648436.4A CN110365423B (zh) 2019-07-18 2019-07-18 一种无线电soc平台dut的验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910648436.4A CN110365423B (zh) 2019-07-18 2019-07-18 一种无线电soc平台dut的验证方法

Publications (2)

Publication Number Publication Date
CN110365423A true CN110365423A (zh) 2019-10-22
CN110365423B CN110365423B (zh) 2020-11-24

Family

ID=68220291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910648436.4A Active CN110365423B (zh) 2019-07-18 2019-07-18 一种无线电soc平台dut的验证方法

Country Status (1)

Country Link
CN (1) CN110365423B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111272170A (zh) * 2020-03-17 2020-06-12 电子科技大学 一种基于SoC的实时行人定位系统及方法
CN111339731A (zh) * 2020-01-21 2020-06-26 中国人民解放军军事科学院国防科技创新研究院 一种面向SoC的FPGA验证平台和验证方法
CN111967209A (zh) * 2020-08-21 2020-11-20 广芯微电子（广州）股份有限公司 一种soc仿真验证方法、装置及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103685103A (zh) * 2013-11-26 2014-03-26 广州市花都区中山大学国光电子与通信研究院 一种基于fpga的通信基带的一体化验证平台
CN105978637A (zh) * 2016-06-20 2016-09-28 深圳极智联合科技股份有限公司 多dut测试系统及其测试方法
CN107451026A (zh) * 2017-07-27 2017-12-08 郑州云海信息技术有限公司 一种基于sv语言的串口通用验证平台及方法
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103685103A (zh) * 2013-11-26 2014-03-26 广州市花都区中山大学国光电子与通信研究院 一种基于fpga的通信基带的一体化验证平台
CN105978637A (zh) * 2016-06-20 2016-09-28 深圳极智联合科技股份有限公司 多dut测试系统及其测试方法
CN107451026A (zh) * 2017-07-27 2017-12-08 郑州云海信息技术有限公司 一种基于sv语言的串口通用验证平台及方法
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111339731A (zh) * 2020-01-21 2020-06-26 中国人民解放军军事科学院国防科技创新研究院 一种面向SoC的FPGA验证平台和验证方法
CN111272170A (zh) * 2020-03-17 2020-06-12 电子科技大学 一种基于SoC的实时行人定位系统及方法
CN111967209A (zh) * 2020-08-21 2020-11-20 广芯微电子（广州）股份有限公司 一种soc仿真验证方法、装置及存储介质

Also Published As

Publication number Publication date
CN110365423B (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN110365423A (zh) 一种无线电soc平台dut的验证方法
CN102722107A (zh) 一种高压变频器的智能综合开发测试系统及其建立方法
CN106933734A (zh) 一种物理层软件自动化测试方法和装置
CN106444726B (zh) 一种电机控制器试验系统及安装调节方法
CN112579381A (zh) 一种基于uvm的uart总线的uvm验证系统及方法
CN106850372A (zh) 一种控制器can信号的测试方法及系统
CN105718339A (zh) 一种fpga/cpld 远程调试系统及方法
CN109145390A (zh) 卫星信息应用终端效能评估的半实物仿真系统
CN105739482B (zh) 基于Linux动态链接库的多车型模拟系统及其工作方法
CN112036023B (zh) 一种发电机变压器组保护装置软件一体化生成系统
CN109726061A (zh) 一种SoC芯片的验证方法
CN103678075B (zh) 基于自动矢量生成技术的复杂微处理器测试方法
CN106293625A (zh) 一种配置寄存器的方法和装置
CN104462626A (zh) 基于vmm验证方法学的rfif验证平台及实现方法
US8008906B2 (en) Prime-based frequency sampling
CN108039982A (zh) 一种基于网口的dsp平台控制系统带宽测量方法
CN108228465A (zh) 一种软件功能测试方法及装置
CN102565683B (zh) 一种测试向量的生成与验证方法
CA2176748A1 (en) Atg test station
CN107451026A (zh) 一种基于sv语言的串口通用验证平台及方法
CN106777665A (zh) 提高协同仿真平台验证效率的方法及系统
CN106777729A (zh) 一种基于fpga的算法库仿真验证平台实现方法
CN106845004A (zh) 一种用于功能验证平台的基于脚本的搭建系统及方法
CN107632910A (zh) 一种测试方法和装置
JP4574894B2 (ja) 半導体試験用プログラムデバッグ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant