CN107451026A - 一种基于sv语言的串口通用验证平台及方法 - Google Patents

一种基于sv语言的串口通用验证平台及方法 Download PDF

Info

Publication number
CN107451026A
CN107451026A CN201710624537.9A CN201710624537A CN107451026A CN 107451026 A CN107451026 A CN 107451026A CN 201710624537 A CN201710624537 A CN 201710624537A CN 107451026 A CN107451026 A CN 107451026A
Authority
CN
China
Prior art keywords
dut
serial ports
module
pumping signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710624537.9A
Other languages
English (en)
Inventor
王凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710624537.9A priority Critical patent/CN107451026A/zh
Publication of CN107451026A publication Critical patent/CN107451026A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于SV语言的串口通用验证平台及方法，平台包括配置测试激励信号模块、随机化模块、底层函数模块、驱动模块、监测收集模块和对比模块。方法包括以下步骤：配置测试激励信号；对测试激励信号进行随机化操作；调用底层函数对DUT总线上的串口进行相关操作；收集测试过程中DUT的输出数据；对测试过程中DUT输出数据和随机化操作后激励信号数据进行对比，并将过程数据和对比结果转存成txt文档进行保存。本发明实现了平台的可复用性，节省了验证时间和精力，解决了覆盖率问题，模拟了IP的工作环境，更好的发现IP中存在的问题。

Description

一种基于SV语言的串口通用验证平台及方法
技术领域
本发明涉及一种基于SV(SystemVerilog，硬件验证语言)语 言的串口通用验证平台及方法，属于芯片设计技术领域。
背景技术
随着工艺技术以及应用领域的不断发展，芯片的复杂程度越来 越高，接口种类越来越多，相对应的，单独的接口IP(Intellectual property，知识产权)验证任务越来越繁重。接口验证平台的可复 用性也越来越重要，重复利用验证平台可以明显提高验证效率，节 省劳动力。
目前传统接口验证平台的验证方法是使用verilog语言，验证 人员产生激励信号，对DUT(Design For Test，待测设计)芯片 进行测试，每一种测试用例都要重新配置一次仿真环境，消耗了较 多的人力和物力在重复的工作中；并且因激励的多样性，verilog语言编写的环境并不能完全覆盖DUT的所有角落，与软件测试时的 驱动程序相差较大，时序及用法可能与实际应用不符，需要花大量 时间在上机调试上面。
图1是一种传统仿真验证方法。该仿真验证方法在输入端产生 激励信号，发送给DUT，经过DUT输出，截取输出数据到log文档， 查看输出数据是否符合要求。但是，现有仿真验证平台不仅验证过 程耗时较长，每次用例需要重新配置一次环境，任务繁重，造成资 源的浪费；并且传统仿真方法，多以简单的测试用例和仿真任务为 主，因为其函数的局限性，造成与实际驱动应用相差较大。
综上所述，现有仿真验证平台存在以下具体缺陷：
1)传统仿真验证平台每仿真一个测试用例，需要重新布置环境， 进而才能仿真下一个测试用例；
2)传统仿真验证平台在对同类IP仿真验证时，不具有可移植 性，需要重新布置环境，设置激励信号与测试用例；
3)传统验证平台更倾向于验证IP能否正常工作，但是很难模 拟IP真实的工作环境，真实的IP是在驱动的作用下运作，而传统 验证方法很难模拟驱动程序对IP的连续完整动作，需要大量的时间 构造环境。
发明内容
针对上述技术的不足，本发明实施例提供了一种基于SV语言的 串口通用验证平台及方法，其能够提高验证的效率以及评估的准确 性。
本发明实施例解决其技术问题采取的技术方案是：
一方面，提供了一种基于SV语言的串口通用验证平台，它包括：
配置测试激励信号模块：用以配置DUT所需要的激励信号；
随机化模块：用以对激励信号数据并进行随机化操作；
底层函数模块：用以存储对总线上的串口进行相关操作的底层 函数；
驱动模块：用以调用底层函数对DUT进行相关操作；
监测收集模块：用以收集测试过程中DUT的输出数据，以及DUT 内部各个关键点的输出数据；
对比模块：用以对测试过程中DUT输出数据和随机化操作后激 励信号数据进行对比，并将过程数据和对比结果转存成txt文档进 行保存。
可选地，验证平台还包括：
触发事件模块：用以判断DUT测试的覆盖率，将DUT内部没有 跑到的硬件电路信号拉出来作为触发信号发送给配置测试激励信号 模块，配置测试激励信号模块重新设计针对此没有跑到硬件电路的 测试激励信号。
可选地，所述DUT所需要的激励信号包括帧头和帧尾。
可选地，所述随机化操作就是对激励信号中的帧头和帧尾进行 随机排序。
可选地，所述底层函数用以对总线上的串口进行读操作、写操 作、校对或错误反馈。
可选地，所述对DUT进行的相关操作包括对DUT的寄存器配置、 循环配置或轮询操作。
另一方面，还提供了一种基于SV语言的串口通用验证方法，它 包括以下步骤：
配置测试激励信号；
对测试激励信号进行随机化操作；
调用底层函数对DUT总线上的串口进行相关操作；
收集测试过程中DUT的输出数据；
对测试过程中DUT输出数据和随机化操作后激励信号数据进行 对比，并将过程数据和对比结果转存成txt文档进行保存。
可选地，验证方法还包括事件触发步骤，判断DUT测试的覆盖 率，将DUT内部没有跑到的硬件电路信号拉出来作为触发信号进行 重新设计针对此没有跑到硬件电路的测试激励信号。
可选地，所述DUT所需要的激励信号包括传输数据的帧头和帧 尾；所述随机化操作就是对激励信号中的帧头和帧尾进行随机排序。
可选地，所述底层函数用以对总线上的串口进行读操作、写操 作、校对或错误反馈；所述对DUT进行的相关操作包括对DUT的寄 存器配置、循环配置或轮询操作。
本发明实施例提供的技术方案具有以下有益效果：
本发明实施例方案首先通过配置DUT所需要的激励信号并对激 励信号数据并进行随机化操作，以此作为测试验证的输入数据，然 后调用底层函数对DUT进行相关操作；最后收集测试过程中DUT的 输出数据并与随机化操作处理后激励信号数据进行对比，并将过程 数据和对比结果转存成txt文档进行保存。本发明实施例方案还通 过判断DUT测试的覆盖率，将DUT内部没有跑到的硬件电路信号拉 出来作为触发信号重新设计针对此没有跑到硬件电路的测试激励信 号。本发明实施例方案不仅实现了串口IP验证平台的可复用性，节省了验证时间和精力，而且，与传统验证平台相比，较好的解决了 覆盖率问题，以及更真实的模拟了IP的工作环境，可以更好的发现 IP中存在的问题。
本发明实施例方案基于SV语言的特殊函数构造以及验证平台 的可移植性，平台结构类似于软体的底层驱动；采用此方法验证， 更加贴近于实际生产和应用中的情况：驱动调用底层硬件，提高了 验证的效率以及评估的准确性。
与现有技术相比较，本发明实施例方案具有以下特点：1)在对 串口类IP仿真时，不必重复建立仿真环境，只需要调用相应函数及 驱动即可；2)只需修改相应函数配置参数，即可验证同类IP；；基 于SV语言，更类似于C语言，可以较为方便快捷的设计和修改仿真驱动程序。
附图说明
下面结合说明书附图对本发明进行说明。
图1为现有技术中接口验证平台的一种传统仿真验证方法的示 意图；
图2为本发明实施例提供的一种基于SV语言的串口通用验证平 台的结构示意图；
图3为本发明实施例提供的一种基于SV语言的串口通用验证方 法的流程示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并 结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同 的实施例或例子用来实现本发明的不同结构。为了简化本发明的公 开，下文中对特定例子的部件和设置进行描述。此外，本发明可以 在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚 的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应 当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了 对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
SystemVerilog语言包含了设计、验证、断言和其他方面的很 多特性。测试平台可以更容易的访问环境中的所有部分，而不需要 采用专门的编程接口API(ApplicationProgramming Interface应 用程序编程接口)。硬件验证语言的价值在于它能够创建更高层次、 高度灵活的测试，而不在于它的循环结构和声明风格。SV的最有意 义的优点在于，它允许用户在多个项目中使用连续一贯的语法来构 造可靠并且可重复的验证环境。
图2为本发明实施例提供的一种基于SV语言的串口通用验证平 台的结构示意图。参见图2，本发明实施例的一种基于SV语言的串 口通用验证平台，它包括：
配置测试激励信号模块：用以配置DUT所需要的激励信号；
随机化模块：用以从配置测试激励信号模块中获取激励信号数 据并进行随机化操作；
底层函数模块：用以存储对总线上的串口进行相关操作的底层 函数；
驱动模块：用以调用底层函数模块中底层函数对DUT进行相关 操作；
监测收集模块：用以收集测试过程中DUT的输出数据，以及DUT 内部各个关键点的输出数据；
对比模块：用以对测试过程中DUT输出数据和随机化操作后激 励信号数据进行对比，并将过程数据和对比结果转存成txt文档进 行保存。
可选地，验证平台还包括：触发事件模块：用以判断DUT测试 的覆盖率，将DUT内部没有跑到的硬件电路信号拉出来作为触发信 号发送给配置测试激励信号模块，配置测试激励信号模块重新设计 针对此没有跑到硬件电路的测试激励信号，较好的解决了覆盖率问 题。
该验证平台将顶层至底层的逻辑架构模拟成类似于CPU (Central ProcessingUnit，中央处理器)操控IP时的场景，测 试激励信号准备，然后对输入数据进行随机化处理，即模拟来自CPU 的数据，SV驱动调用APB(Advanced Peripheral Bus，外围总线) 协议底层函数，完成配置IP的驱动函数布置，在顶层testcase中 调用驱动，发送给DUT；DUT处理完成后发送给监测收集模块，进行 预处理，如串转并或协议转换等，将其转变为可批量对比的数据形 式，在对比模块进行数据对比，因为串口一般都是挂载在APB总线 上，所以底层的函数，可以相互调用，驱动只要修改参数配置也可 进行移植操作；针对不同的串口DUT，只需要更换调用函数即可实 现环境的移植。
该串口通用验证平台各个功能模块之间通过信箱完成数据的传 递，SV中有信箱这种传递方式，上一个模块把要传递的数据放到信 箱里，下一个模块需要的时候，可以取走信箱的数据，除了直接和 DUT有关系的模块，其余的传递的是数据信息而不是信号；直接连 接DUT的模块，是通过虚接口的方式连接，虚拟化一个接口(这个 接口包含所有的port)，虚接口是和DUT有连接关系的，需要的时 候，底层函数模块、监测收集模块和对比模块模块直接调用虚接口。
配置测试激励信号模块用来配置DUT所需要的特殊激励信号， 如进行帧传输时，需配置帧头，帧尾等；随机化模块则通过上述的 信箱拿到帧头帧尾，在此模块内对需要传输数据随机化操作，如传 输数据为55,aa,cc等对其进行随机排序，进行随机排序后传输数据 并非帧头帧尾；
一般情况下，常规串口在ASIC(Application Specific Intergrated Circuits，专用集成电路)和FPGA(Field－ Programmable Gate Array现场可编程门阵列)中是挂载到APB 总线上的，在底层函数模块中有写好的apb读操作，写操作，校对， 错误反馈等task；这些task是为了模拟APB总线的时序，在模拟 板级时序的情况下，是如何发送数据的。
驱动模块类似于c的driver；但此处是驱动类，在此驱动类中， 调用底层函数，如调用总线写，完成对DUT的某个寄存器配置，或 循环配置，或轮询操作等；软体语言是可以跨模块调用的，但是如 果是用常规的verilog搭建的验证平台是不可以的。
触发事件模块是在完成一次测试后，通过观察覆盖率，确定硬 件电路中哪些模块没有覆盖到，没有覆盖到；但测试用例又已经健 全，此时通过虚接口，将内部没有跑到的硬件电路信号，拉出来(这 个拉出来，并不是将它当做成接口印出来)，作为触发信号，重新设计一针对此未覆盖区域的测试激励，在信号出发时，打入此区域；
监测收集模块来收集DUT的输出数据，以及DUT内部各个关键 点的输出数据，将其放入信箱；对比模块进行数据对比，并转存成 txt文档保留。
该验证平台的设计过程看分为以下几个步骤：
(1)明确串口类IP的共同点和异同点，调用的函数特征，驱 动的特点；因为都是串口类IP，仿真时调用的task一般比较统一， apb、ahb的读、写、校对，驱动主要看IP的功能，根据那些IP的 功能设计对应的驱动，但是如果UART IIC SPI GPIO这写，对应的 驱动模块都比较相似，对常用的进行了总结。
(2)明确验证的整体流程，是否有可以简化的地方；从配置激 励信号开始一直到数据对比完成，存档；然后收集覆盖率；即完成 一次验证流程；但某些IP的验证过程中，有不需要的地方，如IP 较小，第一次覆盖率就100％，那就没必要在启用触发事件模块。
(3)针对个别IP，是否要增加校验任务；有些校验任务是奇 偶校验，有些校验任务是CRC校验，还有比对数据累加和，若有些 特殊的IP其采用的校验方式，在收集的校验任务中没有，则需增加 该校验方式的任务。
(4)了解不同串口IP的工作环境，是否存在较大的差别；看 spec，这是个验证平台，IP放进去之前，肯定要知道IP的工作环 境。就比如说PCIE，速率差距太大，该验证平台适用于基础类串口 ip，如UART IIC SPI GPIO等。
(5)确定各个类之间的层次关系，以及数据的传递方向和接口 之间的调用。
在数次验证串口类IP后，发现其存在共同特点，即挂载总线相 同，工作时调用函数差别很小，驱动代码差别较小，总结后，发现 可统一采用图2的验证平台进行验证，实现了串口IP验证平台的可 复用性，节省了验证时间和精力，解决了覆盖率问题，以及更真实的模拟了IP的工作环境，可以更好的发现问题，在BMC项目中espi、 uart、gpio等均采用此通用平台验证。
图3为本发明实施例提供的一种基于SV语言的串口通用验证方 法的流程示意图。参见图3，本发明实施例的一种基于SV语言的串 口通用验证方法，它包括以下步骤：
配置测试激励信号；
对测试激励信号进行随机化操作；
调用底层函数对DUT总线上的串口进行相关操作；
收集测试过程中DUT的输出数据；
对测试过程中DUT输出数据和随机化操作后激励信号数据进行 对比，并将过程数据和对比结果转存成txt文档进行保存。
可选地，验证方法还包括事件触发步骤，判断DUT测试的覆盖 率，将DUT内部没有跑到的硬件电路信号拉出来作为触发信号进行 重新设计针对此没有跑到硬件电路的测试激励信号。
可选地，所述DUT所需要的激励信号包括传输数据的帧头和帧 尾；所述随机化操作就是对激励信号中的帧头和帧尾进行随机排序。
可选地，所述底层函数用以对总线上的串口进行读操作、写操 作、校对或错误反馈；所述对DUT进行的相关操作包括对DUT的寄 存器配置、循环配置或轮询操作。
本发明实施例首先通过配置DUT所需要的激励信号并对激励信 号数据并进行随机化操作，以此作为测试验证的输入数据，然后调 用底层函数对DUT进行相关操作；最后收集测试过程中DUT的输出 数据并与随机化操作处理后激励信号数据进行对比，并将过程数据 和对比结果转存成txt文档进行保存；通过判断DUT测试的覆盖率， 将DUT内部没有跑到的硬件电路信号拉出来作为触发信号重新设计 针对此没有跑到硬件电路的测试激励信号。本发明实施例不仅实现 了串口IP验证平台的可复用性，节省了验证时间和精力，而且，与 传统验证平台相比，较好的解决了覆盖率问题，以及更真实的模拟 了IP的工作环境，可以更好的发现IP中存在的问题。
以上所述只是本发明的优选实施方式，对于本技术领域的普通 技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改 进和润饰，这些改进和润饰也被视为本发明的保护范围。

Claims (10)

1.一种基于SV语言的串口通用验证平台，其特征是，包括：
配置测试激励信号模块：用以配置DUT所需要的激励信号；
随机化模块：用以对激励信号数据并进行随机化操作；
底层函数模块：用以存储对总线上的串口进行相关操作的底层函数；
驱动模块：用以调用底层函数对DUT进行相关操作；
监测收集模块：用以收集测试过程中DUT的输出数据，以及DUT内部各个关键点的输出数据；
对比模块：用以对测试过程中DUT输出数据和随机化操作后激励信号数据进行对比，并将过程数据和对比结果转存成txt文档进行保存。
2.根据权利要求1所述的一种基于SV语言的串口通用验证平台，其特征是，还包括：
触发事件模块：用以判断DUT测试的覆盖率，将DUT内部没有跑到的硬件电路信号拉出来作为触发信号发送给配置测试激励信号模块，配置测试激励信号模块重新设计针对此没有跑到硬件电路的测试激励信号。
3.根据权利要求1或2所述的一种基于SV语言的串口通用验证平台，其特征是，所述DUT所需要的激励信号包括帧头和帧尾。
4.根据权利要求3所述的一种基于SV语言的串口通用验证平台，其特征是，所述随机化操作就是对激励信号中的帧头和帧尾进行随机排序。
5.根据权利要求1或2所述的一种基于SV语言的串口通用验证平台，其特征是，所述底层函数用以对总线上的串口进行读操作、写操作、校对或错误反馈。
6.根据权利要求1或2所述的一种基于SV语言的串口通用验证平台，其特征是，所述对DUT进行的相关操作包括对DUT的寄存器配置、循环配置或轮询操作。
7.一种基于SV语言的串口通用验证方法，其特征是，包括以下步骤：
配置测试激励信号；
对测试激励信号进行随机化操作；
调用底层函数对DUT总线上的串口进行相关操作；
收集测试过程中DUT的输出数据；
对测试过程中DUT输出数据和随机化操作后激励信号数据进行对比，并将过程数据和对比结果转存成txt文档进行保存。
8.根据权利要求7所述的一种基于SV语言的串口通用验证方法，其特征是，还包括事件触发步骤，判断DUT测试的覆盖率，将DUT内部没有跑到的硬件电路信号拉出来作为触发信号进行重新设计针对此没有跑到硬件电路的测试激励信号。
9.根据权利要求7或8所述的一种基于SV语言的串口通用验证方法，其特征是，所述DUT所需要的激励信号包括传输数据的帧头和帧尾；所述随机化操作就是对激励信号中的帧头和帧尾进行随机排序。
10.根据权利要求7或8所述的一种基于SV语言的串口通用验证方法，其特征是，所述底层函数用以对总线上的串口进行读操作、写操作、校对或错误反馈；所述对DUT进行的相关操作包括对DUT的寄存器配置、循环配置或轮询操作。
CN201710624537.9A 2017-07-27 2017-07-27 一种基于sv语言的串口通用验证平台及方法 Pending CN107451026A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710624537.9A CN107451026A (zh) 2017-07-27 2017-07-27 一种基于sv语言的串口通用验证平台及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710624537.9A CN107451026A (zh) 2017-07-27 2017-07-27 一种基于sv语言的串口通用验证平台及方法

Publications (1)

Publication Number Publication Date
CN107451026A true CN107451026A (zh) 2017-12-08

Family

ID=60489192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710624537.9A Pending CN107451026A (zh) 2017-07-27 2017-07-27 一种基于sv语言的串口通用验证平台及方法

Country Status (1)

Country Link
CN (1) CN107451026A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109444726A (zh) * 2018-10-12 2019-03-08 盛科网络（苏州）有限公司 测试激励行为一致性的检查方法及检查装置
CN109976963A (zh) * 2019-03-28 2019-07-05 苏州浪潮智能科技有限公司 一种基于通用平台的bmc测试系统实现的方法和装置
CN110365423A (zh) * 2019-07-18 2019-10-22 电子科技大学 一种无线电soc平台dut的验证方法
CN110457744A (zh) * 2019-06-27 2019-11-15 山东方寸微电子科技有限公司 一种sd/sdio设备仿真模型框架及其设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117238A (zh) * 2010-01-05 2011-07-06 上海硅知识产权交易中心有限公司 Ip核amba总线接口兼容性通用验证方法及验证平台
CN104392066A (zh) * 2014-12-11 2015-03-04 浪潮电子信息产业股份有限公司 一种基于SystemVerilog的随机验证平台和方法
CN105893202A (zh) * 2016-04-26 2016-08-24 浪潮(北京)电子信息产业有限公司 一种基于uvm的存储控制器功能测试方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117238A (zh) * 2010-01-05 2011-07-06 上海硅知识产权交易中心有限公司 Ip核amba总线接口兼容性通用验证方法及验证平台
CN104392066A (zh) * 2014-12-11 2015-03-04 浪潮电子信息产业股份有限公司 一种基于SystemVerilog的随机验证平台和方法
CN105893202A (zh) * 2016-04-26 2016-08-24 浪潮(北京)电子信息产业有限公司 一种基于uvm的存储控制器功能测试方法及系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109444726A (zh) * 2018-10-12 2019-03-08 盛科网络（苏州）有限公司 测试激励行为一致性的检查方法及检查装置
CN109444726B (zh) * 2018-10-12 2021-01-26 盛科网络（苏州）有限公司 测试激励行为一致性的检查方法及检查装置
CN109976963A (zh) * 2019-03-28 2019-07-05 苏州浪潮智能科技有限公司 一种基于通用平台的bmc测试系统实现的方法和装置
CN110457744A (zh) * 2019-06-27 2019-11-15 山东方寸微电子科技有限公司 一种sd/sdio设备仿真模型框架及其设计方法
CN110457744B (zh) * 2019-06-27 2023-01-20 山东方寸微电子科技有限公司 一种sd/sdio设备仿真模型框架及其设计方法
CN110365423A (zh) * 2019-07-18 2019-10-22 电子科技大学 一种无线电soc平台dut的验证方法
CN110365423B (zh) * 2019-07-18 2020-11-24 电子科技大学 一种无线电soc平台dut的验证方法

Similar Documents

Publication Publication Date Title
CN113312879B (zh) 芯片电路功能验证系统、方法、设备及存储介质
CN110046387B (zh) 一种基于uvm的sm2模块验证平台及验证方法
CN101995546B (zh) 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN107451026A (zh) 一种基于sv语言的串口通用验证平台及方法
CN104461810B (zh) 一种提高嵌入式处理器功能验证效率的方法
US8997034B2 (en) Emulation-based functional qualification
CN104750603B (zh) 一种多核dsp软件仿真器及其物理层软件测试方法
US8281280B2 (en) Method and apparatus for versatile controllability and observability in prototype system
CN109726507B (zh) 一种高效的多功能验证方法
CN106503308A (zh) 一种基于uvm的can控制器ip验证平台
CN106649101B (zh) 一种ice自动化测试系统及测试方法
US8214195B2 (en) Testing in a hardware emulation environment
CN105004984A (zh) 一种自动化芯片测试方法
CN107608846B (zh) 一种针对fpga内嵌tap接口的调试链路及调试方法
CN103678075B (zh) 基于自动矢量生成技术的复杂微处理器测试方法
CN103713993B (zh) 芯片验证平台及其实现芯片测试的方法
CN108984403A (zh) Fpga逻辑代码的验证方法及装置
CN109885905B (zh) 一种提高数字电路功能验证效率的验证系统
CN201522707U (zh) 基于fpga的软硬件协同仿真验证系统
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN106155903A (zh) 用于系统设计验证的装置和方法
CN114757135A (zh) 一种基于需求驱动验证的可编程逻辑器件验证方法及系统
Lin et al. Functional verifications for SoC software/hardware co-design: From virtual platform to physical platform
CN106777665A (zh) 提高协同仿真平台验证效率的方法及系统
CN107632910A (zh) 一种测试方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171208