CN110323280A - 针状单元沟槽式mosfet - Google Patents

针状单元沟槽式mosfet Download PDF

Info

Publication number
CN110323280A
CN110323280A CN201910243159.9A CN201910243159A CN110323280A CN 110323280 A CN110323280 A CN 110323280A CN 201910243159 A CN201910243159 A CN 201910243159A CN 110323280 A CN110323280 A CN 110323280A
Authority
CN
China
Prior art keywords
semiconductor die
face terminals
field
power semiconductor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910243159.9A
Other languages
English (en)
Inventor
O.布兰克
M.R.米勒
C.奥夫拉尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110323280A publication Critical patent/CN110323280A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种针状单元沟槽式MOSFET。一种功率半导体管芯（100），其具有耦合到功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102）并且被配置成在负载端子（101、102）之间传导负载电流的半导体本体（190）。该管芯进一步包括：控制沟槽结构（110）；多个功率单元（120）。功率单元（120）中的至少一个包括：第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和第一导电类型的源区的部分（193）；控制部分；柱状场板沟槽（130），其沿垂直方向（Z）延伸到半导体本体（190）中，并且包括电耦合到第一负载端子（101）的场板电极（131），柱状场板沟槽（130）具有在沟道区部分（192）下方的深部（136）以及在深部（136）上方的近端部分（135）。

Description

针状单元沟槽式MOSFET
技术领域
本说明书涉及功率半导体管芯的实施例以及涉及处理功率半导体管芯的方法的实施例。特别地，本说明书涉及具有被包括在针状单元沟槽中的场板电极的MOSFET的实施例以及涉及处理方法的对应实施例。
背景技术
汽车、消费者和工业应用中的现代设备的许多功能（诸如转换电能和驱动电动机或电机）依赖于功率半导体器件。
例如，仅举几个例子，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管已经被用于各种应用，其包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括功率半导体管芯，该功率半导体管芯被配置成在器件的两个负载端子之间沿着负载电流路径传导负载电流。第一负载端子（例如，源极端子）可以布置在管芯的前侧处，并且第二负载端子（例如，漏极端子）可以布置在管芯的后侧处。管芯可以被包括在功率半导体器件的封装内，其中这样的封装可以提供到负载端子的电连接。
此外，负载电流路径可以借助于控制电极（通常被称为栅电极）来控制。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体管芯设置成处于导通状态和阻断状态中的一个中。
为了传导负载电流，功率半导体管芯可以具有一个或多个功率单元，其可以被布置在功率半导体器件的所谓的有源区域中。例如，在有源区域内，一个或多个功率单元电连接到前侧负载端子。
有源区域可以被配置为具有条纹图案，根据该条纹图案，功率单元以条纹状方式延伸通过整个有源区域或其实质部分，或者有源区域可以被配置为具有蜂窝状/栅格（grid）图案，根据该蜂窝状/栅格图案，功率单元展现出柱状设计（也被称为“针状设计“），并且分布在有源区域内。
本说明书涉及后一种情况，即，涉及具有其中单元根据栅格图案来布置的有源区域的管芯。例如，根据这样的栅格图案，栅极沟道可以形成栅格开口（例如，栅格网格），并且每个栅格开口可以在空间上限制一个功率单元。例如，栅极沟道在有源区域中沿彼此垂直交叉的线性线而纵向地延伸。此外，在每个栅格开口中，可以布置有柱状（例如，针状）沟槽，其容纳了与栅极沟槽中的栅电极相比，连接到不同电位的柱状（例如，针状）沟槽电极。
功率半导体管芯被管芯边缘横向地限制，并且处于管芯边缘与有源区域之间，通常被布置有所谓的边缘终止区域。就功率半导体管芯而言，这样的边缘终止区域也被称为“高压终止结构“，并且它可以有助于支持功率半导体管芯的电压处理能力，例如，通过影响该半导体管芯内的电场的过程，例如以便确保功率半导体管芯的可靠的阻断能力。
可靠的阻断能力是合期望的。为此，相应的场板电极可以布置在一个或多个功率单元中。
另一方面，就以低传导损耗来处理高负载电流而言，有源区域内的高密度功率单元可能是合期望的。
发明内容
根据本文中描述的一些实施例，至少针对针状沟槽式MOSFET的功率单元之一，提出了将场板电极包括在柱状场板沟槽中，该柱状场板沟槽具有靠近功率单元的沟道区域的细长的上部（近端）部分，并且该柱状场板沟槽沿其在垂直方向上的延伸增加宽度，从而展现出更厚的深部（deep portion）。由此，在半导体本体的上部部分中，针状沟槽式MOSFET（其中引入（induce）反转沟道以传导负载电流），可以实现小的单元间距，并且因此实现高的总功率单元密度。同时，由于柱状场板沟槽的增加的宽度，在柱状场板沟槽中可以包括足够大的场板电极，因此确保了可靠的阻断能力。
根据实施例，功率半导体管芯具有半导体本体，该半导体本体耦合到功率半导体管芯的第一负载端子和第二负载端子，并且被配置成在负载端子之间传导负载电流。管芯进一步包括：用于控制负载电流的控制沟槽结构，该控制沟槽结构沿垂直方向延伸到半导体本体中，并且根据具有多个栅格开口的水平栅格图案来布置；多个功率单元，每个功率单元在水平横截面中至少部分地布置在该多个栅格开口中的相应的一个中。功率单元中的至少一个包括：第一导电类型的漂移区的部分、第二导电类型的沟道区的部分和第一导电类型的源区的部分，其中沟道区部分电连接到第一负载端子并且将源区部分与漂移区部分隔离；控制部分，其在控制沟槽结构中具有至少一个控制电极部分；柱状场板沟槽，其沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极，该柱状场板沟槽具有在沟道区部分下方的深部以及在深部上方的近端部分，近端部分与沟道区部分垂直地重叠，其中深部的深水平宽度相当于近端部分的近端水平宽度的至少110％。
根据另一实施例，功率半导体管芯具有半导体本体，该半导体本体耦合到功率半导体管芯的第一负载端子和第二负载端子，并且被配置成在负载端子之间传导负载电流。管芯进一步包括：用于控制负载电流的控制沟槽结构，该控制沟槽结构沿垂直方向延伸到半导体本体中，并且根据具有多个栅格开口的水平栅格图案来布置；多个功率单元，每个功率单元在水平横截面中至少部分地布置在该多个栅格开口中的相应的一个中。每个功率单元包括：第一导电类型的漂移区的部分、第二导电类型的沟道区的部分和第一导电类型的源区的部分，其中沟道区部分电连接到第一负载端子并且将源区部分与漂移区部分隔离；控制部分，其在控制沟槽结构中具有至少一个控制电极部分；柱状场板沟槽，其沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极。该多个功率单元中的两个相邻的功率单元的两个柱状场板沟槽之间的水平距离沿垂直方向减小至少10％。
根据另外的实施例，呈现了处理功率半导体管芯的方法。功率半导体管芯具有半导体本体，该半导体本体耦合到功率半导体管芯的第一负载端子和第二负载端子，并且被配置成在负载端子之间传导负载电流。该方法包括：形成用于控制负载电流的控制沟槽结构，该控制沟槽结构沿垂直方向延伸到半导体本体中，并且根据具有多个栅格开口的水平栅格图案来布置；形成多个功率单元，每个功率单元在水平横截面中至少部分地布置在该多个栅格开口中的相应的一个中，并且包括：第一导电类型的漂移区的部分、第二导电类型的沟道区的部分和第一导电类型的源区的部分，其中沟道区部分电连接到第一负载端子并且将源区部分与漂移区部分隔离；以及控制部分，其在控制沟槽结构中具有至少一个控制电极部分。该方法进一步包括：在功率单元中的至少一个中形成柱状场板沟槽，该柱状场板沟槽沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极，柱状场板沟槽具有在沟道区部分下方的深部以及在深部上方的近端部分，近端部分与沟道区部分垂直地重叠，其中深部的深水平宽度相当于近端部分的近端水平宽度的至少110％。
根据又另外的实施例，呈现了处理功率半导体管芯的方法。该功率半导体管芯具有半导体本体，该半导体本体耦合到功率半导体管芯的第一负载端子和第二负载端子，并且被配置成在负载端子之间传导负载电流。该方法包括：形成用于控制负载电流的控制沟槽结构，该控制沟槽结构沿垂直方向延伸到半导体本体中，并且根据具有多个栅格开口的水平栅格图案来布置；形成多个功率单元，每个功率单元在水平横截面中至少部分地布置在该多个栅格开口中的相应的一个中，并且包括：第一导电类型的漂移区的部分、第二导电类型的沟道区的部分和第一导电类型的源区的部分，其中沟道区部分电连接到第一负载端子并且将源区部分与漂移区部分隔离；以及控制部分，其在控制沟槽结构中具有至少一个控制电极部分。该方法进一步包括：在每个功率单元中形成柱状场板沟槽，该柱状场板沟槽沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极，其中该多个功率单元中的两个相邻的功率单元的两个柱状场板沟槽之间的水平距离沿垂直方向减小至少10％。
本领域技术人员在阅读以下详细描述时以及在查看附图时将意识到附加的特征和优点。
附图说明
附图中的各部分不一定是按比例的，而是将重点置于图示本发明的原理。而且，在附图中，相同的附图标记标明对应部分。在附图中：
图1示意性且示例性地图示了根据一个或多个实施例的功率半导体管芯的水平投影的一部分；
图2示意性且示例性地图示了根据一个或多个实施例的功率半导体管芯的垂直横截面的一部分；
图3A-C均示意性且示例性地图示了根据一些实施例的功率半导体管芯的垂直横截面的一部分；以及
图4A-B均示意性且示例性地图示了根据一些实施例的功率半导体管芯的垂直横截面的一部分。
具体实施方式
在下面的详细描述中对附图做出参考，该附图形成详细描述的一部分并且其中作为图示而示出了其中可以实践本发明的特定实施例。
在该方面，诸如“顶部”、“底部”、“前面”、“后面”、“背面”、“在前面的”、“在后面的”、“下面”、“上面”等方向术语可以参照所描述的附图的取向来使用。因为实施例的各部分可以在许多不同的取向中定位，所以方向术语被用于说明的目的并且决不是限制性的。要理解的是，可以利用其他实施例并且可以在不偏离本发明的范围的情况下做出结构变化或逻辑变化。因此，并不以限制意义考虑下面的详细描述，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，实施例的一个或多个示例在附图中图示。每个示例作为解释而提供，并且不意味着作为本发明的限制。例如，作为一个实施例的部分图示或描述的特征可以被用在其他实施例上或与其他实施例结合使用，以产生又另外的实施例。意图的是，本发明包括这样的修改和变化。使用特定语言来描述示例，该特定语言不应该被解释为限制所附权利要求的范围。附图不是按比例的，并且仅出于说明性目的。为了清楚起见，如果没有另外陈述，相同元件或制造步骤在不同附图中已经由相同的附图标记标明。
如在本说明书中使用的术语“水平的”意图描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这例如可以是半导体晶片或管芯或芯片的表面。例如，下面提到的（第一）横向方向X和（第二）横向方向Y都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
在本说明书中使用的术语“竖直的”意图描述基本上垂直于水平表面（即，平行于半导体晶片/芯片/管芯的表面的法线方向）布置的取向。例如，下面提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y二者的延伸方向。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”以及“电连接”意图描述在本文中描述的设备的两个区域、部分、区、部或部件之间的低欧姆电连接或低欧姆电流路径。
此外，在本说明书的上下文中，术语“接触”意图描述在相应的半导体器件的两个元件之间存在直接物理连接；例如，正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等等；即，所述两个元件可以彼此接触。
此外，在本说明书的上下文中，如果没有另外陈述，术语“电绝缘”被用在其一般有效理解的情境中，并且因此意图描述彼此单独地定位并且没有连接那些组件的欧姆连接的两个或更多个组件。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械地耦合和/或电容性耦合和/或电感性耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘体（例如，电介质）机械地且电容性地彼此耦合。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为第二导电类型。替换地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。
在该说明书中描述的特定实施例属于但不限于功率半导体管芯，例如，可在功率转换器或电源内使用的功率半导体晶管芯。例如，本文中描述的功率半导体管芯被配置成在功率整流器内或功率逆变器内采用，例如，在同步功率整流器或功率逆变器内采用。例如，这样的整流器/逆变器被用作电机驱动器的一部分。因此，在实施例中，本文中描述的功率半导体管芯可以被配置成传送要被馈送到负载和/或相应地由电源提供的电流的一部分。
因此，如本说明书中使用的术语“功率半导体管芯”意图描述具有高电压阻断能力和/或高电流传送能力的单个管芯。换言之，这样的功率半导体管芯意图用于高电流和/或高电压，该高电流典型地在安培范围内，例如，高达5或300安培，该高电压典型地高于15 V，更典型地高达400 V以及以上，例如，高达至少500 V或高于500 V，例如，至少600 V。另外，本文中描述的功率半导体管芯可以被配置成用于高切换频率，例如，用于至少100 kHz和高达2 MHz的切换频率。
例如，下面描述的功率半导体管芯可以是下述管芯：其被配置成被采用为低电压、中电压和/或高电压应用中的功率组件。
另外，如本说明书中使用的术语“功率半导体管芯”不涉及被用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
例如，管芯可以包括一个或多个有源功率单元，该有源功率单元诸如单片集成晶体管单元，该单片集成晶体管单元例如单片集成MOSFET单元和/或其衍生物。多个这样的功率单元可以集成在管芯中。
根据本文中描述的实施例，功率半导体管芯包括是柱状/针状类型的功率单元。例如，功率单元不是条纹类型的。柱状/针状类型单元可以均包括至少一个柱状沟槽，例如，柱状场板沟槽。例如，根据这样的柱状/针状配置，沿第一横向方向X和第二横向方向Y中的每一个的每个柱状/针状功率单元的总横向延伸量仅相当于沿功率半导体管芯的第一横向方向X和第二横向方向Y的总横向延伸量的一小部分。例如，相应的柱状/针状单元的总横向延伸量相当于沿第一横向方向X和第二横向方向Y中的一个的功率半导体管芯的总延伸量的不到1％或甚至不到0.05％。例如，具有沿第一横向方向X的约4 mm边长和约2μm的典型单元间距的管芯导致了相应的柱状/针状单元的总横向延伸量约为沿第一横向方向X的管芯的总延伸量的约2/4000 = 0.05％。另外，每个柱状/针状单元可以与XY平面平行地展现出矩形（例如，方形水平横截面，例如，具有圆角的矩形水平横截面），或椭圆形水平横截面、或圆形水平横截面、或多边形（例如，八边形或六边形水平横截面）。这样的横截面的过程可以借助于控制沟槽结构的栅格图案来定义，如将根据附图的描述变得更加显而易见的那样。
在实施例中，每个柱状/针状功率单元具有最大横向延伸量和最大垂直延伸量，其中最大横向延伸量小于最大垂直延伸量的1/2、1/3、1/4或1/5，或者甚至还小于最大垂直延伸量的1/6。例如，最大垂直延伸量由沿相应的柱状/针状功率单元的垂直方向的柱状场板沟槽（如下面提到的）的总延伸量来定义。
在下文中，术语功率单元指代柱状/针状功率单元，例如，如上文示例性定义的。
如本文中使用的，术语“针状”包括但不限于根据该设计沟槽底部是逐渐变细的（像针一样）的设计；更确切地说，术语“针”还包括根据该设计沟槽底部是基本上平坦的（例如，水平地延伸）的那些设计。
图1示意性且示例性地图示了根据一个或多个实施例的功率半导体管芯100的水平投影的一部分。图2示意性且示例性地图示了根据一个或多个实施例的功率半导体管芯100的垂直横截面的一部分。在下文中，将参考图1和图2两者。
功率半导体管芯具有半导体本体190，该半导体本体190耦合到功率半导体管芯100的第一负载端子101和第二负载端子102。管芯100可以是MOSFET，并且因此，第一负载端子101可以是源极（发射极）端子，并且第二负载端子102可以是漏极（集电极）端子。
第一负载端子101可以布置在管芯100的正面处，并且第二负载端子102可以布置在管芯100的背面处。管芯100的正面可以靠近半导体本体190的上表面1900。例如，第一负载端子101包括正面金属镀覆，并且第二负载端子102包括背面金属镀覆。
半导体本体190被配置成在负载端子101、102之间传导负载电流，例如，至少5 A、10 A、至少50 A、或者甚至大于100 A的负载电流。
管芯100包括用于控制负载电流的控制沟槽结构110。控制沟槽结构110沿垂直方向Z延伸到半导体本体190中，并且根据具有多个栅格开口116的水平栅格图案115来布置，如图1中图示的。
控制沟槽结构110可以包括：控制电极111，该控制电极111例如借助于控制沟槽绝缘体112与半导体本体190电绝缘。控制电极111可以耦合到驱动器单元（未图示）的输出端，并且响应于经由该输出端接收到的控制信号，将管芯100设置成处于导通状态和阻断状态中的一个中，在导通状态期间，负载电流在负载端子101与102之间传导，在阻断状态期间，在负载端子101与102之间阻断正的正向电压并且禁止负载电流的流动，如果第二负载端子102的电位大于第一负载端子101的电位，则存在正的正向电压。
为了传导负载电流，管芯100包括多个功率单元120。例如，这些功率单元120布置在功率半导体管芯100的有源区域105内。管芯边缘107横向地终止管芯100，并且边缘终止区域106布置在管芯边缘107与有源区域105之间。例如，边缘终止区域106未被配置成用于传导负载电流。
控制沟槽结构110主要在有源区域105内延伸，并且在那里沿垂直方向Z延伸到半导体本体190中，例如，长达至少500 nm、至少600 nm或至少700 nm的距离，其中沿垂直方向Z的控制沟槽结构110的延伸量可以例如取决于管芯100的指定最大阻断电压来选择。
具有多个栅格开口116的栅格图案115定义了有源区域105内的子区域。例如，每个栅格开口116与多个功率单元120中的一个相关联。
栅格开口116被图示为展现出矩形水平周界，其中应当理解的是，本说明书不限于这样的水平周界；例如，在另一个实施例中，栅格开口116可以展现出圆形或椭圆形周界或具有圆角的矩形周界。还应当进一步理解的是，栅格开口116不一定必须被栅格图案115的相应部分完全包围。例如，取决于控制沟槽结构110的设计，可存在小间隙（未图示），例如，处于控制沟槽结构110的交叉条纹之间的交叉点处。
例如，每个栅格开口116展现出不超过几微米（例如，不超过5 μm或不超过2 μ米）的最大水平延伸量。例如，这样的最大水平延伸量可以是沿第一横向方向X的相应栅格开口116的宽度或者是沿第二横向方向Y的长度，无论哪个更大。
因此，每个功率单元120在水平横截面中至少部分地布置在多个栅格开口116中的相应一个中。
图2示出了四个相邻的栅格开口116的示例性配置，每个栅格开口116与一个功率单元120相关联。
例如，全部功率单元120具有相同的配置。在另一实施例中，功率单元120可以在配置方面不同；例如，有源区域105包括第一类型的功率单元和第二类型的功率单元，以及可选地甚至包括另外类型的一个或多个功率单元（例如，辅助单元或虚设单元）是可能的。以下描述指代其中对至少功率单元120被基本上相同地配置的情况，其中如指出的那样，应当理解这不一定必须是这种情况。更确切地说，功率单元120也可以彼此不同。
每个功率单元120包括第一导电类型的漂移区部分191、第二导电类型的沟道区部分192和第一导电类型的源区部分193。沟道区部分193将源区部分192与漂移区部分191隔离，其中源区部分192电连接到第一负载端子101。而且，沟道区部分193可以电连接到第一负载端子101。例如，为了实现所述电连接，可以采用第一接触插塞1011。例如，这些接触插塞1011穿透第一绝缘层1012（所述穿透未在图2中图示）和第二绝缘层104。例如，在每个功率单元120中，源区部分193和沟道区部分192被布置成与相应的第一接触插塞1011接触。
如图3A-C中更清楚地图示的，源区193和沟道区192可以在半导体本体190内连续地延伸，例如，延伸到每个功率单元120中。因此，相对于相应的功率单元120，已经选择了表述方式（formulation）“源区部分”和“沟道区部分”。这同样适用于漂移区域（部分）191。
沟道区192与漂移区191之间的过渡形成pn结194。例如，漂移区191形成半导体本体190的主要部分并且沿垂直方向Z延伸，直到它与掺杂接触区域198对接为止，该掺杂接触区域198电连接到第二负载端子102。
掺杂接触区域198可以沿横向方向X和Y连续地延伸，以便形成与全部功率单元120水平地（即，沿横向方向X和Y）重叠的均质（homogeneous）半导体层。例如，掺杂接触区域198包括或者是第一导电类型（例如，与漂移区190相同的导电类型，但具有更高的掺杂浓度）的场停止层。
每个功率单元120进一步包括：控制部分，其具有被包括在控制沟槽结构110中的至少一个控制电极部分111，如上面已经指示的那样。控制电极部分111与第一负载端子101、第二负载端子102和半导体本体190中的每一个电绝缘。
关于部件控制电极部分111、源区部分193、沟道区部分192和漂移区部分191，每个功率单元120的原理配置与典型的MOSFET配置相对应，根据该原理配置，控制电极部分111在接收到对应的接通控制信号时可以在沟道区部分192内引入反转沟道，并且在接收到对应的关断控制信号时切断该反转沟道。下面将进一步更详细一点地描述一般操作原理；然而，这是本领域技术人员已知的，并且本文中描述的实施例并不偏离该一般操作原理。
功率单元120的控制电极部分111可以由相应的单片条纹控制电极形成，这些条纹电极被包括在控制沟槽结构110的条纹中，如图1中图示的。因此，还应当理解的是，特定控制电极部分111可以与两个相邻的功率单元120相关联，如图2中图示的。换言之，可以例如借助于围绕相应功率单元120的源区部分193和沟道区部分192的四个控制电极部分111来控制每个功率单元120。
控制电极部分111可以与源区部分193和沟道区部分192两者都垂直地重叠。换言之，在每个功率单元120中，至少一个控制电极部分111和源区部分193可以沿垂直方向Z展现出第一公共延伸范围（例如，100 nm的范围），并且至少一个控制电极部分111和沟道区部分192可以沿垂直方向Z展现出第二共同延伸范围（例如，50 nm的范围）。另外，至少控制电极部分111可以与所述pn结194延伸得至少一样深。
每个功率单元120可以进一步包括：柱状场板沟槽130，其沿垂直方向Z延伸到半导体本体190中，并且包括电耦合到第一负载端子101的场板电极131。
例如，场板电极131电连接到第一负载端子101，例如，使得场板电极131的电位与第一负载端子101的电位基本上相同。例如，为了实现电连接，可以采用第二接触插塞1015，其从第一负载端子101向下延伸到场板沟槽130中，以便接触场板电极131。为了改进该接触，可以使用导电粘合促进剂1016，如图示的那样。在另一实施例中，场板电极131可以借助于欧姆电阻器电耦合到第一负载端子101。
关于接触插塞1011和1015，应当理解的是，如图3A-C中图示的，附加地或可替换地有可能借助于结合接触插塞1017将第一负载端子101电连接到源区部分193和场板电极131两者。例如，根据实施例，每个功率单元120与第一负载端子101的电连接可以借助于相应的单个结合接触插塞1017来实现。
与通用名称“场板电极”相反，场板电极131通常并不展现出板的形状，而是展现出柱/针的形状，如也在图1和图2中图示的。
在每个场板沟槽130中，可以提供沟槽绝缘体132，其使相应的场板电极131与半导体本体190绝缘。
例如，每个柱状场板沟槽130的总垂直延伸量相当于控制沟槽结构110的总垂直延伸量的至少两倍；例如，与控制沟槽结构110相比，每个柱状场板沟槽130沿垂直方向Z延伸至少三倍远，例如，以半导体本体190的上表面1900作为参考。
柱状场板沟槽130可以被认为包括在沟道区部分192下方的相应的深部136以及在该深部136上方的近端部分135。
沿竖直方向Z，近端部分135可以无缝地结合到深部136中，如图2中图示的。这可以例如产生两个部分135和136并不借助于耦合部件等等来彼此耦合，但是两个部分135和136共同地形成相应的柱状场板沟槽130。
例如，柱状场板沟槽130沿垂直方向Z展现出总延伸量，并且近端部分135包括该总延伸量的上面的三分之一，而深部136包括该总延伸量的剩余的三分之二。应当理解的是，与图2中的示意图相反，柱状场板沟槽130不一定必须由深部136终止，而是柱状场板沟槽130可以包括底部部分137，该底部部分137沿垂直方向Z终止柱状场板沟槽130（参见图3A-C和图4B）。
例如，近端部分135与沟道区部分192垂直地重叠。在实施例中，沟道区部分192、控制电极部分111和近端部分135展现出共同的垂直延伸范围（例如至少200 nm的范围）。近端部分135可以包括场板电极131的一部分，如下面将更详细地解释的。
近端部分135具有近端水平宽度W1，并且深部136具有深水平宽度W2，其中应当理解的是，这些水平宽度W1和W2不一定必须沿垂直方向Z是恒定的。
根据一个或多个实施例，提出随着柱状场板沟槽130沿垂直方向Z延伸，增加柱状场板沟槽130的宽度。例如，深水平宽度W2的最大值始终大于近端水平宽度W1的最大值。
例如，深部136的（最大）深水平宽度W2相当于近端部分135的（最大）近端水平宽度W1的至少110％。
附加地或替换地，多个功率单元120中的两个相邻的功率单元的两个柱状场板沟槽130之间的水平距离沿垂直方向Z减小（例如，减小至少10%）（参见图1中的距离D1和D2），其中，在相邻的柱状场板沟槽130的沟槽绝缘体132之间（例如，在相邻的柱状场板沟槽130的侧壁之间）测量水平距离。
例如，两个相邻的近端部分135之间的距离D1可以是在例如500至700 nm的范围内，并且两个相邻的深部136之间的距离D2可以是在例如300至500 nm的范围内。
在下文中，将呈现关于可以如何实现柱状场板沟槽130的宽度的这种增加的多个示例。
例如，至少在近端部分135的子部分中，近端宽度相对于垂直方向Z的变化率（即，dW1/dZ）基本上为零或者甚至为负。例如，近端部分155可以是相对地细长的，并且近端水平宽度W1在近端部分135内基本上不增加，而是保持相当恒定或者分别地甚至减小（参见图4A）。如上面指示的，近端部分135可以包括沿垂直方向Z的柱状场板沟槽130的总延伸量的上面的三分之一。子部分可以至少包括近端部分135的与控制沟槽结构110垂直地重叠的那部分。
例如，水平宽度中的增加开始于阈值水平1356处。例如，柱状场板沟槽130在水平宽度上基本上不增加，直到达到该阈值水平1356为止，如图2中图示的。在另一实施例中，柱状场板沟槽130还增加（例如，仅略微增加）其近端部分135内的宽度，例如，如图3中图示的。
如果存在，则阈值水平1356可以布置在柱状场板沟槽130的较深的一半内。
深部136的总垂直延伸量可以相当于柱状场板沟槽130的总垂直延伸量的至少10％。如指示的，该份额可以大于10％，例如大于30％、大于50％、大于66.67%（对应于三分之二）或者甚至大于90％。
另外，沿着沿深部136的垂直方向Z（或沿其至少一部分，例如至少50％的一部分）的整个总延伸量，深水平宽度相对于垂直方向Z的变化率（即，dW2/dZ）为零或者为正。因此，柱状场板沟槽130的水平宽度的阶梯状增加（未图示）也是可能的；例如，这允许dW2/dZ基本上为零，或者在深部136内（至少在子部分中）甚至为负。如上文所指出的以及如图2至4A中的每一个中图示的，水平宽度中的增加通常相当逐渐地发生，例如，取决于过程而线性地或指数地发生。
近端水平宽度的变化率dW1/dZ可以由第一角度α（例如，相对于半导体本体190的上表面1900的角度）来定义，并且深水平宽度的变化率dW2/dZ可以由第二角度β（例如，也是相对于半导体本体190的上表面1900的角度）来定义。
在实施例中，第二角度β大于第一角度α。例如，在近端部分135中，第一角度α在60°至100°的范围内。在深部136中，第二角度β可以在91°至150°的范围内。另外，第二角度β和第一角度α中的至少一个可以是基本上恒定的。可以在阈值水平1356处或者在阈值水平1356附近（逐渐地）形成从近端部分135到远端部分136的过渡（例如，其中建立了角度β与α之间的差）。
在另一实施例中，第二角度β和第一角度α可以基本上彼此相同（参见图3A），例如，两者都相当于至少92°、至少95°或者甚至大于100°。
如上文指示的，与图2中的示意图相反，柱状场板沟槽130不一定必须由深部136终止，而是柱状场板沟槽130可以包括所述底部部分137，该底部部分137沿垂直方向Z终止柱状场板沟槽130（参见图3A-C和图4B）。底部部分137的总垂直延伸量可取决于所应用的过程，并且在底部部分137中，柱状场板沟槽130的宽度（自然地）减小。
例如，针对相应的柱状场板沟槽130的总垂直延伸量的至少40％（参见图2），每个柱状场板沟槽130的水平宽度例如根据沿垂直方向Z的恒定变化率而改变，其中该份额可以甚至大于40％，例如大于70％或者甚至可以相当于大约100％（参见图3A）。
在另一实施例中，例如，如图3B和3C中图示的，针对相应的柱状场板沟槽130的总垂直延伸量的至少70％，每个柱状场板沟槽130的水平宽度沿垂直方向保持基本上恒定。
例如，水平宽度中的增加例如专有地在相应的柱状场板沟槽的最深的十分之一部分内发生。
仍参考图3B和3C，在实施例中，每个柱状场板沟槽130的水平宽度的至少10％的增加沿不超过相应的柱状场板沟槽130的总垂直延伸量的30％发生。另外，所述不超过相应的柱状场板沟槽130的总垂直延伸量的30％可以形成相应的柱状场板沟槽130的一部分或最深部分。
如指示的那样，深部136可以例如单独地或与所述底部部分137一起形成沿垂直方向Z终止柱状场板沟槽130的远端部分，例如，所述远端部分包括不超过相应的柱状场板沟槽130的总垂直延伸量的30％，其中发生了水平宽度中的至少10％的增加。然而，示例性地提及的不超过相应的柱状场板沟槽130的总垂直延伸量的30％的值在其他实施例中也可以是不同的，例如，这取决于所应用的过程。例如，宽度中的增加还可以沿相应的柱状场板沟槽130的总垂直延伸量（例如，线性地）发生（在该情况下，所述“30％限制”将不适用），或者，在另一实施例中，专有地在深部136中发生。
不论如何实现水平宽度增加（例如，不论如何选择角度β和α)，应当确保的是，深部136的（最大）深水平宽度W2相当于近端部分135的（最大）近端水平宽度W1的至少110％或至少120％，和/或多个功率单元120中的两个相邻的功率单元的两个柱状场板沟槽130之间的水平距离沿垂直方向Z减小至少10％或至少20％。如上文指示的。同时，应当确保的是，两个相邻的柱状场板沟槽130之间的最小距离D2（参见图2和3A-C）大于零，例如，大于350 nm。另外，通常，在柱状场板沟槽130的相当深且短的部分中实现柱状场板沟槽130的水平宽度的增加可能是适当的，以便使两个相邻的柱状场板沟槽130之间的面积（即，台面（mesa）面积）的减少最小化，并且由此允许低的接通电阻。因此，在实施例中以及如上文描述的，深部136至少部分地形成沿竖直方向Z终止柱状场板沟槽130的远端部分，其中，在实施例中，远端部分包括不超过柱状场板沟槽130的总延伸量的30％。
上文的描述主要涉及增加相应的整个柱状场板沟槽130的宽度。每个柱状场板沟槽130包括场板沟槽电极131和沟槽绝缘体132，或者分别地由场板沟槽电极131和沟槽绝缘体132实质上组成。例如，场板电极131的水平宽度（即，其外侧壁之间的距离）和场绝缘体132的水平厚度（即，柱状场板沟槽侧壁与场板电极的外侧壁之间的距离）中的至少一个沿垂直方向Z增加。
如根据下面的描述将变得显而易见的那样，柱状场板沟槽130的水平宽度增加可以通过下述各项中的任一项来达成：通过仅沟槽绝缘体132的水平宽度中的对应增加、仅场板电极131的水平宽度中的对应增加；或者通过沟槽绝缘体132的水平宽度和场板电极131的水平宽度两者的对应增加，其中，就全部选项而言，沟槽绝缘体132的水平宽度的增加不一定必须与场板电极131的水平宽度的增加相同。
通常，场板电极131可以延伸到近端部分135和深部136两者中，并且还可以（如果存在的话）延伸到底部部分137中。
例如，关于图2和3C的实施例，场板电极131的水平宽度可以沿垂直方向Z基本上是恒定的。例如，根据这些实施例，仅沟槽绝缘体132的水平宽度沿垂直方向Z增加。换言之，在示例中，柱状场板沟槽130的水平宽度的增加实质上仅借助于沟槽绝缘体132的水平宽度的增加来实现。如上文已经提及的那样，这样的增加可以开始于阈值水平1356处，如图2和图3C两者中图示的，并且例如，针对不超过柱状场板沟槽130的总垂直延伸量的30％，如图3C中更清楚地图示的。
关于图3A-B的实施例，沟槽绝缘体132的水平宽度（即，厚度）可以保持基本上恒定，其中场板电极131沿垂直方向Z在水平宽度中增加。例如，场板电极131在下述部分中具有最大水平宽度：该部分形成了柱状场板沟槽130的深部136的一部分。如已经关于柱状场板沟槽130的宽度增加更一般地解释的那样，场板电极131的宽度增加可以沿超过柱状场板沟槽130的总延伸量的50％而发生，例如，沿超过总延伸量的80％。例如，沿垂直方向Z的其整个延伸量，场板电极131可以在水平宽度中增加例如至少10％。在图3A中示意性且示例性地图示了沿柱状场板沟槽130的主要部分的这种逐渐增加。在另一实施例中，场板电极131的水平宽度针对其沿垂直方向Z的总延伸量的至少70％保持基本上恒定，其中所述至少70％可以形成场板电极131的近端（即，上部）部分。因此，在实施例中，宽度增加可以沿不超过场板电极131的30％（例如，更深部分）而发生，其中在图3B中示意性且示例性地图示了这样的实施例。
如根据上述内容已经变得清楚的，柱状场板沟槽130的水平宽度的增加可以发生在深部136中，例如，使得深水平宽度W2（其大于近端水平宽度W1的110％）存在于柱状场板沟槽130的最深的十分之二内，其中这些最深的十分之二还可以包括底部部分137。例如，凭借着通过增加场板电极131和沟槽绝缘体132两者的水平宽度或者通过增加这些水平宽度中的仅一个来实现柱状场板沟槽130的水平宽度增加，还可以调节底部部分137中的沟槽绝缘体132的有效厚度，即，漂移区域191与场板电极131之间的距离。而且，可以对应地调整面向第二负载端子102的场板电极131的有效面积，其中，例如场板电极131的宽度的增加可以产生所述有效面积的增加。例如，通过该方式，可以调整半导体管芯100的总输出电容。
例如，就总输出电容的调整而言，通过场板沟槽电极的宽度的对应增加来反映柱状场板沟槽宽度增加可能是适当的，例如，如图2中以及图3的部分（A）和（B）中示意性图示的那样。因此，根据实施例，如关于柱状场板沟槽130所描述的宽度增加可以同样适用于场板电极131的宽度中的增加。例如，深部136中的场板电极131的深水平宽度可以相当于近端部分135中的场板电极131的近端水平宽度的至少110％。例如，根据实施例，沟槽绝缘体132的厚度可以沿柱状场板沟槽130的总垂直延伸量保持基本上恒定。
根据一个或多个实施例，场板电极131可以展现出空体积部分1310。例如，这样的空体积部分1310可以在制造过程期间形成，例如，如果这样的过程被配置成使得达成了场板电极131的水平宽度的增加。这在图3A-B中示例性且示意性地图示。
在实施例中，空体积部分1310延伸到深部136中，但是不延伸到近端部分135中。例如，由此，可以达成第一负载端子101与场板电极131之间的可靠电连接。
空体积部分1310的形式可以与如何实现场板电极131的水平宽度的增加的方式相关联。如指示的那样，如果不期望场板电极131的水平宽度的增加（例如，如图2和图3C中图示的那样），则空体积部分1310通常并不形成，当然，其中并不排除这一点。如果在沿垂直方向Z的相对小的距离内实现场板电极131的水平宽度的增加（如图3B中图示的），则沿第一横向方向X和垂直方向Z的空体积部分1310的总延伸量可以在相同的数量级内。如果在沿垂直方向Z的相对地长的距离内实现水平宽度的增加（如图3A中图示的），则与沿第一横向方向X的空体积部分1310的总延伸量相比，沿垂直方向Z的空体积部分1310的总延伸量可能显著地更大。
在实施例中，pn结194与空体积部分1310之间沿垂直方向Z的最小距离大于零，并且相当于例如至少400 nm、至少600 nm，或甚至大于1000 nm。
本文中所呈现的还有处理功率半导体管芯的方法的实施例。功率半导体管芯具有半导体本体，该半导体本体耦合到功率半导体管芯的第一负载端子和第二负载端子，并且被配置成在负载端子之间传导负载电流。
该方法包括：形成用于控制负载电流的控制沟槽结构，该控制沟槽结构沿垂直方向延伸到半导体本体中，并且根据具有多个栅格开口的水平栅格图案来布置；形成多个功率单元，每个功率单元在水平横截面中至少部分地布置在该多个栅格开口中的相应的一个中，并且包括：第一导电类型的漂移区的部分、第二导电类型的沟道区的部分和第一导电类型的源区的部分，其中沟道区部分电连接到第一负载端子并且将源区部分与漂移区部分隔离；以及控制部分，其在控制沟槽结构中具有至少一个控制电极部分。
该方法可以包括：在至少一个功率单元中，形成柱状场板沟槽，该柱状场板沟槽沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极，柱状场板沟槽具有在沟道区部分下方的深部以及在该深部上方的近端部分，该近端部分与沟道区部分垂直地重叠，其中深部的深水平宽度相当于近端部分的近端水平宽度的至少110％。
附加地或替换地，该方法进一步包括：在每个功率单元中形成柱状场板沟槽，该柱状场板沟槽沿垂直方向延伸到半导体本体中，并且包括电耦合到第一负载端子的场板电极，其中该多个功率单元中的两个相邻的功率单元的两个柱状场板沟槽之间的水平距离沿垂直方向减小至少10％。
上文描述的方法的实施例可以与已经参考图1至4B所描述的功率半导体管芯100的实施例相对应。因此，关于该方法的示例性实施例，可以完全地参考上文。
特别地，应当理解的是，执行各个方法步骤的顺序可以由技术人员适当地选择。例如，在一个实施例中，在形成柱状场板沟槽之前形成控制沟槽结构。在另一实施例中，在形成柱状场板沟槽之后形成控制沟槽结构。
更一般地说，在上文中，已经呈现了可以包括半导体衬底（例如，半导体本体190）的半导体管芯100的实施例，该半导体衬底具有延伸到半导体衬底的前表面（例如，上表面1900）中的栅极沟槽（例如，控制沟槽结构110）。半导体衬底可以包括任何类型的半导体材料，诸如具有或不具有（一个或多个）外延层的单元素半导体（例如，Si、Ge等）、绝缘体上硅、二元半导体（例如，SiC、GaN、GaAs等）、三元半导体等。栅电极（例如，控制电极部分111）和栅极电介质（例如，沟槽绝缘体112）被设置在每个栅极沟槽中，栅极电介质将对应的栅电极与半导体衬底分离。场板（例如，场板电极131）可以被设置在柱状场板沟槽130中，每个场板通过例如比栅极电介质更厚的场电介质（例如，沟槽绝缘体132）与半导体衬底和对应的栅电极分离。可选地或替换地，场板可以被设置在还容纳了栅电极的沟槽中。
具有第一导电类型（例如，在n沟道器件的情况下为n型，或在p沟道器件的情况下为p型）的第一（源极/发射极）区域（例如，源极区193）形成在前表面处的半导体衬底中并且邻近每个栅极沟槽。具有第二导电类型（例如，在n沟道器件的情况下为p型，或在p沟道器件的情况下为n型）的第二（本体）区域（例如，沟道区192）形成在源极/发射极区域下方的半导体衬底中并且邻近每个栅极沟槽。具有第一导电类型的第三（漂移）区域（例如，漂移区191）例如作为外延层的部分形成在半导体衬底中，在本体区域下方并且邻近每个栅极沟槽。第一导电类型的漏极/集电极区域（参见掺杂接触区域198）形成在与前表面相反的半导体衬底的后表面处，并且比漂移区域更重地掺杂。另外，特别地是在使用除Si之外的另一材料的情况下，人们还可以想象是pnp而不是npn MOSFET。
所图示的半导体管芯可以是垂直功率MOSFET，其具有沿本体区域中的栅极电介质（参见112）以垂直方向Z延伸的沟道区（参见192）。通过向栅电极施加足够的栅极电压，少数载流子（在p型本体区域的情况下为电子，或在n型本体区域的情况下为空穴）沿沟道区域中的栅极电介质聚集，并且导电路径经由漂移区域和沟道区域在源极/发射极区域与漏极/集电极区域之间完成。
根据本文中描述的一些实施例，至少针对针状沟槽式MOSFET的功率单元之一，提出了将场板电极包括在柱状场板沟槽中，该柱状场板沟槽具有靠近功率单元的沟道区域的细长的上部（近端）部分，并且该柱状场板沟槽沿其在垂直方向上的延伸而增加了宽度，从而展现出较厚的深部。由此，在针状沟槽式MOSFET的半导体本体的上部部分中（其中引入沟道区域以传导负载电流），可以达成小的单元间距P，并且因此达成高的总功率单元密度。同时，由于柱状场板沟槽的宽度增加，在柱状场板沟槽中可以包括足够大的场板电极，因此确保了可靠的阻断能力。
在上文中，解释了涉及功率半导体管芯以及对应的处理方法的实施例。例如，这些半导体管芯是基于硅（Si）的。因此，单晶半导体区域或层或部分可以是单晶Si区域或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应当理解的是，半导体管芯可以由适合于制造半导体管芯的任何半导体材料制成。这样的材料的示例在没有对其进行限制的情况下包括以下各项：诸如硅（Si）或锗（Ge）之类的基本半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）之类的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）之类的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）之类的二元或三元II-VI半导体材料，举几个示例。前面提到的半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例在没有对其进行限制的情况下包括以下各项：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
为了易于描述，使用诸如“在......下面”、“在......以下”、“下面的”、“在......上方”、“上面的”等等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与在附图中描绘的那些取向不同的取向之外的相应设备的不同取向。另外，诸如“第一”、“第二”等等的术语也被用来描述各种元件、区域、部分等，并且也不意图是限制性的。遍及本描述，相同的术语指代相同的元件。
如本文中使用的，术语“具有”、“含有”、“包含”、“包括”、“展现”等等是开端术语，其指示所陈述的元件或特征的存在，但是不排除附加的元件或特征。
考虑到变化和应用的以上范围，应当理解的是，本发明不受限于前述描述，也不受限于附图。代替地，本发明仅受限于所附权利要求及其合法等同方式。

Claims (20)

1.一种功率半导体管芯（100），其具有半导体本体（190），所述半导体本体（190）耦合到所述功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102），并且被配置成在所述负载端子（101、102）之间传导负载电流，并且包括：
-用于控制所述负载电流的控制沟槽结构（110），所述控制沟槽结构（110）沿垂直方向（Z）延伸到所述半导体本体（190）中，并且根据具有多个栅格开口（116）的水平栅格图案（115）来布置；
-多个功率单元（120），每个功率单元（120）在水平横截面中至少部分地布置在所述多个栅格开口（116）中的相应的一个中，其中所述功率单元（120）中的至少一个包括：
-第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和所述第一导电类型的源区的部分（193），其中沟道区部分（192）电连接到所述第一负载端子（101）并且将源区部分（193）与漂移区部分（191）隔离；以及
-控制部分，其在所述控制沟槽结构（110）中具有至少一个控制电极部分（111）；
-柱状场板沟槽（130），其沿所述垂直方向（Z）延伸到所述半导体本体（190）中，并且包括电耦合到所述第一负载端子（101）的场板电极（131），所述柱状场板沟槽（130）具有在所述沟道区部分（192）下方的深部（136）以及在所述深部（136）上方的近端部分（135），所述近端部分（135）与所述沟道区部分（192）垂直地重叠，其中所述深部（136）的深水平宽度（W2）相当于所述近端部分（135）的近端水平宽度（W1）的至少110％。
2.如权利要求1所述的功率半导体管芯（100），其中至少在所述近端部分（135）的子部分中，所述近端水平宽度相对于所述垂直方向（Z）的变化率为零或者为负。
3.如权利要求1或2所述的功率半导体管芯（100），其中所述深部（136）的总垂直延伸量相当于所述柱状场板沟槽（130）的总垂直延伸量的至少10％。
4.如权利要求3所述的功率半导体管芯（100），其中所述深水平宽度相对于所述垂直方向（Z）的变化率为零或者为正。
5.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）延伸到所述近端部分（135）和所述深部（136）中的每一个中。
6.如前述权利要求之一所述的功率半导体管芯（100），其中所述柱状场板沟槽（130）包括：沟槽绝缘体（132），所述沟槽绝缘体（132）将所述场板电极（131）与所述半导体本体（190）电隔离。
7.如权利要求6所述的功率半导体管芯（100），其中所述场板电极（131）的水平宽度和所述场绝缘体（132）的水平厚度中的至少一个沿所述垂直方向（Z）增加。
8.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）在下述部分中具有最大宽度：所述部分形成了所述柱状场板沟槽（130）的深部（136）的一部分。
9.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）展现出空体积部分（1310）。
10.如权利要求9所述的功率半导体管芯（100），其中所述空体积部分（1310）延伸到所述深部（136）中并且不延伸到所述近端部分（135）中。
11.如前述权利要求之一所述的功率半导体管芯（100），其中所述深部（136）至少部分地形成沿所述垂直方向（Z）终止所述柱状场板沟槽（130）的远端部分，其中所述远端部分包括所述柱状场板沟槽（130）的总延伸量的不超过30％。
12.一种功率半导体管芯（100），其具有半导体本体（190），所述半导体本体（190）耦合到所述功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102），并且被配置成在所述负载端子（101、102）之间传导负载电流，并且包括：
-用于控制所述负载电流的控制沟槽结构（110），所述控制沟槽结构（110）沿垂直方向（Z）延伸到所述半导体本体（190）中，并且根据具有多个栅格开口（116）的水平栅格图案（115）来布置；
-多个功率单元（120），每个功率单元（120）在水平横截面中至少部分地布置在所述多个栅格开口（116）中的相应的一个中，并且包括：
-第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和所述第一导电类型的源区的部分（193），其中沟道区部分（192）电连接到所述第一负载端子（101）并且将源区部分（193）与漂移区部分（191）隔离；以及
-控制部分，其在所述控制沟槽结构（110）中具有至少一个控制电极部分（111）；
-柱状场板沟槽（130），其沿所述垂直方向（Z）延伸到所述半导体本体（190）中，并且包括电耦合到所述第一负载端子（101）的场板电极（131），
-其中所述多个功率单元（120）中的两个相邻的功率单元的两个柱状场板沟槽（130）之间的水平距离沿所述垂直方向（Z）减小至少10％。
13.如前述权利要求之一所述的功率半导体管芯（100），其中针对相应的柱状场板沟槽（130）的总垂直延伸量的至少40%，每个柱状场板沟槽（130）的水平宽度根据沿所述垂直方向Z的恒定变化率改变。
14.如前述权利要求之一所述的功率半导体管芯（100），其中针对所述相应的柱状场板沟槽（130）的总垂直延伸量的至少70%，每个柱状场板沟槽（130）的水平宽度增加。
15.如权利要求1至13之一所述的功率半导体管芯（100），其中针对所述相应的柱状场板沟槽（130）的总垂直延伸量的至少70%，每个柱状场板沟槽（130）的水平宽度沿所述垂直方向保持基本恒定。
16.如前述权利要求之一所述的功率半导体管芯（100），其中每个柱状场板沟槽（130）的水平宽度的至少10％的增加沿所述相应的柱状场板沟槽（130）的总垂直延伸量的不超过30％而发生。
17.如权利要求16所述的功率半导体管芯（100），其中所述相应的柱状场板沟槽（130）的总垂直延伸量的不超过30％形成所述相应的柱状场板沟槽（130）的最深部分的一部分。
18.如前述权利要求之一所述的功率半导体管芯（100），其中每个栅格开口（116）展现出不超过1 μm的最大水平延伸量。
19.一种处理功率半导体管芯（100）的方法，所述功率半导体管芯（100）具有半导体本体（190），所述半导体本体（190）耦合到所述功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102），并且被配置成在所述负载端子（101、102）之间传导负载电流，其中所述方法包括：
-形成用于控制所述负载电流的控制沟槽结构（110），所述控制沟槽结构（110）沿垂直方向（Z）延伸到所述半导体本体（190）中，并且根据具有多个栅格开口（116）的水平栅格图案（115）来布置；
-形成多个功率单元（120），每个功率单元（120）在水平横截面中至少部分地布置在所述多个栅格开口（116）中的相应的一个中，并且包括：
-第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和所述第一导电类型的源区的部分（193），其中沟道区部分（192）电连接到所述第一负载端子（101）并且将源区部分（193）与漂移区部分（191）隔离；以及
-控制部分，其在所述控制沟槽结构（110）中具有至少一个控制电极部分（111）；
其中所述方法包括：在所述功率单元（120）中的至少一个中形成柱状场板沟槽（130），所述柱状场板沟槽（130）沿所述垂直方向（Z）延伸到所述半导体本体（190）中，并且包括电耦合到所述第一负载端子（101）的场板电极（131），所述柱状场板沟槽（130）具有在所述沟道区部分（192）下方的深部（136）以及在所述深部（136）上方的近端部分（135），所述近端部分（135）与所述沟道区部分（192）垂直地重叠，其中所述深部（136）的深水平宽度（W2）相当于所述近端部分（135）的近端水平宽度（W1）的至少110％。
20.一种处理功率半导体管芯（100）的方法（200），所述功率半导体管芯（100）具有半导体本体（190），所述半导体本体（190）耦合到所述功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102），并且被配置成在所述负载端子（101、102）之间传导负载电流，其中所述方法包括：
-形成用于控制所述负载电流的控制沟槽结构（110），所述控制沟槽结构（110）沿垂直方向（Z）延伸到所述半导体本体（190）中，并且根据具有多个栅格开口（116）的水平栅格图案（115）来布置；
-形成多个功率单元（120），每个功率单元（120）在水平横截面中至少部分地布置在所述多个栅格开口（116）中的相应的一个中，并且包括：
-第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和所述第一导电类型的源区的部分（193），其中沟道区部分（192）电连接到所述第一负载端子（101）并且将源区部分（193）与漂移区部分（191）隔离；以及
-控制部分，其在所述控制沟槽结构（110）中具有至少一个控制电极部分（111）；
其中所述方法包括在每个功率单元（120）中形成柱状场板沟槽（130），所述柱状场板沟槽（130）沿所述垂直方向（Z）延伸到所述半导体本体（190）中，并且包括电耦合到所述第一负载端子（101）的场板电极（131），其中所述多个功率单元（120）中的两个相邻的功率单元的两个柱状场板沟槽（130）之间的水平距离沿所述垂直方向（Z）减小至少10％。
CN201910243159.9A 2018-03-28 2019-03-28 针状单元沟槽式mosfet Pending CN110323280A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107417.4 2018-03-28
DE102018107417.4A DE102018107417B4 (de) 2018-03-28 2018-03-28 Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
CN110323280A true CN110323280A (zh) 2019-10-11

Family

ID=67909999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910243159.9A Pending CN110323280A (zh) 2018-03-28 2019-03-28 针状单元沟槽式mosfet

Country Status (4)

Country Link
US (1) US10879363B2 (zh)
KR (1) KR102601345B1 (zh)
CN (1) CN110323280A (zh)
DE (1) DE102018107417B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
JP2023118478A (ja) * 2022-02-15 2023-08-25 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP2007180310A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
DE102015110737B4 (de) 2015-07-03 2022-09-29 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016103581B4 (de) 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen

Also Published As

Publication number Publication date
US10879363B2 (en) 2020-12-29
KR102601345B1 (ko) 2023-11-14
KR20190113644A (ko) 2019-10-08
US20190305092A1 (en) 2019-10-03
DE102018107417A1 (de) 2019-10-02
DE102018107417B4 (de) 2024-02-08

Similar Documents

Publication Publication Date Title
US10930772B2 (en) IGBT having a barrier region
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
CN107611176A (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN110323280A (zh) 针状单元沟槽式mosfet
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN105321992A (zh) 包括场电极的半导体器件
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US10644141B2 (en) Power semiconductor device with dV/dt controllability
US11251275B2 (en) Needle cell trench MOSFET
US20220199614A1 (en) RC IGBT and Method of Producing an RC IGBT
CN107978640A (zh) 功率半导体器件终止结构
CN109841666A (zh) 用于针状单元沟槽mosfet的布局
CN107845678A (zh) 功率半导体器件的二极管结构
CN110504304A (zh) 功率半导体器件
US11011629B2 (en) Power semiconductor switch with improved controllability
US11538906B2 (en) Diode with structured barrier region
CN116741819A (zh) 双栅极功率半导体器件和控制双栅极功率半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination