KR20190113644A - 니들 셀 트렌치 mosfet - Google Patents

니들 셀 트렌치 mosfet Download PDF

Info

Publication number
KR20190113644A
KR20190113644A KR1020190035009A KR20190035009A KR20190113644A KR 20190113644 A KR20190113644 A KR 20190113644A KR 1020190035009 A KR1020190035009 A KR 1020190035009A KR 20190035009 A KR20190035009 A KR 20190035009A KR 20190113644 A KR20190113644 A KR 20190113644A
Authority
KR
South Korea
Prior art keywords
section
field plate
semiconductor die
trench
power semiconductor
Prior art date
Application number
KR1020190035009A
Other languages
English (en)
Other versions
KR102601345B1 (ko
Inventor
올리버 블랭크
마르셀 레네 뮤엘러
세드릭 오우브라르드
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20190113644A publication Critical patent/KR20190113644A/ko
Application granted granted Critical
Publication of KR102601345B1 publication Critical patent/KR102601345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Abstract

전력 반도체 다이(100)는 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합되고 부하 단자들(101, 102) 사이에서 부하 전류를 전도하도록 구성된 반도체 보디(190)를 갖는다. 다이는 부하 전류를 제어하기 위한 제어 트렌치 구조(110) - 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 반도체 보디(190) 내로 연장되고, 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열됨 -; 복수의 전력 셀(120)을 더 포함하고, 각각의 전력 셀(120)은 수평 단면에서 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열된다. 전력 셀(120) 중 적어도 하나는 제1 전도성 타입의 드리프트 존의 섹션(191), 제2 전도성 타입의 채널 존의 섹션(192) 및 제1 전도성 타입의 소스 존의 섹션(193) - 채널 존 섹션(192)은 제1 부하 단자(101)에 전기적으로 접속되고, 드리프트 존 섹션(191)으로부터 소스 존 섹션(193)을 격리함 -; 제어 트렌치 구조(110) 내의 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션; 수직 방향(Z)을 따라 반도체 보디(190) 내로 연장되고, 제1 부하 단자(101)에 전기적으로 결합되는 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 포함하고, 기둥형 필드 플레이트 트렌치(130)는 채널 존 섹션(192) 아래의 깊은 부분(136) 및 깊은 부분(136) 위의 근위 부분(135)을 갖고, 근위 부분(135)은 채널 존 섹션(192)과 수직으로 중첩되고, 깊은 부분(136)의 깊은 수평 폭(W2)은 근위 부분(135)의 근위 수평 폭(W1)의 적어도 110%에 달한다.

Description

니들 셀 트렌치 MOSFET{NEEDLE CELL TRENCH MOSFET}
본 명세서는 전력 반도체 다이의 실시예 및 전력 반도체 다이를 처리하는 방법의 실시예에 관한 것이다. 특히, 본 명세서는 니들 셀 트렌치(needle cell trench)에 포함된 필드 플레이트 전극(field plate electrode)을 갖는 MOSFET의 실시예 및 처리 방법의 대응하는 실시예에 관한 것이다.
전기 에너지를 변환하는 것 및 전기 모터 또는 전기 기계를 구동하는 것과 같은 자동차, 소비자 및 산업 응용에서의 최신 장치의 많은 기능은 전력 반도체 장치에 의존한다.
예를 들어, 몇 가지 예로서, 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor(IGBT)), 금속 산화물 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor(MOSFET)) 및 다이오드는 전력 공급 장치 및 전력 변환기 내의 스위치를 포함하지만 이에 한정되지 않는 다양한 응용에 사용되어 왔다.
전력 반도체 장치는 대개 장치의 2개의 부하 단자 사이의 부하 전류 경로를 따라 부하 전류를 전도하도록 구성된 전력 반도체 다이를 포함한다. 제1 부하 단자, 예를 들어 소스 단자는 다이의 전면에 배열될 수 있고, 제2 부하 단자, 예를 들어 드레인 단자는 다이의 배면에 배열될 수 있다. 다이는 전력 반도체 장치의 패키지 내에 포함될 수 있으며, 그러한 패키지는 부하 단자에 대한 전기 접속을 제공할 수 있다.
또한, 부하 전류 경로는 종종 게이트 전극으로 지칭되는 제어 전극에 의해 제어될 수 있다. 예를 들어, 대응하는 제어 신호를 예를 들어 구동기 유닛으로부터 수신하면, 제어 전극은 전력 반도체 다이를 전도 상태 및 차단 상태 중 하나로 설정할 수 있다.
부하 전류를 전도하기 위해, 전력 반도체 다이는 전력 반도체 장치의 소위 활성 영역에 배열될 수 있는 하나 이상의 전력 셀을 가질 수 있다. 예를 들어, 활성 영역 내에서, 하나 이상의 전력 셀은 전면 부하 단자에 전기적으로 접속된다.
활성 영역은 스트라이프 패턴으로 구성될 수 있으며, 이 패턴에 따라 전력 셀은 전체 활성 영역 또는 그의 실질적인 부분을 통해 스트라이프 형태로 연장되거나, 활성 영역은 셀룰러/그리드 패턴으로 구성될 수 있으며, 이 패턴에 따라 전력 셀은 기둥형 디자인("니들 디자인"이라고도 함)을 보이며, 활성 영역 내에 분포된다.
본 명세서는 후자의 경우, 즉 셀이 그리드 패턴에 따라 배열된 활성 영역을 갖는 다이에 관한 것이다. 예를 들어, 그러한 그리드 패턴에 따라, 게이트 트렌치가 그리드 개구(예를 들어, 그리드 메시)를 형성할 수 있고, 각각의 그리드 개구는 하나의 전력 셀을 공간적으로 한정할 수 있다. 예를 들어, 게이트 트렌치는 수직으로 서로 교차하는 직선을 따라 활성 영역에서 길이 방향으로 연장된다. 또한, 각각의 그리드 개구에는, 게이트 트렌치 내의 게이트 전극과 비교하여 상이한 전위에 접속된 기둥형(예를 들어, 니들) 트렌치 전극을 수용하는 기둥형(예를 들어, 니들) 트렌치가 배열될 수 있다.
전력 반도체 다이는 다이 에지에 의해 측면 방향으로 한정되며, 다이 에지와 활성 영역 사이에는 대개 소위 에지 종단 영역이 배열된다. 전력 반도체 다이와 관련하여, 그러한 에지 종단 영역은 "고전압 종단 구조"로도 지칭되며, 예를 들어 전력 반도체 다이의 신뢰성 있는 차단 능력을 보장하기 위해, 예를 들어 반도체 다이 내의 전기장의 코스에 영향을 줌으로써 전력 반도체 다이의 전압 처리 능력을 지원하는 목적에 기여할 수 있다.
신뢰성 있는 차단 능력이 바람직하다. 이를 위해, 각각의 필드 플레이트 전극이 하나 이상의 전력 셀 내에 배열될 수 있다.
한편, 낮은 전도 손실로 높은 부하 전류를 처리하는 것과 관련하여 활성 영역 내의 고밀도의 전력 셀이 바람직할 수 있다.
본 명세서에서 설명되는 일부 실시예에 따르면, 적어도 니들 트렌치 MOSFET의 전력 셀 중 하나가 기둥형 필드 플레이트 트렌치 내에 필드 플레이트 전극을 포함하고, 기둥형 필드 플레이트 트렌치는 전력 셀의 채널 영역에 가까운 얇은 상부(근위) 부분을 가지며, 수직 방향으로의 그의 연장을 따라 폭이 증가하여 더 두꺼운 깊은 부분을 보이는 구성이 제안된다. 이에 따라, (부하 전류의 전도를 위해 반전 채널이 유도되는) 니들 트렌치 MOSFET의 반도체 보디의 상부 부분에서, 작은 셀 피치가 달성될 수 있고, 따라서 높은 전체 전력 셀 밀도가 달성될 수 있다. 동시에, 기둥형 필드 플레이트 트렌치의 증가하는 폭으로 인해, 충분히 큰 필드 플레이트 전극이 기둥형 필드 플레이트 트렌치에 포함될 수 있으며, 따라서 신뢰성 있는 차단 능력을 보장한다.
일 실시예에 따르면, 전력 반도체 다이는 전력 반도체 다이의 제1 부하 단자 및 제2 부하 단자에 결합되고 부하 단자들 사이에서 부하 전류를 전도하도록 구성된 반도체 보디를 갖는다. 다이는 부하 전류를 제어하기 위한 제어 트렌치 구조 - 제어 트렌치 구조는 수직 방향을 따라 반도체 보디 내로 연장되고, 복수의 그리드 개구를 갖는 수평 그리드 패턴에 따라 배열됨 -; 복수의 전력 셀 - 각각의 전력 셀은 수평 단면에서 복수의 그리드 개구 각각에 적어도 부분적으로 배열됨 -을 더 포함한다. 전력 셀 중 적어도 하나는 제1 전도성 타입의 드리프트 존의 섹션, 제2 전도성 타입의 채널 존의 섹션 및 제1 전도성 타입의 소스 존의 섹션 - 채널 존 섹션은 제1 부하 단자에 전기적으로 접속되고, 드리프트 존 섹션으로부터 소스 존 섹션을 격리함 -; 제어 트렌치 구조 내의 적어도 하나의 제어 전극 섹션을 갖는 제어 섹션; 수직 방향을 따라 반도체 보디 내로 연장되고, 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 포함하고, 기둥형 필드 플레이트 트렌치는 채널 존 섹션 아래의 깊은 부분 및 깊은 부분 위의 근위 부분을 갖고, 근위 부분은 채널 존 섹션과 수직으로 중첩되고, 깊은 부분의 깊은 수평 폭은 근위 부분의 근위 수평 폭의 적어도 110%에 달한다.
다른 실시예에 따르면, 전력 반도체 다이는 전력 반도체 다이의 제1 부하 단자 및 제2 부하 단자에 결합되고 부하 단자들 사이에서 부하 전류를 전도하도록 구성된 반도체 보디를 갖는다. 다이는 부하 전류를 제어하기 위한 제어 트렌치 구조 - 제어 트렌치 구조는 수직 방향을 따라 반도체 보디 내로 연장되고, 복수의 그리드 개구를 갖는 수평 그리드 패턴에 따라 배열됨 -; 복수의 전력 셀 - 각각의 전력 셀은 수평 단면에서 복수의 그리드 개구 각각에 적어도 부분적으로 배열됨 -을 더 포함한다. 각각의 전력 셀은 제1 전도성 타입의 드리프트 존의 섹션, 제2 전도성 타입의 채널 존의 섹션 및 제1 전도성 타입의 소스 존의 섹션 - 채널 존 섹션은 제1 부하 단자에 전기적으로 접속되고, 드리프트 존 섹션으로부터 소스 존 섹션을 격리함 -; 제어 트렌치 구조 내의 적어도 하나의 제어 전극 섹션을 갖는 제어 섹션; 수직 방향을 따라 반도체 보디 내로 연장되고, 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 포함한다. 복수의 전력 셀 중 인접한 2개의 전력 셀의 2개의 기둥형 필드 플레이트 트렌치 사이의 수평 거리는 수직 방향을 따라 적어도 10%만큼 감소한다.
추가적인 실시예에 따르면, 전력 반도체 다이를 처리하는 방법이 제공된다. 전력 반도체 다이는 전력 반도체 다이의 제1 부하 단자 및 제2 부하 단자에 결합되고 부하 단자들 사이에서 부하 전류를 전도하도록 구성된 반도체 보디를 갖는다. 방법은 부하 전류를 제어하기 위한 제어 트렌치 구조를 형성하는 단계 - 제어 트렌치 구조는 수직 방향을 따라 반도체 보디 내로 연장되고, 복수의 그리드 개구를 갖는 수평 그리드 패턴에 따라 배열됨 -; 복수의 전력 셀을 형성하는 단계를 포함하고, 각각의 전력 셀은 수평 단면에서 복수의 그리드 개구 각각에 적어도 부분적으로 배열되며, 제1 전도성 타입의 드리프트 존의 섹션, 제2 전도성 타입의 채널 존의 섹션 및 제1 전도성 타입의 소스 존의 섹션 - 채널 존 섹션은 제1 부하 단자에 전기적으로 접속되고, 드리프트 존 섹션으로부터 소스 존 섹션을 격리함 -; 및 제어 트렌치 구조 내의 적어도 하나의 제어 전극 섹션을 갖는 제어 섹션을 포함한다. 방법은, 전력 셀 중 적어도 하나에서 수직 방향을 따라 반도체 보디 내로 연장되고, 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 형성하는 단계를 더 포함하고, 기둥형 필드 플레이트 트렌치는 채널 존 섹션 아래의 깊은 부분 및 깊은 부분 위의 근위 부분을 갖고, 근위 부분은 채널 존 섹션과 수직으로 중첩되고, 깊은 부분의 깊은 수평 폭은 근위 부분의 근위 수평 폭의 적어도 110%에 달한다.
더 추가적인 실시예에 따르면, 전력 반도체 다이를 처리하는 방법이 제공된다. 전력 반도체 다이는 전력 반도체 다이의 제1 부하 단자 및 제2 부하 단자에 결합되고 부하 단자들 사이에서 부하 전류를 전도하도록 구성된 반도체 보디를 갖는다. 방법은 부하 전류를 제어하기 위한 제어 트렌치 구조를 형성하는 단계 - 제어 트렌치 구조는 수직 방향을 따라 반도체 보디 내로 연장되고, 복수의 그리드 개구를 갖는 수평 그리드 패턴에 따라 배열됨 -; 복수의 전력 셀을 형성하는 단계를 포함하고, 각각의 전력 셀은 수평 단면에서 복수의 그리드 개구 각각에 적어도 부분적으로 배열되며, 제1 전도성 타입의 드리프트 존의 섹션, 제2 전도성 타입의 채널 존의 섹션 및 제1 전도성 타입의 소스 존의 섹션 - 채널 존 섹션은 제1 부하 단자에 전기적으로 접속되고, 드리프트 존 섹션으로부터 소스 존 섹션을 격리함 -; 및 제어 트렌치 구조 내의 적어도 하나의 제어 전극 섹션을 갖는 제어 섹션을 포함한다. 방법은, 각각의 전력 셀에서 수직 방향을 따라 반도체 보디 내로 연장되고, 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 형성하는 단계를 더 포함하고, 복수의 전력 셀 중 인접한 2개의 전력 셀의 2개의 기둥형 필드 플레이트 트렌치 사이의 수평 거리는 수직 방향을 따라 적어도 10%만큼 감소한다.
이 분야의 기술자는 다음의 상세한 설명을 읽고 첨부 도면을 볼 때 추가적인 특징 및 이점을 인식할 것이다.
도면 내의 부분은 반드시 축척에 따라 도시된 것은 아니며, 그 대신 본 발명의 원리를 분명히 보여주기 위해 강조가 주어진다. 또한, 도면에서, 동일한 참조 부호는 대응하는 부분을 나타낸다. 도면에서:
도 1은 하나 이상의 실시예에 따른 전력 반도체 다이의 수평 투영의 섹션을 개략적으로 그리고 예시적으로 도시한다.
도 2는 하나 이상의 실시예에 따른 전력 반도체 다이의 수직 단면의 섹션을 개략적으로 그리고 예시적으로 도시한다.
도 3(a)-3(c)는 각각 일부 실시예에 따른 전력 반도체 다이의 수직 단면의 섹션을 개략적으로 그리고 예시적으로 도시한다.
도 4(a)-4(b)는 각각 일부 실시예에 따른 전력 반도체 다이의 수직 단면의 섹션을 개략적으로 그리고 예시적으로 도시한다.
다음의 상세한 설명에서는, 본 명세서의 일부를 형성하고 본 발명이 실시될 수 있는 특정 실시예가 예시적으로 도시된 첨부 도면이 참조된다.
이와 관련하여, "상부", "하부", "앞", "뒤", "후방", "선두", "후미", "아래", "위" 등과 같은 방향 용어가 설명되는 도면의 배향을 참조하여 사용될 수 있다. 실시예의 부분이 다수의 상이한 배향으로 배치될 수 있으므로, 방향 용어는 예시의 목적으로 사용되며 결코 제한적이지 않다. 본 발명의 범위를 벗어나지 않으면서 다른 실시예가 이용될 수 있고, 구조적 또는 논리적 변경이 이루어질 수 있음을 이해해야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 간주되지 않아야 하며, 본 발명의 범위는 첨부된 청구항에 의해 정의된다.
이제, 하나 이상의 예가 도면에 도시된 다양한 실시예가 상세하게 참조될 것이다. 각각의 예는 설명을 위해 제공되며 본 발명의 제한을 의미하지 않는다. 예를 들어, 일 실시예의 일부로서 도시되거나 설명된 특징은 다른 실시예에서 또는 다른 실시예와 함께 사용되어 또 다른 실시예를 산출될 수 있다. 본 발명은 그러한 변경 및 변형을 포함하는 것으로 의도된다. 예는 첨부된 청구항의 범위를 제한하는 것으로 해석되지 않아야 하는 특정 언어를 사용하여 설명된다. 도면은 축척으로 그려진 것이 아니며, 단지 예시를 위한 것이다. 명료화를 위해, 동일한 요소 또는 제조 단계는 달리 언급되지 않는 한은 동일한 참조 부호에 의해 표시되었다.
본 명세서에서 사용되는 바와 같은 "수평"이라는 용어는 반도체 기판 또는 반도체 구조의 수평면에 실질적으로 평행한 배향을 설명하는 것을 의도한다. 이것은 예를 들어 반도체 웨이퍼 또는 다이 또는 칩의 표면일 수 있다. 예를 들면, 이하에서 언급되는 (제1) 측면 방향(X) 및 (제2) 측면 방향(Y) 양자는 수평 방향일 수 있고, 제1 측면 방향(X) 및 제2 측면 방향(Y)은 서로 수직일 수 있다.
본 명세서에서 사용되는 바와 같은 "수직"이라는 용어는 수평면에 실질적으로 수직으로, 즉 반도체 웨이퍼/칩/다이의 표면의 법선 방향에 평행하게 배열되는 배향을 설명하는 것을 의도한다. 예를 들어, 이하에서 언급되는 연장 방향 Z는 제1 측면 방향(X) 및 제2 측면 방향(Y) 양자에 수직인 연장 방향일 수 있다.
본 명세서와 관련하여, "오믹 접촉", "전기 접촉", "오믹 접속" 및 "전기 접속"이라는 용어는 본 명세서에서 설명되는 장치의 2개의 영역, 섹션, 존, 부분 또는 부품 사이에 낮은 오믹 전기 접속 또는 낮은 오믹 전류 경로가 존재한다는 것을 설명하는 것을 의도한다.
또한, 본 명세서와 관련하여, "접촉"이라는 용어는 각각의 반도체 장치의 2개의 요소 사이에 직접적인 물리적 접속이 존재한다는 것을 설명하는 것을 의도하며; 예를 들어, 서로 접촉하고 있는 2개의 요소 사이의 전이는 추가적인 중간 요소 등을 포함하지 않을 수 있는데; 즉 상기 2개의 요소는 서로 터치할 수 있다.
또한, 본 명세서와 관련하여, "전기 절연"이라는 용어는 달리 언급되지 않으면 그의 일반적인 유효한 이해와 관련하여 사용되며, 따라서 2개 이상의 컴포넌트가 서로 개별적으로 배치되고, 이들 컴포넌트를 접속하는 오믹 접속이 존재하지 않는다는 것을 설명하는 것을 의도한다. 그러나, 서로 전기적으로 절연된 컴포넌트는 그럼에도 불구하고 서로 결합될 수 있는데, 예를 들어 기계적으로 결합되고/되거나 용량적으로 결합되고/되거나 유도적으로 결합될 수 있다. 예를 들면, 커패시터의 2개의 전극은 서로 전기적으로 절연될 수 있는 동시에, 절연, 예를 들어 유전체에 의해 서로 기계적으로 그리고 용량적으로 결합될 수 있다.
본 명세서에서, n 도핑은 "제1 전도성 타입"으로 지칭되는 반면, p 도핑은 "제2 전도성 타입"으로 지칭된다. 대안으로, 제1 전도성 타입이 p 도핑일 수 있고 제2 전도성 타입이 n 도핑일 수 있도록 반대 도핑 관계가 사용될 수 있다.
본 명세서에 설명된 특정 실시예는 전력 반도체 다이, 예를 들어 전력 변환기 또는 전력 공급 장치 내에서 사용될 수 있는 전력 반도체 다이에 관한 것이지만 이에 한정되지 않는다. 예를 들어, 본 명세서에 설명된 전력 반도체 다이는 전력 정류기 내에서 또는 전력 인버터 내에서, 예를 들어 동기 전력 정류기 또는 전력 인버터 내에서 사용되도록 구성된다. 예를 들어, 그러한 정류기/인버터는 모터 구동기의 일부로 사용된다. 따라서, 실시예에서, 본 명세서에 설명된 전력 반도체 다이는 부하에 공급되고/되거나 전원에 의해 제공되는 전류의 일부를 운반하도록 구성될 수 있다.
따라서, 본 명세서에서 사용되는 바와 같은 "전력 반도체 다이"라는 용어는 고전압 차단 능력 및/또는 고전류 운반 능력을 갖는 단일 다이를 설명하는 것을 의도한다. 즉, 그러한 전력 반도체 다이는 통상적으로 예를 들어 최대 5 또는 300 암페어의 암페어 범위 내의 고전류 및/또는 통상적으로 15V 초과, 보다 통상적으로 최대 400V 초과, 예를 들어 최대 적어도 500V 또는 500V 초과, 예를 들어 적어도 600V의 전압을 위해 의도된다. 또한, 본 명세서에 설명된 전력 반도체 다이는 높은 스위칭 주파수, 예를 들어 적어도 100kHz 및 최대 2MHz의 스위칭 주파수를 위해 구성될 수 있다.
예를 들어, 아래에서 설명되는 전력 반도체 다이는 저전압, 중간 전압 및/또는 고전압 응용에서 전력 컴포넌트로서 사용되도록 구성된 다이일 수 있다.
또한, 본 명세서에서 사용되는 바와 같은 "전력 반도체 다이"라는 용어는 예를 들어 데이터 저장, 데이터 컴퓨팅 및/또는 다른 타입의 반도체 기반 데이터 처리를 위해 사용되는 논리 반도체 장치와 관련되지 않는다.
예를 들어, 다이는 모놀리식 방식으로 집적된 트랜지스터 셀, 예를 들어 모놀리식 방식으로 집적된 MOSFET 셀 및/또는 그의 파생물과 같은 하나 이상의 활성 전력 셀을 포함할 수 있다. 복수의 그러한 전력 셀이 다이에 집적될 수 있다.
본 명세서에 설명된 실시예에 따르면, 전력 반도체 다이는 기둥/니들 타입인 전력 셀을 포함한다. 예를 들어, 전력 셀은 스트라이프 타입이 아니다. 기둥/니들 타입 셀은 각각 적어도 하나의 기둥형 트렌치, 예를 들어 기둥형 필드 플레이트 트렌치를 포함할 수 있다. 예를 들어, 그러한 기둥/니들 구성에 따르면, 제1 측면 방향(X) 및 제2 측면 방향(Y) 각각을 따른 각각의 기둥/니들 전력 셀의 전체 측면 방향 연장은 전력 반도체 다이의 제1 측면 방향(X) 및 제2 측면 방향(Y)을 따른 전체 측면 방향 연장의 일부에 달할 뿐이다. 예를 들어, 각각의 기둥/니들 셀의 전체 측면 방향 연장은 제1 측면 방향(X) 및 제2 측면 방향 중 하나를 따른 전력 반도체 다이의 전체 연장의 1% 미만 또는 심지어 0.05% 미만에 달한다. 예를 들어, 제1 측면 방향(X)을 따른 약 4mm의 변 길이 및 약 2㎛의 통상적인 셀 피치를 갖는 다이는 제1 측면 방향(X)을 따른 다이의 전체 연장의 약 2/4000=0.05%의 각각의 기둥/니들 셀의 전체 측면 방향 연장을 유도한다. 또한, 각각의 기둥/니들 셀은 XY 평면에 평행하게 직사각형, 예를 들어 2차 수평 단면, 예를 들어, 둥근 코너를 갖는 직사각형 수평 단면 또는 타원형 수평 단면 또는 원형 수평 단면 또는 다각형, 예를 들어 8각형 또는 6각형 수평 단면을 보일 수 있다. 그러한 단면의 코스는 도면의 설명으로부터 더 명백해지는 바와 같이 제어 트렌치 구조의 그리드 패턴에 의해 정의될 수 있다.
실시예에서, 각각의 기둥/니들 전력 셀은 최대 측면 방향 연장 및 최대 수직 연장을 가지며, 최대 측면 방향 연장은 최대 수직 연장의 1/2, 1/3, 1/4 또는 1/5 미만 또는 심지어는 최대 수직 연장의 1/6 미만이다. 예를 들어, 최대 수직 연장은 각각의 기둥/니들 전력 셀의 수직 방향을 따른 기둥형 필드 플레이트 트렌치(후술됨)의 전체 연장에 의해 정의된다.
이하에서, 전력 셀이라는 용어는 예를 들어 위에서 예시적으로 정의된 바와 같이 기둥/니들 전력 셀을 지칭한다.
본 명세서에서 사용되는 바와 같이, "니들"이라는 용어는 트렌치 하부가(니들과 같이) 테이퍼 형상을 갖는 디자인을 포함하지만 이에 한정되지 않으며; 오히려, "니들"이라는 용어는 트렌치 하부가 실질적으로 편평한, 예를 들어 수평으로 연장되는 디자인도 포함한다.
도 1은 하나 이상의 실시예에 따른 전력 반도체 다이(100)의 수평 투영의 섹션을 개략적으로 그리고 예시적으로 도시한다. 도 2는 하나 이상의 실시예에 따른 전력 반도체 다이(100)의 수직 단면의 섹션을 개략적으로 그리고 예시적으로 도시한다. 이하, 도 1 및 도 2를 참조한다.
전력 반도체 다이는 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합된 반도체 보디(190)를 갖는다. 다이(100)는 MOSFET일 수 있고, 따라서 제1 부하 단자(101)는 소스(이미터) 단자일 수 있고, 제2 부하 단자(102)는 드레인(컬렉터) 단자일 수 있다.
제1 부하 단자(101)는 다이(100)의 전면에 배열될 수 있으며, 제2부하 단자(102)는 다이(100)의 배면에 배열될 수 있다. 다이(100)의 전면은 반도체 보디(190)의 상면(1900)에 근접할 수 있다. 예를 들어, 제1 부하 단자(101)는 전면 금속 배선을 포함하고, 제2 부하 단자(102)는 배면 금속 배선을 포함한다.
반도체 보디(190)는 부하 단자(101, 102) 사이에서 부하 전류, 예를 들어 적어도 5A, 10A, 적어도 50A 또는 심지어 100A 초과의 부하 전류를 전도하도록 구성된다.
다이(100)는 부하 전류를 제어하기 위한 제어 트렌치 구조(110)를 포함한다. 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 반도체 보디(190) 내로 연장되고, 도 1에 도시된 바와 같이 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열된다.
제어 트렌치 구조(110)는 예를 들어 제어 트렌치 절연체(112)에 의해 반도체 보디(190)로부터 전기적으로 절연된 제어 전극(111)을 포함할 수 있다. 제어 전극(111)은 구동기 유닛(도시되지 않음)의 출력에 결합되고, 출력을 통해 수신된 제어 신호에 응답하여, 다이(100)를 부하 단자(101, 102) 사이에서 부하 전류가 전도되는 전도 상태 및 부하 단자(101, 102) 사이에서 양의 순방향 전압이 차단되고 부하 전류의 흐름이 금지되는 차단 상태 중 하나로 설정할 수 있으며, 양의 순방향 전압은 제2 부하 단자(102)의 전위가 제1 부하 단자(101)의 전위보다 큰 경우에 존재한다.
부하 전류의 전도를 위해, 다이(100)는 복수의 전력 셀(120)을 포함한다. 예를 들어, 이들 전력 셀(120)은 전력 반도체 다이(100)의 활성 영역(105) 내에 배열된다. 다이 에지(107)가 다이(100)를 측면 방향으로 종단시키며, 에지 종단 영역(106)이 다이 에지(107)와 활성 영역(105) 사이에 배열된다. 예를 들어, 에지 종단 영역(106)은 부하 전류의 전도를 위해 구성되지 않는다.
제어 트렌치 구조(110)는 주로 활성 영역(105) 내에서 그리고 거기서 수직 방향(Z)을 따라 반도체 보디(190) 내로, 예를 들어, 적어도 500nm, 적어도 600nm 또는 적어도 700nm의 거리에 걸쳐 연장되며, 수직 방향(Z)을 따른 제어 트렌치 구조(110)의 연장은 예를 들어 다이(100)의 지정된 최대 차단 전압에 따라 선택될 수 있다.
복수의 그리드 개구(116)를 갖는 그리드 패턴(115)은 활성 영역(105) 내의 하위 영역을 정의한다. 예를 들어, 각각의 그리드 개구(116)는 복수의 전력 셀(120) 중 하나와 관련된다.
그리드 개구(116)는 직사각형 수평 원주를 보이는 것으로 도시되는데, 본 명세서는 그러한 수평 원주로 한정되지 않는다는 것을 이해해야 하며; 예를 들어 다른 실시예에서, 그리드 개구(116)는 원형 또는 타원형 원주 또는 둥근 코너를 갖는 직사각형 원주를 보일 수 있다. 그리드 개구(116)는 그리드 패턴(115)의 각각의 부분에 의해 반드시 완전히 둘러싸여야 하는 것은 아니라는 것을 더 이해해야 한다. 예를 들어, 제어 트렌치 구조(110)의 디자인에 따라, 예를 들어, 제어 트렌치 구조(110)의 교차하는 스트라이프 사이의 교점에 작은 갭(도시되지 않음)이 존재할 수 있다.
예를 들어, 각각의 그리드 개구(116)는 수 마이크로미터 이하, 예를 들어 5㎛ 이하 또는 2㎛ 이하의 최대 수평 연장을 보인다. 예를 들어, 그러한 최대 수평 연장은 어느 쪽이 더 크든 제1 측면 방향(X)을 따른 각각의 그리드 개구(116)의 폭 또는 제2 측면 방향(Y)을 따른 길이일 수 있다.
따라서, 각각의 전력 셀(120)은 수평 단면에서 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열된다.
도 2는 각자가 하나의 전력 셀(120)과 관련된 4개의 인접한 그리드 개구(116)의 예시적인 구성을 도시한다.
예를 들어, 모든 전력 셀(120)은 동일한 구성을 갖는다. 다른 실시예에서, 전력 셀(120)은 구성이 다를 수 있으며, 예를 들어, 활성 영역(105)이 제1 타입의 전력 셀 및 제2 타입의 전력 셀을 포함할 수 있고, 옵션으로서 심지어는 추가적인 타입의 하나 이상의 셀, 예를 들어 보조 셀 또는 더미 셀을 포함할 수 있다. 다음의 설명은 적어도 전력 셀(120)이 실질적으로 동일하게 구성되는 경우를 참조하는데, 지적되는 바와 같이, 이것은 반드시 그럴 필요는 없다는 것을 이해해야 한다. 오히려, 전력 셀(120)은 서로 다를 수도 있다.
각각의 전력 셀(120)은 제1 전도성 타입의 드리프트 존 섹션(191), 제2 전도성 타입의 채널 존 섹션(192) 및 제1 전도성 타입의 소스 존 섹션(193)을 포함한다. 채널 존 섹션(193)은 드리프트 존 섹션(191)으로부터 소스 존 섹션(192)을 격리하며, 소스 존 섹션(192)은 제1 부하 단자(101)에 전기적으로 접속된다. 또한, 채널 존 섹션(193)은 제1 부하 단자(101)에 전기적으로 접속될 수 있다. 예를 들어, 상기 전기 접속을 구현하기 위해, 제1 접촉 플러그(1011)가 사용될 수 있다. 예를 들어, 이들 접촉 플러그(1011)는 제1 절연 층(1012)을 관통하고(상기 관통은 도 2에 도시되지 않음), 제2 절연 층(104)을 관통한다. 예를 들어, 각각의 전력 셀(120)에서, 소스 존 섹션(193) 및 채널 존 섹션(192)은 각각의 제1 접촉 플러그(1011)와 접촉하여 배열된다.
도 3(a)-3(c)에 보다 명확하게 도시된 바와 같이, 소스 존(193) 및 채널 존(192)은 반도체 보디(190) 내에서 예를 들어 각각의 전력 셀(120) 안으로 연속적으로 연장될 수 있다. 따라서, 각각의 전력 셀(120)과 관련하여, "소스 존 섹션" 및 "채널 존 섹션"이라는 표현이 선택되었다. 이는 드리프트 영역(섹션)(191)에도 적용된다.
채널 존(192)과 드리프트 존(191) 사이의 전이는 pn 접합(194)을 형성한다. 예를 들어, 드리프트 존(191)은 반도체 보디(190)의 주요 부분을 형성하며, 제2 부하 단자(102)에 전기적으로 접속되는 도핑된 접촉 영역(198)과 접할 때까지 수직 방향(Z)을 따라 연장된다. 도핑된 접촉 영역(198)은 측면 방향(X 및 Y)을 따라 연속적으로 연장되어, 모든 전력 셀(120)과 수평으로(즉, 측면 방향(X 및 Y)을 따라) 중첩되는 균일 반도체 층을 형성할 수 있다. 예를 들어, 도핑된 접촉 영역(198)은 제1 전도성 타입, 예를 들어, 드리프트 영역(190)과 동일한 전도성 타입이지만 더 높은 도펀트 농도를 갖는 필드 스톱 층을 포함하거나 필드 스톱 층이다.
각각의 전력 셀(120)은 전술한 바와 같이 제어 트렌치 구조(110)에 포함된 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션을 더 포함한다. 제어 전극 섹션(111)은 제1 부하 단자(101), 제2 부하 단자(102) 및 반도체 보디(190) 각각으로부터 전기적으로 절연된다.
컴포넌트 제어 전극 섹션(111), 소스 존 섹션(193), 채널 존 섹션(192) 및 드리프트 존 섹션(191)과 관련하여, 각각의 전력 셀(120)의 주요 구성은 통상적인 MOSFET 구성에 대응하며, 이러한 구성에 따라 제어 전극 섹션(111)은 대응하는 턴온 제어 신호를 수신하면 채널 존 섹션(192) 내에서 반전 채널을 유도하고, 대응하는 턴오프 제어 신호를 수신하면 이 반전 채널을 컷오프할 수 있다. 일반적인 동작 원리는 아래에서 더 상세히 설명되지만, 이는 기술자에게 알려져 있고, 본 명세서에서 설명되는 실시예는 이러한 일반적인 동작 원리로부터 벗어나지 않는다.
전력 셀(120)의 제어 전극 섹션(111)는 각각의 모놀리식 스트라이프 제어 전극에 의해 형성될 수 있으며, 이들 스트라이프 전극은 도 1에 도시된 바와 같이 제어 트렌치 구조(110)의 스트라이프에 포함된다. 따라서, 도 2에 도시된 바와 같이, 특정 제어 전극 섹션(111)이 2개의 인접한 전력 셀(120)과 관련될 수 있음을 또한 이해해야 한다. 즉, 각각의 전력 셀(120)은 예를 들어 각각의 전력 셀(120)의 소스 존 섹션(193) 및 채널 존 섹션(192)을 둘러싸는 4개의 제어 전극 섹션(111)에 의해 제어될 수 있다.
제어 전극 섹션(111)은 소스 존 섹션(193) 및 채널 존 섹션(192) 양자와 수직으로 중첩될 수 있다. 즉, 각각의 전력 셀(120)에서, 적어도 하나의 제어 전극 섹션(111) 및 소스 존 섹션(193)은 수직 방향(Z)을 따른 예를 들어 100nm의 제1 공통 연장 범위를 보일 수 있고, 적어도 하나의 제어 전극 섹션(111) 및 채널 존 섹션(192)은 수직 방향(Z)을 따른 예를 들어 50nm의 제2 공통 연장 범위를 보일 수 있다. 또한, 적어도 제어 전극 섹션(111)은 적어도 상기 pn 접합(194)만큼 깊이 연장될 수 있다.
각각의 전력 셀(120)은 수직 방향(Z)을 따라 반도체 보디(190) 내로 연장되고 제1 부하 단자(101)에 전기적으로 결합된 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 더 포함할 수 있다.
예를 들어, 필드 플레이트 전극(131)은 예를 들어 제1 부하 단자(101)에 전기적으로 접속되며, 따라서 필드 플레이트 전극(131)의 전위는 제1 부하 단자(101)의 전위와 실질적으로 동일하다. 예를 들어, 전기 접속을 구현하기 위해, 필드 플레이트 전극(131)과 접촉하도록 필드 플레이트 트렌치(130) 내로 제1 부하 단자(101)로부터 아래로 연장되는 제2 접촉 플러그(1015)가 사용될 수 있다. 접촉을 개선하기 위해, 도시된 바와 같이, 전기 전도성 접착 촉진제(1016)가 사용될 수 있다. 다른 실시예에서, 필드 플레이트 전극(131)은 오믹 저항기에 의해 제1 부하 단자(101)에 전기적으로 결합될 수 있다.
접촉 플러그(1011, 1015)와 관련하여, 도 3(a)-3(c)에 도시된 바와 같이, 추가로 또는 대안으로, 조인트 접촉 플러그(1017)에 의해 제1 부하 단자(101)를 소스 존 섹션(193) 및 필드 플레이트 전극(131) 양자에 전기적으로 접속하는 것이 가능하다는 것을 이해해야 한다. 예를 들어, 각각의 전력 셀(120)의 제1 부하 단자(101)에 대한 전기 접속은 실시예에 따라 각각의 단일 조인트 접촉 플러그(1017)에 의해 수행될 수 있다.
"필드 플레이트 전극"이라는 일반 명칭과는 대조적으로, 필드 플레이트 전극(131)은 도 1 및 2에 또한 도시된 바와 같이 통상적으로 플레이트의 형상을 보이는 것이 아니라 기둥/니들의 형상을 보인다.
각각의 필드 플레이트 트렌치(130)에서, 반도체 보디(190)로부터 각각의 필드 플레이트 전극(131)을 절연시키는 트렌치 절연체(132)가 제공될 수 있다.
예를 들어, 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장은 제어 트렌치 구조(110)의 전체 수직 연장의 적어도 2배에 달하며; 예를 들어 각각의 기둥형 필드 플레이트 트렌치(130)는 예를 들어 반도체 보디(190)의 상면(1900)을 기준으로 할 때 제어 트렌치 구조(110)에 비해 수직 방향(Z)을 따라 적어도 3배 더 멀리 연장된다.
기둥형 필드 플레이트 트렌치(130)는 채널 존 섹션(192) 아래의 각각의 깊은 부분(136) 및 깊은 부분(136) 위의 근위 부분(135)을 포함하는 것이 고려될 수 있다.
수직 방향(Z)을 따라, 근위 부분(135)은 도 2에 도시된 바와 같이 깊은 부분(136)에 이음매 없이 연결될 수 있다. 이것은 예를 들어 두 부분(135, 136)이 결합 컴포넌트 등에 의해 서로 결합되는 것이 아니라 두 부분(135, 136)이 연결되어 각각의 기둥형 필드 플레이트 트렌치(130)를 형성하게 할 수 있다. 예를 들어, 기둥형 필드 플레이트 트렌치(130)는 수직 방향(Z)을 따라 전체 연장을 보이며, 근위 부분(135)은 이러한 전체 연장의 상부 1/3을 포함하고, 깊은 부분(136)은 이러한 전체 연장의 나머지 2/3를 포함한다. 도 2의 개략도와 대조적으로, 기둥형 필드 플레이트 트렌치(130)는 반드시 깊은 부분(136)에 의해 종단되어야 하는 것이 아니라, 기둥형 필드 플레이트 트렌치(130)는 수직 방향(Z)을 따라 기둥형 필드 플레이트 트렌치(130)를 종단시키는 하부 부분(137)을 포함할 수 있다는 것을 이해해야 한다(도 3(a)-3(c) 및 도 4(b) 참조).
예를 들어, 근위 부분(135)은 채널 존 섹션(192)과 수직으로 중첩된다. 실시예에서, 채널 존 섹션(192), 제어 전극 섹션(111) 및 근위 부분(135)은 예를 들어 적어도 200nm의 공통 수직 연장 범위를 보인다. 근위 부분(135)은 아래에서 보다 상세히 설명되는 바와 같이 필드 플레이트 전극(131)의 섹션을 포함할 수 있다.
근위 부분(135)은 근위 수평 폭(W1)을 갖고, 깊은 부분(136)은 깊은 수평 폭(W2)을 가지며, 이들 수평 폭(W1 및 W2)은 반드시 수직 방향(Z)을 따라 일정할 필요는 없다는 것을 이해해야 한다.
하나 이상의 실시예에 따르면, 기둥형 필드 플레이트 트렌치(130)가 수직 방 향(Z)을 따라 연장됨에 따라 그의 폭을 증가시키는 것이 제안된다. 예를 들어, 깊은 수평 방향 폭(W2)의 최대는 항상 근위 수평 폭(W1)의 최대보다 크다.
예를 들어, 깊은 부분(136)의 (최대) 깊은 수평 폭(W2)은 근위 부분(135)의 (최대) 근위 수평 폭(W1)의 적어도 110%에 달한다.
추가로 또는 대안으로, 복수의 전력 셀(120) 중 2개의 인접한 전력 셀(120)의 2개의 기둥형 필드 플레이트 트렌치(130) 사이의 수평 거리(도 1의 거리 D1 및 D2 참조)는 수직 방향(Z)을 따라 예를 들어 적어도 10%만큼 감소하며, 수평 거리는 인접한 기둥형 필드 플레이트 트렌치(130)의 트렌치 절연체(132) 사이, 예를 들어 인접한 기둥형 필드 플레이트 트렌치(130)의 측벽 사이에서 측정된다.
예를 들어, 2개의 인접한 근위 부분(135) 사이의 거리(D1)는 예를 들어 500 내지 700nm의 범위 내에 있을 수 있고, 2개의 인접한 깊은 부분(136) 사이의 거리(D2)는 예를 들어 300 내지 500nm의 범위 내에 있을 수 있다.
이하에서, 기둥형 필드 플레이트 트렌치(130)의 폭의 그러한 증가가 어떻게 구현될 수 있는지에 대한 다수의 예가 제공될 것이다.
예를 들어, 적어도 근위 부분(135)의 하위 부분에서, 수직 방향(Z)에 대한 근위 폭의 변화율(즉, dW1/dZ)은 실질적으로 0 또는 심지어 음의 값을 갖는다. 예를 들어, 근위 부분(155)은 비교적 얇을 수 있고, 근위 수평 폭(W1)은 근위 부분(135) 내에서 실질적으로 증가하는 것이 아니라, 오히려 일정하게 유지되거나 심지어는 감소한다(도 4(a) 참조). 전술한 바와 같이, 근위 부분(135)은 수직 방향(Z)을 따라 기둥형 필드 플레이트 트렌치(130)의 전체 연장의 상부 1/3을 포함할 수 있다. 하위 부분은 적어도, 제어 트렌치 구조(110)와 수직으로 중첩되는 근위 부분(135)의 해당 섹션을 포함할 수 있다.
예를 들어, 수평 폭의 증가는 임계 레벨(1356)에서 시작된다. 예를 들어, 도 2에 도시된 바와 같이, 기둥형 필드 플레이트 트렌치(130)는 이 임계 레벨(1356)에 도달할 때까지 수평 폭이 실질적으로 증가하지 않는다. 다른 실시예에서, 기둥형 필드 플레이트 트렌치(130)는 또한 예를 들어 도 3에 도시된 바와 같이 그의 근위 부분(135) 내에서 폭이 (예를 들어, 단지 약간) 증가한다.
존재할 경우, 임계 레벨(1356)은 기둥형 필드 플레이트 트렌치(130)의 더 깊은 절반 내에 배열될 수 있다.
깊은 부분(136)의 전체 수직 연장은 기둥형 필드 플레이트 트렌치(130)의 전 체 수직 연장의 적어도 10%에 달할 수 있다. 지시된 바와 같이, 그러한 비율은 10% 초과, 예를 들어 30% 초과, 50% 초과, (2/3에 대응하는) 66.67% 초과 또는 심지어 90%를 초과할 수 있다.
또한, 깊은 부분(136)의 수직 방향(Z)을 따르는 전체 총 연장을 따라, 또는 적어도 그 일부, 예를 들어, 적어도 50%의 일부를 따라, 수직 방향(Z)에 대한 깊은 수평 폭의 변화율(즉, dW2/dZ)은 0 또는 양의 값을 갖는다. 따라서, 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 계단형 증가(도시되지 않음)도 가능하며; 예를 들어 이것은 dW2/dZ가 실질적으로 0이거나, 적어도 하위 부분에서, 깊은 부분(136) 내에서 심지어 음수인 것을 가능하게 한다. 전술한 바와 같이, 도 2 내지 도 4(a) 각각에 도시된 바와 같이, 수평 폭의 증가는 통상적으로 예를 들어 프로세스에 따라 선형으로 또는 지수적으로 다소 서서히 발생한다.
근위 수평 폭의 변화율(dW1/dZ)은 (예를 들어, 반도체 보디(190)의 상면(1900)에 대한) 제1 각도(α)에 의해 정의될 수 있고, 깊은 수평 폭의 변화율(dW2/dZ)은 (예를 들어, 반도체 보디(190)의 상면(1900)에 대한) 제2 각도(β)에 의해 정의될 수 있다.
실시예에서, 제2 각도(β)는 제1 각도(α)보다 크다. 예를 들어, 근위 부분(135)에서, 제1 각도(α)는 60도 내지 100도의 범위 내에 있다. 깊은 부분(136)에서, 제2 각도(β)는 91도 내지 150도의 범위 내에 있을 수 있다. 또한, 제2 각도(β) 및 제1 각도(α) 중 적어도 하나는 실질적으로 일정할 수 있다. 근위 부분(135)으로부터 원위 부분(136)으로의 전이(예를 들어, 각도(α, β) 간의 차이가 설정됨)는 임계 레벨(1356)에서 또는 (점진적으로) 그 근처에서 형성될 수 있다.
다른 실시예에서, 제2 각도(β)와 제1 각도(α)는 실질적으로 서로 동일할 수 있고(도 3(a) 참조), 예를 들어 이들 양자는 적어도 92도, 적어도 95도 또는 심지어 100도에 달한다.
전술한 바와 같이, 도 2의 개략도와 대조적으로, 기둥형 필드 플레이트 트렌치(130)는 반드시 깊은 부분(136)에 의해 종단되어야 하는 것이 아니라, 기둥형 필드 플레이트 트렌치(130)는 수직 방향(Z)을 따라 기둥형 필드 플레이트 트렌치(130)를 종단시키는 상기 하부 부분(137)을 포함할 수 있다(도 3(a)-3(c) 및 도 4(b) 참조). 하부 부분(137)의 전체 수직 연장은 적용된 프로세스에 의존할 수 있고, 하부 부분(137)에서 기둥형 필드 플레이트 트렌치(130)의 폭은 (자연적으로) 감소한다.
예를 들어, 각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭은 예를 들어 수직 방향(Z)을 따라 일정한 변화율에 따라, 각각의 기둥형 필드 플레이트의 전 체 수직 연장의 적어도 40%만큼 변하며, 이 비율은 심지어 40% 초과, 예를 들어 70%를 초과할 수 있거나, 심지어 약 100%에 달할 수도 있다(도 3(a) 참조).
다른 실시예에서, 예를 들어, 도 3(b) 및 3(c)에 도시된 바와 같이, 각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭은 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 적어도 70%에 대해 수직 방향을 따라 실질적으로 일정하게 유지된다.
예를 들어, 수평 폭의 증가는 예를 들어 배타적으로 각각의 기둥형 필드 플레이트 트렌치의 가장 깊은 트렌치 부분 내에서 발생한다.
도 3(b) 및 3(c)를 계속 참조하면, 실시예에서, 각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 적어도 10%의 증가는 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 30% 이하를 따라 발생한다. 또한, 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 상기 30% 이하가 각각의 기둥형 필드 플레이트 트렌치(130)의 섹션 또는 가장 깊은 부분을 형성할 수 있다.
지시된 바와 같이, 깊은 부분(136)은 수직 방향(Z)을 따라 기둥형 필드 플레이트 트렌치(130)를 종단시키는 원위 부분을 예를 들어 단독으로 또는 상기 하부 부분(137)과 함께 형성할 수 있다. 예를 들어, 상기 원위 부분은 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 30% 이하를 포함하며, 여기서 적어도 10%의 수평 폭 증가가 발생한다. 그러나, 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 30% 이하의 예시적으로 언급된 값은 예를 들어 적용되는 프로세스에 따라 다른 실시예에서 상이할 수도 있다. 예를 들어, 폭의 증가는 (예를 들어, 선형으로) 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장을 따라(이 경우, "30% 제한"은 적용되지 않을 것임) 또는 다른 실시예에서는 깊은 부분(136)에서만 발생할 수도 있다.
수평 폭 증가가 어떻게 구현되는지에 관계없이, 예를 들어, 각도(α, β)가 어떻게 선택되는지에 관계없이, 깊은 부분(136)의 (최대) 깊은 수평 폭(W2)이 근위 부분(135)의 (최대) 근위 수평 폭(W1)의 적어도 110% 또는 적어도 120%에 달하고/달하거나, 복수의 전력 셀(120) 중 2개의 인접 전력 셀의 2개의 기둥형 필드 플레이트 트렌치(130) 사이의 수평 거리가 전술한 바와 같이 수직 방향(Z)을 따라 적어도 10% 또는 적어도 20%만큼 감소하는 것이 보장되어야 한다. 동시에, 2개의 인접한 기둥형 필드 플레이트 트렌치(130) 사이의 최소 거리(D2)(도 2 및 도 3(a)-3(c) 참조)가 0보다, 예를 들어 350nm보다 큰 것이 보장되어야 한다. 또한, 일반적으로, 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 증가를 기둥형 필드 플레이트 트렌치(130)의 다소 깊고 짧은 부분에서 유발하여 2개의 인접한 기둥형 필드 플레이트 트렌치(130) 사이의 영역(즉, 메사 영역)의 감소를 최소화하고, 이에 따라 낮은 온 상태 저항을 가능하게 하는 것이 적절할 수 있다. 따라서, 실시예에서 그리고 전술한 바와 같이, 깊은 부분(136)은 수직 방향(Z)을 따라 기둥형 필드 플레이트 트렌치(130)를 종단시키는 원위 부분을 적어도 부분적으로 형성하며, 실시예에서, 원위 부분은 기둥형 필드 플레이트 트렌치(130)의 전체 연장의 30% 이하를 포함한다.
위의 설명은 주로 각각의 전체 기둥형 필드 플레이트 트렌치(130)의 폭 증가에 관한 것이었다. 각각의 기둥형 필드 플레이트 트렌치(130)는 필드 플레이트 트렌치 전극(131) 및 트렌치 절연체(132)를 포함하거나 본질적으로 그것들로 구성된다. 예를 들어, 필드 플레이트 전극(131)의 수평 폭(즉, 그의 외부 측벽 사이의 거리) 및 필드 절연체(132)의 수평 두께(즉, 기둥형 필드 플레이트 트렌치 측벽과 필드 플레이트 전극의 외부 측벽 사이의 거리) 중 적어도 하나가 수직 방향(Z)을 따라 증가한다.
다음의 설명으로부터 명백해지듯이, 기둥형 필드 플레이트 트렌치(130)의 수평 폭 증가는 단지 트렌치 절연체(132)의 수평 폭의 대응하는 증가에 의해, 단지 필드 플레이트 전극(131)의 수평 폭의 대응하는 증가에 의해, 또는 트렌치 절연체(132)의 수평 폭 및 필드 플레이트 전극(131)의 수평 폭 양자의 대응하는 증가에 의해 달성될 수 있으며, 모든 옵션과 관련하여, 트렌치 절연체(132)의 수평 폭의 증가는 반드시 필드 플레이트 전극(131)의 수평 폭의 증가와 동일할 필요는 없다.
일반적으로, 필드 플레이트 전극(131)은 근위 부분(135) 및 깊은 부분(136) 양자 안으로 그리고 존재할 경우 하부 부분(137)안으로도 연장될 수 있다.
예를 들어, 도 2 및 3c의 실시예와 관련하여, 필드 플레이트 전극(131)의 수평 폭은 수직 방향(Z)을 따라 실질적으로 일정할 수 있다. 예를 들어, 이러한 실시예에 따르면, 트렌치 절연체(132)의 수평 폭만이 수직 방향(Z)을 따라 증가한다. 즉, 일례에서, 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 증가는 본질적으로 단지 트렌치 절연체(132)의 수평 폭의 증가에 의해 유발된다. 이미 전술한 바와 같이, 그러한 증가는 도 2 및 도 3(c) 양자에 도시된 바와 같이 임계 레벨(1356)에서 그리고 예를 들어 도 3(c)에 더 명확하게 도시된 바와 같이 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 30% 이하에 대해 시작될 수 있다.
도 3(a)-(b)의 실시예와 관련하여, 트렌치 절연체(132)의 수평 폭(즉, 두께)은 실질적으로 일정하게 유지될 수 있으며, 필드 플레이트 전극(131)은 수직 방향(Z)을 따라 수평 폭이 증가한다. 예를 들어, 필드 플레이트 전극(131)은 기둥형 필드 플레이트 트렌치(130)의 깊은 부분(136)의 일부를 형성하는 섹션에서 최대 수평 폭을 갖는다. 기둥형 필드 플레이트 트렌치(130)의 폭 증가와 관련하여 더 일반적으로 이미 설명되었듯이, 필드 플레이트 전극(131)의 폭 증가는 기둥형 필드 플레이트 트렌치(130)의 전체 연장의 50%를 초과하는, 예를 들어 전체 연장의 80%를 초과하는 연장을 따라 발생할 수 있다. 예를 들어, 수직 방향(Z)을 따른 그의 전체 연장을 따라, 필드 플레이트 전극(131)은 예를 들어 적어도 10%만큼 수평 폭이 증가할 수 있다. 기둥형 필드 플레이트 트렌치(130)의 실질적인 부분을 따른 그러한 점진적 증가는 도 3(a)에 개략적으로 그리고 예시적으로 도시된다. 다른 실시예에서, 필드 플레이트 전극(131)의 수평 폭은 수직 방향(Z)을 따른 그의 전체 연장의 적어도 70%에 대해 실질적으로 일정하게 유지되며, 상기 적어도 70%는 필드 플레이트 전극(131)의 근위(즉, 상부) 부분을 형성할 수 있다. 따라서, 실시예에서, 폭 증가는 필드 플레이트 전극(131)의 30% 이하(예를 들어, 더 깊은 부분)를 따라 발생할 수 있으며, 그러한 실시예는 도 3(b)에 개략적으로 그리고 예시적으로 도시된다.
위의 설명으로부터 명백해지듯이, 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 증가는 예를 들어 깊은 부분(136)에서 발생할 수 있으며, 따라서 (근위 수평 폭(W1)의 110%보다 큰) 깊은 수평 폭(W2)이 기둥형 필드 플레이트 트렌치(130)의 가장 깊은 2개의 1/10 부분 내에 존재하며, 이러한 가장 깊은 2개의 1/10 부분은 또한 하부 부분(137)을 포함할 수 있다. 예를 들어, 필드 플레이트 전극(131) 및 트렌치 절연체(132) 양자의 수평 폭을 증가시키거나 이들 수평 폭 중 하나만을 증가시켜 기둥형 필드 플레이트 트렌치(130)의 수평 폭 증가를 유발함으로써, 하부 부분(137)에서의 트렌치 절연체(132)의 유효 두께, 즉 드리프트 영역(191)과 필드 플레이트 전극(131) 사이의 거리가 또한 조정될 수 있다. 또한, 제2 부하 단자(102)에 면하는 필드 플레이트 전극(131)의 유효 면적도 그에 따라 조정될 수 있으며, 예를 들어, 필드 플레이트 전극(131)의 폭의 증가는 상기 유효 면적의 증가를 유발할 수 있다. 예를 들어, 이러한 수단에 의해, 반도체 다이(100)의 전체 출력 용량이 조정될 수 있다.
예를 들어, 전체 출력 용량의 조정과 관련하여, 기둥형 필드 플레이트 트렌치 폭 증가가 예를 들어 도 2에 그리고 도 3의 섹션 (A) 및 (B)에 개략적으로 도시된 바와 같이 필드 플레이트 트렌치 전극의 폭의 대응하는 증가에 의해 반영되는 것이 적절할 수 있다. 따라서, 실시예에 따르면, 기둥형 필드 플레이트 트렌치(130)와 관련하여 설명된 바와 같은 폭 증가는 필드 플레이트 전극(131)의 폭의 증가에 동일하게 적용될 수 있다. 예를 들어, 깊은 부분(136) 내의 필드 플레이트 전극(131)의 깊은 수평 폭은 근위 부분(135) 내의 필드 플레이트 전극(131)의 근위 수평 폭의 적어도 110%에 달할 수 있다. 예를 들어, 실시예에 따르면, 트렌치 절연체(132)의 두께는 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장을 따라 실질적으로 일정하게 유지될 수 있다.
하나 이상의 실시예에 따르면, 필드 플레이트 전극(131)은 빈 볼륨 섹션(1310)을 보일 수 있다. 예를 들어, 그러한 빈 볼륨 섹션(1310)은 예를 들어 필드 플레이트 전극(131)의 수평 폭의 증가가 달성되도록 제조 프로세스가 구성되는 경우에 그러한 프로세스 동안 존재하게 될 수 있다. 이는 도 3(a)-(b)에 예시적으로 그리고 개략적으로 도시된다.
실시예에서, 빈 볼륨 섹션(1310)은 근위 부분(135)이 아니라 깊은 부분(136) 안으로 연장된다. 따라서, 예를 들어, 제1 부하 단자(101)와 필드 플레이트 전극(131) 사이의 신뢰성 있는 전기 접속이 달성될 수 있다.
빈 볼륨 섹션(1310)의 형태는 필드 플레이트 전극(131)의 수평 폭의 증가가 구현되는 방식과 서로 관련될 수 있다. 지시된 바와 같이, (예를 들어, 도 2 및 도 3(c)에 도시된 바와 같이) 필드 플레이트 전극(131)의 수평 폭의 증가가 바람직하지 않은 경우, 빈 볼륨 섹션(1310)은 통상적으로 존재하지 않게 되며, 이것은 물론 배제되지는 않는다. 필드 플레이트 전극(131)의 수평 폭의 증가가 도 3(b)에 도시된 바와 같이 수직 방향(Z)을 따라 비교적 작은 거리 내에서 유발되는 경우, 제1 측면 방향(X) 및 수직 방향(Z)을 따른 빈 볼륨 섹션(1310)의 전체 연장은 동일한 정도의 크기 내에 있을 수 있다. 도 3(a)에 도시된 바와 같이, 수평 폭의 증가가 수직 방향(Z)을 따라 비교적 긴 거리 내에서 유발되는 경우, 수직 방향(Z)을 따른 빈 볼륨 섹션(1310)의 전체 연장은 제1 측면 방향(X)을 따른 그의 전체 연장에 비해 훨씬 더 클 수 있다.
실시예에서, pn 접합(194)과 빈 볼륨 섹션(1310) 사이의 수직 방향(Z)을 따른 최소 거리는 0보다 크며, 예를 들어, 적어도 400nm, 적어도 600nm, 또는 심지어 1000nm를 초과한다.
본 명세서에서는 전력 반도체 다이를 처리하는 방법의 실시예도 제공된다. 전력 반도체 다이는 전력 반도체 다이의 제1 부하 단자 및 제2부하 단자에 결합되고 부하 단자 사이에서 부하 전류를 전도하도록 구성된 반도체 보디를 갖는다.
방법은 부하 전류를 제어하기 위한 제어 트렌치 구조를 형성하는 단계 - 제어 트렌치 구조는 수직 방향을 따라 반도체 보디 내로 연장되고 복수의 그리드 개구를 갖는 수평 그리드 패턴에 따라 배열됨 -; 복수의 전력 셀을 형성하는 단계를 포함하고, 각각의 전력 셀은 수평 단면에서 복수의 그리드 개구 각각에 적어도 부분적으로 배열되며, 제1 전도성 타입의 드리프트 존의 섹션, 제2 전도성 타입의 채널 존의 섹션 및 제1 전도성 타입의 소스 존의 섹션 - 채널 존 섹션은 제1 부하 단자에 전기적으로 접속되고, 드리프트 존 섹션으로부터 소스 존 섹션을 격리함 -; 및 제어 트렌치 구조 내의 적어도 하나의 제어 전극 섹션을 갖는 제어 섹션을 포함한다.
방법은 전력 셀 중 적어도 하나에서 수직 방향을 따라 반도체 보디 내로 연장되고 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 형성하는 단계를 더 포함할 수 있고, 기둥형 필드 플레이트 트렌치는 채널 존 섹션 아래의 깊은 부분 및 깊은 부분 위의 근위 부분을 갖고, 근위 부분은 채널 존 섹션과 수직으로 중첩되고, 깊은 부분의 깊은 수평 폭은 근위 부분의 근위 수평 폭의 적어도 110%에 달한다.
추가로 또는 대안으로, 방법은 각각의 전력 셀에서 수직 방향을 따라 반도체 보디 내로 연장되고 제1 부하 단자에 전기적으로 결합되는 필드 플레이트 전극을 포함하는 기둥형 필드 플레이트 트렌치를 형성하는 단계를 더 포함하며, 복수의 전력 셀 중 2개의 인접하는 전력 셀의 2개의 기둥형 필드 플레이트 트렌치 사이의 수평 거리는 수직 방향을 따라 적어도 10%만큼 감소한다.
전술한 방법의 실시예는 도 1 내지 4b와 관련하여 설명된 전력 반도체 다이(100)의 실시예에 대응할 수 있다. 따라서, 방법의 예시적인 실시예에 관해서는 위의 설명을 충분히 참조할 수 있다.
특히, 개별적인 방법 단계를 실행하는 시퀀스는 기술자에 의해 적절하게 선택될 수 있음을 이해해야 한다. 예를 들어, 실시예에서, 제어 트렌치 구조는 기둥형 필드 플레이트 트렌치를 형성하기 전에 형성된다. 다른 실시예에서, 제어 트렌치 구조는 기둥형 필드 플레이트 트렌치를 형성한 후에 형성된다.
더 일반적으로, 위에서, 반도체 기판의 전면(예를 들어, 상면(190)) 내로 연장되는 게이트 트렌치(예를 들어, 제어 트렌치 구조(110))를 갖는 반도체 기판(예를 들어, 반도체 보디(190))을 포함할 수 있는 반도체 다이(100)의 실시예가 제공되었다. 반도체 기판은 에피텍셜 층을 갖거나 갖지 않는 단일 원소 반도체(예를 들어, Si, Ge 등), 실리콘-온-절연체, 2 원소 반도체(예를 들어, SiC, GaN, GaAs 등), 3 원소 반도체 등과 같은 임의 타입의 반도체 재료를 포함할 수 있다. 각각의 게이트 트렌치 내에 게이트 전극(예를 들어, 제어 전극 섹션(111)) 및 게이트 유전체(예를 들어, 트렌치 절연체(112))가 배치되고, 게이트 유전체는 반도체 기판으로부터 대응하는 게이트 전극을 분리한다. 필드 플레이트(예를 들어, 필드 플레이트 전극(131))가 기둥형 필드 플레이트 트렌치(130) 내에 배치될 수 있으며, 각각의 필드 플레이트는 예를 들어 게이트 유전체보다 두꺼운 필드 유전체(예를 들어, 트렌치 절연체(132))에 의해 반도체 기판 및 대응하는 게이트 전극으로부터 분리된다. 대안으로 또는 추가로, 필드 플레이트는 게이트 전극을 또한 수용하는 트렌치 내에 배치될 수 있다.
제1 전도성 타입(예를 들어, n 채널 장치의 경우 n 타입 또는 p 채널 장치의 경우 p 타입)을 갖는 제1(소스/이미터) 영역(예를 들어, 소스 존(193))이 반도체 기판 내에 전면에 그리고 각각의 게이트 트렌치에 인접하게 형성된다. 제2 전도성 타입(예를 들어, n 채널 장치의 경우 p 타입 또는 p 채널 장치의 경우 n 타입)을 갖는 제2(보디) 영역(예를 들어, 채널 존(192))이 반도체 기판 내에 소스/이미터 영역 아래에 그리고 각각의 게이트 트렌치에 인접하게 형성된다. 제1 전도성 타입을 갖는 제3(드리프트) 영역(예를 들어, 드리프트 존(191))이 반도체 기판 내에 예를 들어 에피텍셜 층의 일부로서, 보디 영역 아래에 그리고 각각의 게이트 트렌치에 인접하게 형성된다. 제1 전도성 타입의 드레인/컬렉터 영역(도핑된 접촉 영역(198) 참조)이 전면에 대향하는 반도체 기판의 배면에 형성되고, 드리프트 영역보다 더 고농도로 도핑된다. 또한, 특히 Si 이외의 다른 재료가 사용되는 경우, npn MOSFET 대신에 pnp를 상상할 수도 있다.
도시된 반도체 다이는 보디 영역(192 참조)에서 게이트 유전체(112 참조)를 따라 수직 방향(Z)으로 연장되는 채널 존을 갖는 수직형 전력 MOSFET일 수 있다. 게이트 전극에 충분한 게이트 전압을 인가함으로써, 소수 캐리어(p 타입 보디 영역의 경우 전자 또는 n 타입 보디 영역의 경우 정공)가 채널 영역에서 게이트 유전체를 따라 모이고, 드리프트 및 채널 영역을 통해 소스/이미터 영역과 드레인/컬렉터 영역 사이에 전기 전도 경로가 완성된다.
본 명세서에 설명된 일부 실시예에 따르면, 적어도 니들 트렌치 MOSFET의 전력 셀 중 하나가 기둥형 필드 플레이트 트렌치 내에 필드 플레이트 전극을 포함하고, 기둥형 필드 플레이트 트렌치는 전력 셀의 채널 영역에 가까운 얇은 상부(근위) 부분을 가지며, 수직 방향으로의 그의 연장을 따라 폭이 증가하여 더 두꺼운 깊은 부분을 보이는 구성이 제안된다. 이에 따라, (부하 전류의 전도를 위해 채널 영역이 유도되는) 니들 트렌치 MOSFET의 반도체 보디의 상부 부분에서, 작은 셀 피치(P)가 달성될 수 있고, 따라서 높은 전체 전력 셀 밀도가 달성될 수 있다. 동시에, 기둥형 필드 플레이트 트렌치의 증가하는 폭으로 인해, 충분히 큰 필드 플레이트 전극이 기둥형 필드 플레이트 트렌치에 포함될 수 있으며, 따라서 신뢰성 있는 차단 능력을 보장한다.
위에서, 전력 반도체 다이 및 대응하는 처리 방법에 관한 실시예가 설명되었다. 예를 들어, 이러한 반도체 다이는 실리콘(Si)을 기반으로 한다. 따라서, 단결정 반도체 영역 또는 층 또는 섹션은 단결정 Si 영역 또는 Si 층일 수 있다. 다른 실시예에서, 다결정 또는 비정질 실리콘이 사용될 수 있다.
그러나, 반도체 다이는 반도체 다이를 제조하기에 적합한 임의의 반도체 재료로 형성될 수 있음을 이해해야 한다. 그러한 재료의 예는 몇 가지 예로서 실리콘(Si) 또는 게르마늄(Ge)과 같은 원소 반도체 재료, 실리콘 탄화물(SiC) 또는 실리콘 게르마늄(SiGe)과 같은 IV족 화합물 반도체 재료, 갈륨 질화물(GaN), 갈륨 비소(GaAs), 갈륨 인화물(GaP), 인듐 인화물(InP), 인듐 갈륨 인화물(InGaPa), 알루미늄 갈륨 질화물(AlGaN), 알루미늄 인듐 질화물(AlInN), 인듐 갈륨 질화물(InGaN), 알루미늄 갈륨 인듐 질화물(AlGaInN) 또는 인듐 갈륨 비소 인화물(InGaAsP)과 같은 2 원소, 3 원소 또는 4 원소 III-V 반도체 재료, 및 카드뮴 텔루라이드(CdTe) 및 수은 카드뮴 텔루라이드(HgCdTe)와 같은 2 원소 또는 3 원소 II-VI 반도체 재료를 포함하지만 이에 한정되지 않는다. 전술한 반도체 재료는 "동종 접합 반도체 재료"로도 지칭된다. 2개의 상이한 반도체 재료를 결합할 때, 이종 접합 반도체 재료가 형성된다. 이종 접합 반도체 재료의 예는 알루미늄 갈륨 질화물(AlGaN)-알루미늄 갈륨 인듐 질화물(AlGaInN), 인듐 갈륨 질화물(InGaN)-알루미늄 갈륨 인듐 질화물(AlGaInN), 인듐 갈륨 질화물(InGaN)-갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN)-갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN)-알루미늄 갈륨 질화물(AlGaN), 실리콘-실리콘 탄화물(SixC1-x) 및 실리콘-SiGe 이종 접합 반도체 재료를 포함하지만 이에 한정되지 않는다. 전력 반도체 장치 응용을 위해, 현재는 주로 Si, SiC, GaAs 및 GaN 재료가 사용된다.
"하부", "아래", "더 아래", "위", "더 위" 등과 같은 공간적으로 상대적인 용어는 하나의 요소의 제2 요소에 대한 배치를 설명하기 위해 설명의 편의상 사용된다. 이러한 용어는 도면에 도시된 것 이외의 상이한 배향에 더하여 각각의 장치의 상이한 배향을 포함하도록 의도된다. 또한, "제1", "제2" 등과 같은 용어가 또한 다양한 요소, 영역, 섹션 등을 설명하기 위해 사용되며, 이 또한 제한하려는 의도는 없다. 설명 전반에서 동일한 용어는 동일한 요소를 지칭한다.
본 명세서에 사용되는 바와 같이, 용어 "갖는(having)", "포함하는(containing)", "포함하는(including)", "포함하는(comprising)", "보이는(exhibiting)" 등은 언급되는 요소 또는 특징의 존재를 나타내지만 추가적인 요소 또는 특징을 배제하지 않는 개방형 용어이다.
전술한 변형 및 응용의 범위를 염두에 두고, 본 발명은 전술한 설명에 의해 제한되지 않으며 첨부된 도면에 의해서도 제한되지 않는다는 것을 이해해야 한다. 대신에, 본 발명은 이하의 청구범위 및 그의 법적 균등물에 의해서만 제한된다.

Claims (20)

  1. 전력 반도체 다이(100)로서,
    상기 전력 반도체 다이(100)는 상기 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합되고 상기 부하 단자들(101, 102) 사이에서 부하 전류를 전도하도록 구성된 반도체 보디(190)를 가지며, 상기 전력 반도체 다이(100)는,
    상기 부하 전류를 제어하기 위한 제어 트렌치 구조(110) - 상기 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열됨 - 와,
    복수의 전력 셀(120)을 포함하고,
    각각의 전력 셀(120)은 수평 단면에서 상기 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열되고, 상기 전력 셀(120) 중 적어도 하나는,
    제1 전도성 타입의 드리프트 존의 섹션(191), 제2 전도성 타입의 채널 존의 섹션(192) 및 상기 제1 전도성 타입의 소스 존의 섹션(193) - 상기 채널 존 섹션(192)은 상기 제1 부하 단자(101)에 전기적으로 접속되고, 상기 드리프트 존 섹션(191)으로부터 상기 소스 존 섹션(193)을 격리함 - 과,
    상기 제어 트렌치 구조(110) 내의 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션과,
    상기 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 상기 제1 부하 단자(101)에 전기적으로 결합되는 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 포함하며,
    상기 기둥형 필드 플레이트 트렌치(130)는 상기 채널 존 섹션(192) 아래의 깊은 부분(136) 및 상기 깊은 부분(136) 위의 근위 부분(proximal portion, 135)을 갖고, 상기 근위 부분(135)은 상기 채널 존 섹션(192)과 수직으로 중첩되며, 상기 깊은 부분(136)의 깊은 수평 폭(W2)은 상기 근위 부분(135)의 근위 수평 폭(W1)의 적어도 110%에 달하는,
    전력 반도체 다이(100).
  2. 제1항에 있어서,
    적어도 상기 근위 부분(135)의 하위 부분(subportion)에서 상기 수직 방향(Z)에 대한 상기 근위 수평 폭의 변화율은 0 또는 음의 값을 갖는,
    전력 반도체 다이(100).
  3. 제1항 또는 제2항에 있어서,
    상기 깊은 부분(136)의 전체 수직 연장은 상기 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 적어도 10%에 달하는,
    전력 반도체 다이(100).
  4. 제3항에 있어서,
    상기 수직 방향(Z)에 대한 상기 깊은 수평 폭의 변화율은 0 또는 양의 값을 갖는,
    전력 반도체 다이(100).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 필드 플레이트 전극(131)은 상기 근위 부분(135) 및 상기 깊은 부분(136) 각각 안으로 연장되는,
    전력 반도체 다이(100).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기둥형 필드 플레이트 트렌치(130)는 상기 필드 플레이트 전극(131)을 상기 반도체 보디(190)로부터 전기적으로 격리하는 트렌치 절연체(132)를 포함하는,
    전력 반도체 다이(100).
  7. 제6항에 있어서,
    상기 필드 플레이트 전극(131)의 수평 폭과 상기 필드 절연체(132)의 수평 두께 중 적어도 하나는 상기 수직 방향(Z)을 따라 증가하는,
    전력 반도체 다이(100).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 필드 플레이트 전극(131)은 상기 기둥형 필드 플레이트 트렌치(130)의 상기 깊은 부분(136)의 일부를 형성하는 섹션에서 최대 폭을 갖는,
    전력 반도체 다이(100).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 필드 플레이트 전극(131)은 빈 볼륨 섹션(1310)을 보이는(exhibit),
    전력 반도체 다이(100).
  10. 제9항에 있어서,
    상기 빈 볼륨 섹션(1310)은 상기 깊은 부분(136) 내로 연장되고 상기 근위 부분(135) 내로 연장되지 않는,
    전력 반도체 다이(100).
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 깊은 부분(136)은 상기 수직 방향(Z)을 따라 상기 기둥형 필드 플레이트 트렌치(130)를 종단시키는 원위 부분(distal portion)을 적어도 부분적으로 형성하며, 상기 원위 부분은 상기 기둥형 필드 플레이트 트렌치(130)의 전체 연장(extension)의 30% 이하를 포함하는,
    전력 반도체 다이(100).
  12. 전력 반도체 다이(100)로서,
    상기 전력 반도체 다이(100)는 상기 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합되고 상기 부하 단자들(101, 102) 사이에서 부하 전류를 전도하도록 구성된 반도체 보디(190)를 가지며, 상기 반도체 다이(100)는,
    상기 부하 전류를 제어하기 위한 제어 트렌치 구조(110) - 상기 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열됨 - 와,
    복수의 전력 셀(120)을 포함하고,
    각각의 전력 셀(120)은 수평 단면에서 상기 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열되고, 각각의 전력 셀(120)은,
    제1 전도성 타입의 드리프트 존의 섹션(191), 제2 전도성 타입의 채널 존의 섹션(192) 및 상기 제1 전도성 타입의 소스 존의 섹션(193) - 상기 채널 존 섹션(192)은 상기 제1 부하 단자(101)에 전기적으로 접속되고, 상기 드리프트 존 섹션(191)으로부터 상기 소스 존 섹션(193)을 격리함 - 과,
    상기 제어 트렌치 구조(110) 내의 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션과,
    상기 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 상기 제1 부하 단자(101)에 전기적으로 결합되는 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 포함하며,
    상기 복수의 전력 셀(120) 중 2개의 인접한 전력 셀의 2개의 기둥형 필드 플레이트 트렌치(130) 사이의 수평 거리는 상기 수직 방향(Z)을 따라 적어도 10%만큼 감소하는,
    전력 반도체 다이(100).
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭은 상기 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 적어도 40%에 대해 상기 수직 방향(Z)을 따라 일정한 변화율에 따라 변하는,
    전력 반도체 다이(100).
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭은 상기 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 적어도 70%에 대해 증가하는,
    전력 반도체 다이(100).
  15. 제1항 내지 제13항 중 어느 한 항에 있어서,
    각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭은 상기 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 적어도 70%에 대해 상기 수직 방향을 따라 실질적으로 일정하게 유지되는,
    전력 반도체 다이(100).
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    각각의 기둥형 필드 플레이트 트렌치(130)의 수평 폭의 적어도 10%의 증가는 상기 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 30% 이하를 따라 발생하는,
    전력 반도체 다이(100).
  17. 제16항에 있어서,
    상기 각각의 기둥형 필드 플레이트 트렌치(130)의 전체 수직 연장의 상기 30% 이하는 상기 각각의 기둥형 필드 플레이트 트렌치(130)의 가장 깊은 부분의 일부를 형성하는,
    전력 반도체 다이(100).
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    각각의 그리드 개구(116)는 1㎛ 이하의 최대 수평 연장을 보이는,
    전력 반도체 다이(100).
  19. 전력 반도체 다이(100)를 처리하는 방법으로서,
    상기 전력 반도체 다이(100)는 상기 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합되고 상기 부하 단자들(101, 102) 사이에서 부하 전류를 전도하도록 구성된 반도체 보디(100)를 가지며, 상기 방법은,
    상기 부하 전류를 제어하기 위한 제어 트렌치 구조(110)를 형성하는 단계 - 상기 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열됨 - 와,
    복수의 전력 셀(120)을 형성하는 단계를 포함하고,
    각각의 전력 셀(120)은 수평 단면에서 상기 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열되며, 상기 각각의 전력 셀(120)은,
    제1 전도성 타입의 드리프트 존의 섹션(191), 제2 전도성 타입의 채널 존의 섹션(192) 및 상기 제1 전도성 타입의 소스 존의 섹션(193) - 상기 채널 존 섹션(192)은 상기 제1 부하 단자(101)에 전기적으로 접속되고, 상기 드리프트 존 섹션(191)으로부터 상기 소스 존 섹션(193)을 격리함 - 과,
    상기 제어 트렌치 구조(110) 내의 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션을 포함하며,
    상기 방법은, 상기 전력 셀(120) 중 적어도 하나에 상기 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 상기 제1 부하 단자(101)에 전기적으로 결합되는 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 형성하는 단계를 포함하되, 상기 기둥형 필드 플레이트 트렌치(130)는 상기 채널 존 섹션(192) 아래의 깊은 부분(136) 및 상기 깊은 부분(136) 위의 근위 부분(135)을 갖고, 상기 근위 부분(135)은 상기 채널 존 섹션(192)과 수직으로 중첩되며, 상기 깊은 부분(136)의 깊은 수평 폭(W2)은 상기 근위 부분(135)의 근위 수평 폭(W1)의 적어도 110%에 달하는,
    전력 반도체 다이(100)를 처리하는 방법.
  20. 전력 반도체 다이(100)를 처리하는 방법(200)으로서,
    상기 전력 반도체 다이(100)는 상기 전력 반도체 다이(100)의 제1 부하 단자(101) 및 제2 부하 단자(102)에 결합되고 상기 부하 단자들(101, 102) 사이에서 부하 전류를 전도하도록 구성된 반도체 보디(190)를 가지며, 상기 방법은,
    상기 부하 전류를 제어하기 위한 제어 트렌치 구조(110)를 형성하는 단계 - 상기 제어 트렌치 구조(110)는 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 복수의 그리드 개구(116)를 갖는 수평 그리드 패턴(115)에 따라 배열됨 - 와,
    복수의 전력 셀(120)을 형성하는 단계를 포함하고,
    각각의 전력 셀(120)은 수평 단면에서 상기 복수의 그리드 개구(116) 각각에 적어도 부분적으로 배열되며, 상기 각각의 전력 셀(120)은,
    제1 전도성 타입의 드리프트 존의 섹션(191), 제2 전도성 타입의 채널 존의 섹션(192) 및 상기 제1 전도성 타입의 소스 존의 섹션(193) - 상기 채널 존 섹션(192)은 상기 제1 부하 단자(101)에 전기적으로 접속되고, 상기 드리프트 존 섹션(191)으로부터 상기 소스 존 섹션(193)을 격리함 - 과,
    상기 제어 트렌치 구조(110) 내의 적어도 하나의 제어 전극 섹션(111)을 갖는 제어 섹션을 포함하며,
    상기 방법은, 각각의 전력 셀(120)에 상기 수직 방향(Z)을 따라 상기 반도체 보디(190) 내로 연장되고, 상기 제1 부하 단자(101)에 전기적으로 결합되는 필드 플레이트 전극(131)을 포함하는 기둥형 필드 플레이트 트렌치(130)를 형성하는 단계를 포함하되, 상기 복수의 전력 셀(120) 중 2개의 인접하는 전력 셀의 2개의 기둥형 필드 플레이트 트렌치(130) 사이의 수평 거리는 상기 수직 방향(Z)을 따라 적어도 10%만큼 감소하는,
    전력 반도체 다이(100)를 처리하는 방법.
KR1020190035009A 2018-03-28 2019-03-27 니들 셀 트렌치 mosfet KR102601345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107417.4 2018-03-28
DE102018107417.4A DE102018107417B4 (de) 2018-03-28 2018-03-28 Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
KR20190113644A true KR20190113644A (ko) 2019-10-08
KR102601345B1 KR102601345B1 (ko) 2023-11-14

Family

ID=67909999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190035009A KR102601345B1 (ko) 2018-03-28 2019-03-27 니들 셀 트렌치 mosfet

Country Status (4)

Country Link
US (1) US10879363B2 (ko)
KR (1) KR102601345B1 (ko)
CN (1) CN110323280A (ko)
DE (1) DE102018107417B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
JP2023118478A (ja) * 2022-02-15 2023-08-25 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
US20070145416A1 (en) * 2005-12-28 2007-06-28 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110737B4 (de) 2015-07-03 2022-09-29 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016103581B4 (de) 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
US20070145416A1 (en) * 2005-12-28 2007-06-28 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
KR102601345B1 (ko) 2023-11-14
CN110323280A (zh) 2019-10-11
US20190305092A1 (en) 2019-10-03
DE102018107417B4 (de) 2024-02-08
DE102018107417A1 (de) 2019-10-02
US10879363B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
US10930772B2 (en) IGBT having a barrier region
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US10453918B2 (en) Power semiconductor device having cells with channel regions of different conductivity types
US10644141B2 (en) Power semiconductor device with dV/dt controllability
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
US11251275B2 (en) Needle cell trench MOSFET
US20220199614A1 (en) RC IGBT and Method of Producing an RC IGBT
US10868170B2 (en) Layout for needle cell trench MOSFET
US10204993B2 (en) Power semiconductor device having a field electrode
US11011629B2 (en) Power semiconductor switch with improved controllability
US11538906B2 (en) Diode with structured barrier region
US20230307531A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant