CN110323204B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN110323204B CN110323204B CN201910198422.7A CN201910198422A CN110323204B CN 110323204 B CN110323204 B CN 110323204B CN 201910198422 A CN201910198422 A CN 201910198422A CN 110323204 B CN110323204 B CN 110323204B
- Authority
- CN
- China
- Prior art keywords
- air gap
- metal wiring
- sidewall
- interlayer insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 214
- 229910052751 metal Inorganic materials 0.000 claims abstract description 214
- 239000010410 layer Substances 0.000 claims abstract description 201
- 239000011229 interlayer Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 230000009977 dual effect Effects 0.000 claims description 12
- 239000003795 chemical substances by application Substances 0.000 description 13
- 238000000059 patterning Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- -1 TiN Chemical class 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
提供了一种半导体器件,所述半导体器件包括:层间绝缘层,设置在基底上;第一金属布线和第二金属布线,设置在层间绝缘层中,第一金属布线和第二金属布线在第一方向上彼此分隔开,第一金属布线和第二金属布线在与第一方向垂直的第二方向上延伸;空气间隙,在第一金属布线和第二金属布线之间形成在层间绝缘层中,并且与第一金属布线的侧壁和第二金属布线的侧壁分隔开;以及覆盖层,设置在层间绝缘层上,覆盖层覆盖第一金属布线、第二金属布线和空气间隙,其中,空气间隙设置在第一方向上距第一金属布线第一距离处,并且设置在第一方向上距第二金属布线第二距离处,其中,第一距离和第二距离相等。
Description
本申请要求于2018年3月30日在韩国知识产权局提交的第10-2018-0037092号韩国专利申请的优先权,该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本发明构思涉及一种半导体器件。
背景技术
随着对半导体器件的高性能、高速度和/或多功能性的需求增加,半导体器件的集成度增加。根据半导体器件中的高集成水平的趋势,有必要实现使包括在半导体器件中的布线具有精细宽度和/或精细间隔。因此,正在努力减少布线之间的寄生电容。
发明内容
本发明构思的示例实施例可以提供一种具有减小了RC延迟的半导体器件。
本发明构思的示例实施例可以提供一种用于制造空气间隙形成在金属布线之间而不对金属布线造成损坏的半导体器件的方法。
根据本发明构思的示例实施例,一种半导体器件包括:层间绝缘层,设置在基底上;第一金属布线和第二金属布线,设置在层间绝缘层中,第一金属布线和第二金属布线在第一方向上分隔开,第一金属布线和第二金属布线在与第一方向垂直的第二方向上延伸;空气间隙,在第一金属布线与第二金属布线之间形成在层间绝缘层中,并且与第一金属布线的侧壁和第二金属布线的侧壁分隔开;以及覆盖层,设置在层间绝缘层上,覆盖层覆盖第一金属布线、第二金属布线和空气间隙,其中,空气间隙设置在第一方向上距第一金属布线第一距离处,并且设置在第一方向上距第二金属布线第二距离处,并且其中,第一距离和第二距离相等。
根据本发明构思的示例实施例,一种半导体器件包括:层间绝缘层,设置在基底上;第一金属布线和第二金属布线,设置在层间绝缘层中,第一金属布线和第二金属布线在第一方向上彼此分隔开,第一金属布线和第二金属布线在与第一方向垂直的第二方向上延伸;第一空气间隙,形成在第一金属布线的侧壁上,第一空气间隙在第二方向上延伸;第二空气间隙,形成在第二金属布线的侧壁上,第二空气间隙在第二方向上延伸;第三空气间隙,形成在第一空气间隙与第二空气间隙之间,第三空气间隙在第二方向上延伸;以及覆盖层,覆盖第一空气间隙、第二空气间隙和第三空气间隙,其中,第一金属布线和第二金属布线在第一方向上彼此紧邻。
根据本发明构思的示例实施例,一种半导体器件包括:层间绝缘层,位于基底上;金属布线,设置在层间绝缘层中,金属布线在第一方向上分隔开,金属布线在与第一方向垂直的第二方向上延伸;侧壁空气间隙,均设置在金属布线中的相应的金属布线的侧壁上;中间空气间隙,均设置在层间绝缘层中并且位于侧壁空气间隙中的相应的一对侧壁空气间隙之间;以及覆盖层,覆盖侧壁空气间隙和中间空气间隙,其中,相对于第一方向,中间空气间隙中的每个设置在相应的一对紧邻的金属布线之间并且与相应的一对紧邻的金属布线中的每个金属布线分隔开,其中,侧壁空气间隙在第一方向上的宽度与中间空气间隙在第一方向上的宽度不同,其中,第一方向与基底的表面平行。
附图说明
通过以下结合附图的详细描述,将更清楚地理解本发明构思的上述和其它方面、特征及其它优点,在附图中:
图1是示出根据示例实施例的半导体器件的平面图;
图2A和图2B是分别沿图1中示出的半导体器件的线I-I'和线II-II'截取的剖视图;
图3是示出根据示例实施例的半导体器件的平面图;
图4A和图4B是分别沿图3中示出的半导体器件的线I-I'和线II-II'截取的剖视图;
图5是示出根据示例实施例的半导体器件的平面图;
图6是示出根据示例实施例的半导体器件的平面图;
图7A和图7B是分别沿图6中示出的半导体器件的线III-III'和线IV-IV'截取的剖视图;
图8A至图8L是示出用于制造根据示例实施例的半导体器件的方法的剖视图;
图9A至图9F是示出用于制造根据示例实施例的半导体器件的方法的剖视图;以及
图10是示出用于制造根据示例实施例的半导体器件的方法的剖视图。
具体实施方式
在下文中,将参照附图详细地描述本发明构思的示例实施例。
图1是示出根据示例实施例的半导体器件的平面图。图2A是根据示例实施例的半导体器件的剖视图,并且是沿图1的线I-I'截取的剖面。图2B是根据示例实施例的半导体器件的剖视图,并且是沿图1的线II-II'截取的剖面。
参照图1、图2A和图2B,半导体器件可以包括基底101、第一层间绝缘层105、下布线110、蚀刻停止层120、第二层间绝缘层130、第一金属布线151、第二金属布线155、导电通孔153、第一空气间隙AG1、第二空气间隙AG2、第三空气间隙AG3以及覆盖层160。本公开中的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3以及其它空气间隙将被理解为包括填充有空气或其它气体的间隙,或包括具有无气体真空状态的间隙。第二金属布线155和导电通孔153可以形成双镶嵌结构(dual damascene structure)。例如,可以通过相同的工艺形成第二金属布线155和导电通孔153。例如,沟槽和过孔的双深度结构可以形成在第二层间绝缘层130中,并且金属层(或导电层)可以填充在沟槽和过孔的双深度结构中以同时形成导电通孔153和第二金属布线155。在某些实施例中,可以在第二层间绝缘层130与金属层(或导电层)之间形成扩散阻挡层。
基底101可以包括半导体材料,例如,IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如,IV族半导体可以包括硅、锗或硅-锗。基底101可以被设置为半导体晶圆、绝缘体上硅(SOI)晶圆等。
第一层间绝缘层105可以设置在基底101上。下布线110可以设置在第一层间绝缘层105中。例如,在剖视图中,下布线110的至少一部分可以设置在比第一层间绝缘层105的顶表面低的水平处,并且设置在比第一层间绝缘层105的下表面高的水平处。第一层间绝缘层105可以由氧化硅或者具有介电常数比氧化硅的介电常数低的低k绝缘材料形成。形成集成电路的晶体管可以设置在基底101上。
蚀刻停止层120可以设置在第一层间绝缘层105和下布线110上。蚀刻停止层120可以包含含硅材料,例如,氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、碳氮化硅(SiCN)等。蚀刻停止层120可以包含含金属的材料,例如金属氮化物、金属氧化物等。
第二层间绝缘层130可以设置在蚀刻停止层120上。第一金属布线151和第二金属布线155可以设置在第二层间绝缘层130中。例如,第一金属布线151和第二金属布线155可以以固定的间隔设置,同时在第一方向(例如,X方向)上具有固定的宽度。例如,第一金属布线151和第二金属布线155可以例如在第一方向(X方向)上以固定的间距设置。间距是第一金属布线151和第二金属布线155中的一个的图案的宽度与第一金属布线151和第二金属布线155中的紧邻的两个图案之间的间隔的总和。
第一金属布线151和第二金属布线155可以在例如第二方向(例如,Y方向)上延伸。例如,X方向和Y方向彼此垂直并且与基底101的表面平行。
第一空气间隙AG1设置在第一金属布线151的侧壁上,第二空气间隙AG2可以设置在第二金属布线155的侧壁上。第一空气间隙AG1可以被称为第一侧壁空气间隙,第二空气间隙AG2可以被称为第二侧壁空气间隙。例如,第一侧壁空气间隙AG1可以在水平方向上形成在第一金属布线151与第二层间绝缘层130之间,第二侧壁空气间隙AG2可以在水平方向上形成在第二金属布线155与第二层间绝缘层130之间。例如,第一金属布线151和第二金属布线155中的每个可以包括第一空气间隙AG1和第二空气间隙AG2中相应的一个的边界。第三空气间隙AG3可以在水平方向上设置在第一空气间隙AG1与第二空气间隙AG2之间的第二层间绝缘层130中。第三空气间隙AG3可以设置在第一金属布线151和第二金属布线155之间的第二层间绝缘层130中。第三空气间隙AG3可以被称为中间空气间隙。第三空气间隙AG3与第一金属布线151的侧壁和第二金属布线155的侧壁分隔开,并且与第一金属布线151分隔开的第一距离可以和与第二金属布线155分隔开的第二距离相等。例如,第三空气间隙AG3可以形成在一对紧邻的第一金属布线151和第二金属布线155之间。例如,第三空气间隙AG3可以形成在分别形成在第一金属布线151和第二金属布线155上的紧邻的侧壁空气间隙之间。例如,在剖视图中,第三空气间隙AG3可以设置在相邻的第一金属布线151与第二金属布线155之间,并且在所述相邻的第一金属布线151与第二金属布线155之间没有任何布线。例如,中间空气间隙AG3中的每个可以形成在相应的一对紧邻的第一金属布线151和第二金属布线155之间。例如,中间空气间隙AG3中的每个可以设置在分别形成在相应的金属布线上的相应的一对侧壁空气间隙之间。
第二空气间隙AG2的宽度与第一空气间隙AG1的宽度相等,第三空气间隙AG3的宽度可以与第一空气间隙AG1的宽度不同。第三空气间隙AG3的宽度可以大于第一空气间隙AG1的宽度。在示例实施例中,第三空气间隙AG3的宽度可以小于第一空气间隙AG1的宽度。这里,空气间隙的宽度指空气间隙在第一方向(X方向)上的大小。
第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3可以在第一金属布线151和第二金属布线155沿其延伸的第二方向(Y方向)上连续地延伸。例如,第一空气间隙AG1可以在第二方向上与第一金属布线151并排地延伸,第二空气间隙AG2可以在第二方向上与第二金属布线155并排地延伸。
覆盖层160一体地形成在整个基底101上方,并且可以覆盖第一金属布线151和第二金属布线155以及第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。覆盖层160可以设置在第二层间绝缘层130上,同时密封第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3的上部。可以使用非共形沉积方法来形成覆盖层160。例如,覆盖层160可以接触第二层间绝缘层130并且可以不接触第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3的底表面。在某些实施例中,覆盖层160可以具有与接触第二层间绝缘层130以及第一金属布线151和第二金属布线155的底表面的形态不同的顶表面形态。例如,非共形沉积方法可以包括成角度的物理气相沉积(angled physical vapor deposition)。覆盖层160可以包含含硅材料,例如,SiN、SiON、SiC、SiCN等。覆盖层160可以包含诸如金属氮化物、金属氧化物等的含金属的材料。
从覆盖层160的下表面的第一部分到第一空气间隙AG1的底部的距离可以比从覆盖层160的下表面的第二部分到第一金属布线151的底部的距离小。从覆盖层160的下表面的第三部分到第三空气间隙AG3的底部的距离可以比从覆盖层160的下表面的第二部分到第一金属布线151的底部的距离小。从覆盖层160的下表面的第三部分到第三空气间隙AG3的底部的距离可以与从覆盖层160的下表面的第一部分到第一空气间隙AG1的底部的距离相等。从覆盖层160的下表面的第一部分到第一空气间隙AG1的底部的距离可以是第一空气间隙AG1的高度,而从覆盖层160的下表面的第三部分到第三空气间隙AG3的底部的距离可以是第三空气间隙AG3的高度。从覆盖层160的下表面的第二部分到第一金属布线151的底部的距离可以是第一金属布线151的高度。第一空气间隙AG1的高度和第二空气间隙AG2的高度可以比第一金属布线151的高度小,第三空气间隙AG3的高度可以与第一空气间隙AG1的高度相等。空气间隙的高度指空气间隙在第三方向(Z方向,例如,相对于基底101的表面垂直的方向)上的大小(例如,两个端点之间的距离)。
位于第一空气间隙AG1下方的第二层间绝缘层130的厚度可以比位于第一金属布线151下方的第二层间绝缘层130的厚度大。位于第三空气间隙AG3下方的第二层间绝缘层130的厚度可以比位于第一金属布线151下方的第二层间绝缘层130的厚度大。位于第三空气间隙AG3下方的第二层间绝缘层130的厚度可以与位于第一空气间隙AG1下方的第二层间绝缘层130的厚度相等。
从第二金属布线155朝向基底101延伸的导电通孔153穿过第二层间绝缘层130和蚀刻停止层120以被连接到下布线110。在示例实施例中,第二金属布线155和导电通孔153可以具有一体地形成的双镶嵌结构。
设置在第二金属布线155的侧壁上的第二空气间隙AG2可以包括从覆盖层160的下表面到第二空气间隙AG2的底部具有不同距离的部分。例如,第二空气间隙AG2包括具有不同高度的部分。第二空气间隙AG2可以包括具有与第一空气间隙AG1的高度相等的高度的第一部分AG2a以及设置在导电通孔153的侧壁上并且位于设置在导电通孔153上的第二金属布线155的侧壁上的第二部分AG2b。第二部分AG2b可以具有比第一空气间隙AG1的高度大的高度。第二空气间隙AG2的第二部分AG2b的高度可以与第二层间绝缘层130的厚度相等。
根据示例实施例,半导体器件可以包括在第一金属布线151与第二金属布线155之间自对准的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。例如,可以通过多图案化技术(例如,心轴图案和后续图案上的间隔件通过间隔件的厚度以预定距离彼此对准的自对准双图案化工艺或自对准四图案化工艺)来形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。例如,可以通过使用形成在图案/沟槽的侧壁上的牺牲间隔件来形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。得到的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3可以与第一金属布线151和第二金属布线155自对准,例如,接触和/或具有的预定距离。例如,如下面将详细描述的,第三空气间隙AG3可以利用多图案化机制进行对准,以在剖视图中被设置在第一金属布线151与第二金属布线155之间的中心处。通过第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3,可以减小第一金属布线151与第二金属布线155之间的寄生电容。因此,可以减小电阻-电容(R-C)延迟并且可以改善半导体器件的运行速度。
图3是示出根据示例实施例的半导体器件的平面图。图4A是根据示例实施例的半导体器件的剖视图,并且是沿图3的线I-I'截取的剖面。图4B是根据示例实施例的半导体器件的剖视图,并且是沿图3的线II-II'截取的剖面。在下文中,将省略与图1、图2A和图2B的描述重复的描述。
参照图3、图4A和图4B,半导体器件可以包括基底101、第一层间绝缘层105、下布线110、蚀刻停止层120、第二层间绝缘层130、第一金属布线151、第二金属布线155、导电通孔153、第一空气间隙AG1、第二空气间隙AG2、第三空气间隙AG3'以及覆盖层160。第二金属布线155和导电通孔153可以形成双镶嵌结构。
第三空气间隙AG3'可以包括以与第二空气间隙AG2类似的方式具有不同高度的部分。第三空气间隙AG3'可以包括具有与第一空气间隙AG1的高度相等的高度的第一部分AG3a以及与导电通孔153的侧壁相邻并具有比第一空气间隙AG1的高度大的高度的第二部分AG3b。第三空气间隙AG3'的第二部分AG3b的高度可以与第二层间绝缘层130的厚度相等。例如,第三空气间隙AG3'的第二部分AG3b可以设置在横穿导电通孔153的线所穿过的位置处,其中,所述线相对于第二金属布线155的长度方向垂直。
图5是示出根据示例实施例的半导体器件的平面图。
参照图5,在示例实施例中,第三空气间隙AG3”可以以与图1中示出的示例实施例的方式不同的方式在第一金属布线151和第二金属布线155沿其延伸的第二方向(Y方向)上不连续地延伸。根据示例实施例的半导体器件可以包括延伸为比第一空气间隙AG1和第二空气间隙AG2的长度短的长度并且在第二方向(Y方向)上以列设置的多个第三空气间隙AG3”。
图6是示出根据示例实施例的半导体器件的平面图。图7A是根据示例实施例的半导体器件的剖视图,并且是沿图6的线III-III'截取的剖面。图7B是根据示例实施例的半导体器件的剖视图,并且是沿图6的线IV-IV'截取的剖面。在下文中,将省略与图1、图2A和图2B的描述重复的描述。
参照图6、图7A和图7B,半导体器件可以包括基底101、第一层间绝缘层105、下布线110、蚀刻停止层120、第二层间绝缘层130、第一金属布线151、第二金属布线155、导电通孔153、第一空气间隙AG1、第二空气间隙AG2、第三空气间隙AG31、AG32、AG33以及覆盖层160。第二金属布线155和导电通孔153可以形成双镶嵌结构。
第一金属布线151和第二金属布线155中的一部分第一金属布线151和第二金属布线155可以以第一间距P1形成,第一金属布线151和第二金属布线155中的其余部分第一金属布线151和第二金属布线155可以以第二间距P2形成。第一间距P1可以比第二间距P2宽。
位于以第一间距P1设置的第一金属布线151与第二金属布线155之间的第三空气间隙AG31的宽度可以比位于以第二间距P2设置的第一金属布线151之间的第三空气间隙AG33的宽度以及位于以第二间距P2设置的第一金属布线151和第二金属布线155之间的第三空气间隙AG32的宽度大。例如,设置在具有第一间距P1的第一金属布线151与第二金属布线155之间的第三空气间隙AG31的宽度可以比设置在具有第二间距P2的第一金属布线151之间的第三空气间隙AG33的宽度或者设置在具有第二间距P2的第一金属布线151与第二金属布线155之间的第三空气间隙AG32的宽度大,其中,第二间距P2比第一间距P1小。
第三空气间隙AG32的宽度可以与第三空气间隙AG33的宽度相等。
第三空气间隙AG31、AG32和AG33的高度可以与第一空气间隙AG1的高度相等。
图8A至图8L是示出用于制造根据示例实施例的半导体器件的方法的剖视图。参照图8A至图8L,将描述用于制造图1至图2B的半导体器件的方法。
参照图8A,在基底101上形成第一层间绝缘层105之后,可以在第一层间绝缘层105中形成下布线110。接着,可以在下布线110和第一层间绝缘层105上顺序地形成蚀刻停止层120、第二层间绝缘层130和硬掩模层131p。
在形成第一层间绝缘层105之前,可以在基底101上形成晶体管。
第一层间绝缘层105和第二层间绝缘层130可以由氧化硅膜或者具有介电常数比氧化硅膜的介电常数低的低介电绝缘材料形成。例如,第一层间绝缘层105和第二层间绝缘层130可以是氧化硅层或低介电层。蚀刻停止层120可以包括含硅材料,例如,SiN、SiON、SiC、SiCN等。蚀刻停止层120可以包括诸如金属氮化物、金属氧化物等的含金属的材料。硬掩模层131p可以包括金属氮化物,例如TiN等。
可以在硬掩模层131p上形成在第二方向(Y方向)上延伸的心轴图案132,同时可以在心轴图案132的侧壁上形成间隔件133。心轴图案132可以形成为具有固定的宽度W和固定的间隔S。例如,心轴图案132可以以固定的间距P形成。心轴图案132可以限定随后将要形成金属布线的位置。
参照图8B,选择性地去除心轴图案132,并且可以将间隔件133设置为独立图案。
参照图8C,使用间隔件133作为蚀刻掩模来使硬掩模层131p图案化以形成硬掩模图案131。硬掩模图案131可以包括在第二方向(Y方向)上延伸的具有线形状的开口区域。
图8A至8C示出了使用自对准双图案化技术形成硬掩模图案131的方法。可选地,可以使用诸如自对准四图案化技术、光刻-蚀刻-光刻-蚀刻(LELE)等的多图案化技术来形成硬掩模图案131。例如,可以利用使用极紫外(EUV)光的光刻工艺来形成硬掩模图案131。
参照图8D,在硬掩模图案131上形成平坦化层134和抗反射层135,并且可以在抗反射层135上形成光致抗蚀剂图案139。光致抗蚀剂图案139可以在与形成导电通孔的位置相应的位置中包括开口区域。例如,可以通过在抗反射层135上沉积光致抗蚀剂层,使用光掩模将光致抗蚀剂层暴露于光并且使暴露的光致抗蚀剂层显影来形成具有开口区域的光致抗蚀剂图案139。平坦化层134可以包括例如碳基旋涂硬掩模(SOH)、硅基旋涂硬掩模(SOH)或其组合。抗反射层135可以包括例如氮氧化硅。
参照图8E,蚀刻抗反射层135和平坦化层134,并且可以部分地蚀刻第二层间绝缘层130。因此,可以在第二层间绝缘层130中形成开口OP1。
参照图8F,可以设置第一沟槽Ta、虚设沟槽Tb和第二沟槽Va。第二沟槽Va是双镶嵌沟槽。例如,第二沟槽Va可以在与基底101垂直的方向上具有两个或更多个不同的深度。例如,在剖视图中,第二沟槽Va的底表面可以相对于与基底101的垂直方向处于不同的水平。
可以首先移除其余的平坦化层134和抗反射层135。接着,可以使用硬掩模图案131作为蚀刻掩模另外地蚀刻第二层间绝缘层130。可以在第二层间绝缘层130中形成第一沟槽Ta和虚设沟槽Tb,第二沟槽Va的一部分(过孔区域)可以穿过第二层间绝缘层130以使得蚀刻停止层120被暴露。
参照图8G,牺牲间隔件材料层136p可以共形地形成在基底101上。牺牲间隔件材料层136p可以包括诸如非晶硅、SiO、SiN、SiC等的硅基材料,或诸如Al、Ti等的金属以及这些金属的氧化物或氮化物。虚设沟槽Tb可以填充有牺牲间隔件材料层136p。
参照图8H,可以在第一沟槽Ta、虚设沟槽Tb和第二沟槽Va的侧壁上形成牺牲间隔件136。虚设沟槽Tb可以填充有牺牲间隔件136。
参照图8I,可以去除被第二沟槽Va的过孔区域暴露的蚀刻停止层120。因此,可以暴露下布线110的一部分。在此工艺中,可以另外地蚀刻第一沟槽Ta的未设置牺牲间隔件136的底部。例如,可以在蚀刻蚀刻停止层120的工艺中蚀刻第一沟槽Ta的被牺牲间隔件136暴露的部分。
参照图8J,去除硬掩模图案131,然后可以设置阻挡层141和导电层143。导电层143可以包括例如铜(Cu)。可以使用镀覆工艺形成导电层143。
参照图8K,可以使用化学机械抛光(CMP)工艺来形成在第二层间绝缘层130中彼此分隔开的第一金属布线151和第二金属布线155。另外,可以与其一起设置导电通孔153。例如,可以通过CMP工艺去除导电层143的上部和阻挡层141的上部。在某些实施例中,也可以通过CMP工艺去除牺牲间隔件136的上部和第二层间绝缘层130的上部。
参照图8L,选择性地去除牺牲间隔件136以形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。
参照图2B,可以非共形地设置覆盖第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3的覆盖层160。例如,可以在第二层间绝缘层130上、在第一金属布线151和第二金属布线155上并且在阻挡层141上形成覆盖层160。覆盖层160可以不接触第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3的底表面。
根据示例实施例,第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3可以被设置为在第一金属布线151与第二金属布线155之间自对准。例如,可以通过使用如前面实施例中描述的自对准双图案化工艺、自对准四图案化工艺或使用另一自对准间隔件的方法来形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3。得到的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3可以与第一金属布线151和第二金属布线155自对准。例如,在剖视图中,第一空气间隙AG1接触第一金属布线151,第二空气间隙AG2接触第二金属布线155,第三空气间隙AG3以相同的距离与第一金属布线151和第二金属布线155分隔开。
图9A至图9F是示出用于制造根据示例实施例的半导体器件的方法的剖视图。参照图9A和图9F,将描述用于制造图3至图4B的半导体器件的方法。
首先,可以执行与关于图8A至图8C描述的工艺相似的工艺或相同的工艺。
然后,参照图9A,在硬掩模图案131上形成平坦化层134和抗反射层135,并且可以在抗反射层135上形成光致抗蚀剂图案139'。光致抗蚀剂图案139'可以在与形成有导电通孔的位置相应的位置中包括开口区域。与图8D相比,开口区域可以形成得更宽。例如,光致抗蚀剂图案139'中的一个开口区域可以与将要形成的三个单独的空气间隙(例如,位于导电通孔两个侧壁上的两个空气间隙以及与导电通孔分隔开的另一空气间隙)的区域叠置。可以采用与前面实施例中形成光致抗蚀剂图案139的工艺相同的工艺或相似的工艺来形成光致抗蚀剂图案139'。
参照图9B,蚀刻抗反射层135和平坦化层134,并且可以部分地蚀刻第二层间绝缘层130。可以在第二层间绝缘层130中形成包括第一开口OP1和第二开口OP2的开口。第一开口OP1和第二开口OP2中的每个可以具有在第二方向(Y方向)上延伸的线形状。第二开口OP2的宽度可以比第一开口OP1的宽度小。
参照图9C,可以设置第一沟槽Ta、虚设沟槽Tc和第二沟槽Va。第二沟槽Va可以是双镶嵌沟槽。例如,在剖视图中,第二沟槽Va的底表面可以相对于基底101的垂直方向处于不同的水平。虚设沟槽Tc可以具有与第二沟槽Va的结构类似的结构。例如,虚设沟槽Tc在与基底101垂直的方向上的深度可以与第二沟槽Va的深度相同。例如,虚设沟槽Tc的最低表面可以与第二沟槽Va的最低表面处于相同的水平。在某些实施例中,在剖视图中,虚设沟槽Tc的底表面的不同部分可以相对于基底101的垂直方向处于不同的水平。
可以首先去除其余的平坦化层134和抗反射层135。接着,可以使用硬掩模图案131作为蚀刻掩模另外地蚀刻第二层间绝缘层130。在第二层间绝缘层130中形成第一沟槽Ta,同时虚设沟槽Tc的一部分和第二沟槽Va的一部分(过孔区域)可以穿过第二层间绝缘层130以使得蚀刻停止层120被暴露。
参照图9D,可以在第一沟槽Ta、虚设沟槽Tc和第二沟槽Va的侧壁上形成牺牲间隔件136。虚设沟槽Tc可以填充有牺牲间隔件136。接着,可以去除被第二沟槽Va的过孔区域暴露的蚀刻停止层120。在此工艺中,可以另外地蚀刻第一沟槽Ta的未设置牺牲间隔件136的底部。
参照图9E,可以设置在第二层间绝缘层130中彼此分隔开的第一金属布线151和第二金属布线155。另外,可以与其一起设置导电通孔153。例如,可以通过与前面实施例中的实施例相同的工艺或相似的工艺形成导电通孔153、第一金属布线151和第二金属布线155。
参照图9F,选择性地去除牺牲间隔件136以形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'。
参照图4B,可以非共形地设置覆盖第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'的覆盖层160。例如,可以在第二层间绝缘层130上、在第一金属布线151、第二金属布线155上并且在阻挡层141上形成覆盖层160。覆盖层160可以不接触第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'的底表面。
根据示例实施例,可以设置在第一金属布线151与第二金属布线155之间自对准的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'。例如,可以使用如前面实施例中描述的自对准双图案化工艺、自对准四图案化工艺或使用另一自对准间隔件的方法来形成第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'。如前面实施例中类似地描述的,得到的第一空气间隙AG1、第二空气间隙AG2和第三空气间隙AG3'可以与第一金属布线151和第二金属布线155自对准。
图10是示出用于制造根据示例实施例的半导体器件的方法的剖视图。参照图10,将描述用于制造图6至图7B的半导体器件的方法。
参照图10,可以在基底101上顺序地形成第一层间绝缘层105、下布线110、蚀刻停止层120、第二层间绝缘层130以及硬掩模层131p。在形成第一层间绝缘层105之前,可以在基底101上形成晶体管。
可以在硬掩模层131p上形成在第二方向(Y方向)上延伸的心轴图案132,同时可以在心轴图案132的侧壁上形成间隔件133。可以以第一宽度W1和第一间隔S1形成心轴图案132中的一部分心轴图案132,同时可以以第二宽度W2和第二间隔S2形成心轴图案132中的其余部分心轴图案132。例如,可以以第一间距P1形成心轴图案132中的一部分心轴图案132,并且可以以第二间距P2形成心轴图案132中的其余部分心轴图案132。第一宽度W1可以与第二宽度W2相等,而第一间隔S1可以比第二间隔S2宽。第一间距P1可以比第二间距P2大。心轴图案132可以限定随后将要形成金属布线的位置。因此,金属布线中的一部分金属布线可以以第一间距P1形成,其余部分可以以第二间距P2形成。
接着,可以执行与关于图8B至图8L描述的工艺相似的工艺或相同的工艺,并且最终可以设置图7A和图7B的覆盖层160。
如上所述,根据本发明构思的示例实施例,可以在金属布线之间形成空气间隙而不损坏金属布线,因此可以提供具有改善了RC延迟的半导体器件。
尽管以上已经示出并描述了一些示例实施例,但是对本领域的技术人员而言将清楚的是,在不脱离如所附权利要求限定的本发明构思的范围的情况下,可以做出修改和变化。
Claims (17)
1.一种半导体器件,所述半导体器件包括:
层间绝缘层,设置在基底上;
第一金属布线和第二金属布线,设置在所述层间绝缘层中,所述第一金属布线和所述第二金属布线在第一方向上彼此分隔开,所述第一金属布线和所述第二金属布线在与所述第一方向垂直的第二方向上延伸;
导电通孔,从所述第二金属布线朝向所述基底延伸,并且穿过所述层间绝缘层;
第一侧壁空气间隙,形成在所述第一金属布线与所述层间绝缘层之间,所述第一金属布线的侧壁包括所述第一侧壁空气间隙的边界;
第二侧壁空气间隙,形成在所述第二金属布线与所述层间绝缘层之间,所述第二金属布线的侧壁包括所述第二侧壁空气间隙的边界;
空气间隙,在所述第一金属布线与所述第二金属布线之间形成在所述层间绝缘层中,所述空气间隙设置在所述第一侧壁空气间隙与所述第二侧壁空气间隙之间并且与所述第一金属布线的侧壁和所述第二金属布线的侧壁分隔开;以及
覆盖层,设置在所述层间绝缘层上,所述覆盖层覆盖所述第一金属布线、所述第二金属布线和所述空气间隙,
其中,所述空气间隙设置在所述第一方向上距所述第一金属布线第一距离处并且设置在所述第一方向上距所述第二金属布线第二距离处,
其中,所述第一距离和所述第二距离相等,
其中,在形成所述半导体器件的工艺期间,所述第一金属布线和所述第二金属布线的位置由形成在所述层间绝缘层上的心轴图案限定,
所述第一侧壁空气间隙、所述第二侧壁空气间隙和所述空气间隙的位置由形成在所述心轴图案的侧壁上的间隔件限定,并且
所述第一侧壁空气间隙、所述第二侧壁空气间隙和所述空气间隙被构造为与所述第一金属布线和所述第二金属布线自对准,并且
其中,所述第二金属布线和所述导电通孔具有双镶嵌结构,所述双镶嵌结构由第一蚀刻操作和第二蚀刻操作形成,
所述第一蚀刻操作部分地蚀刻所述层间绝缘层以形成由所述心轴图案限定的开口,
所述第二蚀刻操作部分地蚀刻所述层间绝缘层以形成第一沟槽和虚设沟槽,并且使所述开口加深到贯穿所述层间绝缘层以形成第二沟槽,
所述第一侧壁空气间隙、所述第二侧壁空气间隙和所述空气间隙分别形成在所述第一沟槽、所述第二沟槽和所述虚设沟槽中,并且
所述第二金属布线在所述第一方向上的宽度等于所述导电通孔在所述第一方向上的宽度。
2.根据权利要求1所述的半导体器件,其中,在与所述第一方向和所述第二方向垂直的第三方向上从所述覆盖层的下表面到所述空气间隙的底部的距离比在所述第三方向上从所述覆盖层的所述下表面到所述第一金属布线的底部的距离小。
3.根据权利要求1所述的半导体器件,其中,所述第二侧壁空气间隙在所述第一方向上的宽度与所述第一侧壁空气间隙在所述第一方向上的宽度相等,并且
所述空气间隙在所述第一方向上的宽度与所述第一侧壁空气间隙在所述第一方向上的宽度不同。
4.根据权利要求1所述的半导体器件,其中,所述空气间隙在与所述第一方向和所述第二方向垂直的第三方向上的高度与所述第一侧壁空气间隙在所述第三方向上的高度相等。
5.根据权利要求1所述的半导体器件,其中,所述第二侧壁空气间隙包括在与所述第一方向和所述第二方向垂直的第三方向上具有不同高度的部分。
6.根据权利要求1所述的半导体器件,其中,所述第二侧壁空气间隙包括:第一部分,在与所述第一方向和所述第二方向垂直的第三方向上具有与所述第一侧壁空气间隙在所述第三方向上的高度相等的高度;以及第二部分,设置在所述导电通孔的侧壁上并且具有比所述第一侧壁空气间隙在所述第三方向上的所述高度大的高度。
7.根据权利要求6所述的半导体器件,其中,所述空气间隙在所述第三方向上的高度与所述第二侧壁空气间隙的所述第二部分在所述第三方向上的所述高度相等。
8.根据权利要求1所述的半导体器件,其中,所述空气间隙在所述第二方向上的长度比所述第一侧壁空气间隙在所述第二方向上的长度短。
9.一种半导体器件,所述半导体器件包括:
层间绝缘层,设置在基底上;
第一金属布线和第二金属布线,设置在所述层间绝缘层中,所述第一金属布线和所述第二金属布线在第一方向上彼此分开,所述第一金属布线和所述第二金属布线在与所述第一方向垂直的第二方向上延伸;
导电通孔,从所述第二金属布线朝向所述基底延伸,并且穿过所述层间绝缘层;
第一空气间隙,形成在所述第一金属布线的侧壁上,所述第一空气间隙在所述第二方向上延伸;
第二空气间隙,形成在所述第二金属布线的侧壁上,所述第二空气间隙在所述第二方向上延伸;
第三空气间隙,形成在所述第一空气间隙与所述第二空气间隙之间,所述第三空气间隙在所述第二方向上延伸;以及
覆盖层,覆盖所述第一空气间隙、所述第二空气间隙和所述第三空气间隙,
其中,所述第一金属布线和所述第二金属布线在所述第一方向上彼此紧邻,
其中,在形成所述半导体器件的工艺期间,所述第一金属布线和所述第二金属布线的位置由形成在所述层间绝缘层上的心轴图案限定,
所述第一空气间隙、所述第二空气间隙和所述第三空气间隙的位置由形成在所述心轴图案的侧壁上的间隔件限定,并且
所述第一空气间隙、所述第二空气间隙和所述第三空气间隙被构造为与所述第一金属布线和所述第二金属布线自对准,并且
其中,所述第二金属布线和所述导电通孔具有双镶嵌结构,所述双镶嵌结构由第一蚀刻操作和第二蚀刻操作形成,
所述第一蚀刻操作部分地蚀刻所述层间绝缘层以形成由所述心轴图案限定的开口,
所述第二蚀刻操作部分地蚀刻所述层间绝缘层以形成第一沟槽和虚设沟槽,并且使所述开口加深到贯穿所述层间绝缘层以形成第二沟槽,
所述第一空气间隙、所述第二空气间隙和所述第三空气间隙分别形成在所述第一沟槽、所述第二沟槽和所述虚设沟槽中,并且
所述第二金属布线在所述第一方向上的宽度等于所述导电通孔在所述第一方向上的宽度。
10.根据权利要求9所述的半导体器件,
其中,在第三方向上从所述覆盖层的下表面到所述第三空气间隙的底部的距离比在所述第三方向上从所述覆盖层的所述下表面到所述第一金属布线的底部的距离小,并且
其中,所述第三方向与所述第一方向和所述第二方向垂直。
11.根据权利要求9所述的半导体器件,
其中,所述第二空气间隙在所述第一方向上的宽度与所述第一空气间隙在所述第一方向上的宽度相等,并且
所述第三空气间隙在所述第一方向上的宽度与所述第一空气间隙在所述第一方向上的宽度不同。
12.根据权利要求9所述的半导体器件,其中,所述第三空气间隙在与所述第一方向和所述第二方向垂直的第三方向上的高度与所述第一空气间隙在所述第三方向上的高度相等。
13.根据权利要求9所述的半导体器件,
其中,所述第二空气间隙包括:
第一部分,在与所述第一方向和所述第二方向垂直的第三方向上具有与所述第一空气间隙在所述第三方向上的高度相等的高度;以及
第二部分,设置在所述导电通孔的侧壁上并且在所述第三方向上具有比所述第一空气间隙在所述第三方向上的所述高度大的高度。
14.根据权利要求13所述的半导体器件,其中,所述第三空气间隙在所述第三方向上的高度与所述第二空气间隙的所述第二部分在所述第三方向上的所述高度相等。
15.一种半导体器件,所述半导体器件包括:
层间绝缘层,位于基底上;
金属布线,设置在所述层间绝缘层中,所述金属布线在第一方向上分隔开,所述金属布线在与所述第一方向垂直的第二方向上延伸;
导电通孔,从所述金属布线中的一条金属布线朝向所述基底延伸,并且穿过所述层间绝缘层;
侧壁空气间隙,均设置在所述金属布线中的相应的金属布线的侧壁上;
中间空气间隙,均设置在所述层间绝缘层中并且位于所述侧壁空气间隙中的相应的一对侧壁空气间隙之间;以及
覆盖层,覆盖所述侧壁空气间隙和所述中间空气间隙,
其中,相对于所述第一方向,所述中间空气间隙中的每个设置在相应的一对紧邻的金属布线之间并且与所述相应的一对紧邻的金属布线中的每个金属布线分隔开,
其中,所述侧壁空气间隙在所述第一方向上的宽度与所述中间空气间隙在所述第一方向上的宽度不同,
其中,所述第一方向与所述基底的表面平行,
其中,在形成所述半导体器件的工艺期间,所述金属布线的位置由形成在所述层间绝缘层上的心轴图案限定,
所述侧壁空气间隙和所述中间空气间隙的位置由形成在所述心轴图案的侧壁上的间隔件限定,并且
所述侧壁空气间隙和所述中间空气间隙被构造为与所述金属布线自对准,并且
其中,所述一条金属布线和所述导电通孔具有双镶嵌结构,所述双镶嵌结构由第一蚀刻操作和第二蚀刻操作形成,
所述第一蚀刻操作部分地蚀刻所述层间绝缘层以形成由所述心轴图案限定的开口,
所述第二蚀刻操作部分地蚀刻所述层间绝缘层以形成第一沟槽和虚设沟槽,并且使所述开口加深到贯穿所述层间绝缘层以形成第二沟槽,
设置在所述一条金属布线的侧壁上的所述侧壁空气间隙和设置在所述金属布线中的其他金属布线的侧壁上的所述侧壁空气间隙分别形成在所述第二沟槽和所述第一沟槽中,所述中间空气间隙形成在所述虚设沟槽中,并且
所述第二金属布线在所述第一方向上的宽度等于所述导电通孔在所述第一方向上的宽度。
16.根据权利要求15所述的半导体器件,其中,所述中间空气间隙中的第一组中间空气间隙中的每个中间空气间隙在所述第一方向上具有第一宽度,并且所述中间空气间隙中的第二组中间空气间隙中的每个中间空气间隙在所述第一方向上具有第二宽度,其中,所述第一宽度与所述第二宽度不同。
17.根据权利要求15所述的半导体器件,
其中,所述金属布线包括在所述第一方向上以第一间距布置的第一组以及在所述第一方向上以比所述第一间距小的第二间距布置的第二组,并且
其中,形成在所述第一组中的一对金属布线之间的第一中间空气间隙在所述第一方向上的宽度大于形成在所述第二组中的一对金属布线之间的第二中间空气间隙在所述第一方向上的宽度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180037092A KR102594413B1 (ko) | 2018-03-30 | 2018-03-30 | 반도체 장치 |
KR10-2018-0037092 | 2018-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110323204A CN110323204A (zh) | 2019-10-11 |
CN110323204B true CN110323204B (zh) | 2024-06-07 |
Family
ID=
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228763B1 (en) * | 2000-02-17 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating metal interconnect having inner air spacer |
CN101490825A (zh) * | 2006-07-11 | 2009-07-22 | 国际商业机器公司 | 具有电介质气隙的互连结构 |
KR20150012033A (ko) * | 2013-07-24 | 2015-02-03 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
US9524974B1 (en) * | 2015-07-22 | 2016-12-20 | Sandisk Technologies Llc | Alternating sidewall assisted patterning |
CN107645853A (zh) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | 多层电路板的制作方法及多层电路板 |
CN107645855A (zh) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | 无导线电镀电路板及其制作方法 |
CN107665855A (zh) * | 2016-07-27 | 2018-02-06 | 三星电子株式会社 | 制造半导体器件的方法 |
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228763B1 (en) * | 2000-02-17 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating metal interconnect having inner air spacer |
CN101490825A (zh) * | 2006-07-11 | 2009-07-22 | 国际商业机器公司 | 具有电介质气隙的互连结构 |
KR20150012033A (ko) * | 2013-07-24 | 2015-02-03 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
US9524974B1 (en) * | 2015-07-22 | 2016-12-20 | Sandisk Technologies Llc | Alternating sidewall assisted patterning |
CN107645853A (zh) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | 多层电路板的制作方法及多层电路板 |
CN107645855A (zh) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | 无导线电镀电路板及其制作方法 |
CN107665855A (zh) * | 2016-07-27 | 2018-02-06 | 三星电子株式会社 | 制造半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11244898B2 (en) | Integrated circuit interconnect structures with air gaps | |
KR102658192B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR101476544B1 (ko) | 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법 | |
KR101486134B1 (ko) | 멀티 레벨 상호접속을 갖는 반도체 장치 및 멀티 레벨 상호접속을 갖는 반도체 장치를 형성하는 방법 | |
CN106952869B (zh) | 半导体装置及其制造方法和使用电脑设计其布局的方法 | |
CN111129148A (zh) | 半导体装置的形成方法 | |
US8907497B2 (en) | Semiconductor device with self-aligned interconnects and blocking portions | |
KR20210049604A (ko) | 집적회로 소자 및 이의 제조 방법 | |
US10340181B2 (en) | Interconnect structure including air gap | |
US9627310B2 (en) | Semiconductor device with self-aligned interconnects | |
US10741495B2 (en) | Structure and method to reduce shorts and contact resistance in semiconductor devices | |
US10896870B2 (en) | Semiconductor device with air gaps in interlayer insulating layer and method of manufacturing the same | |
CN110323204B (zh) | 半导体器件 | |
KR20230098237A (ko) | 자기-정렬된 상단 비아 | |
CN111223774B (zh) | 用于晶片平坦化的方法和通过其制造的图像传感器 | |
US10892185B2 (en) | Semiconductor device including a blocking pattern in an interconnection line | |
JP4716870B2 (ja) | 減少されたコンタクト高さでのバイポーラ及びcmosの集積回路構造体 | |
CN113948463B (zh) | 半导体结构及其形成方法 | |
US20220344332A1 (en) | Three-dimensional device with self-aligned vertical interconnection | |
US11101170B2 (en) | Dual airgap structure | |
CN117198986A (zh) | 一种半导体结构及其形成方法 | |
US20210143061A1 (en) | Hybrid metallization and dielectric interconnects in top via configuration | |
CN115206936A (zh) | 半导体结构及其形成方法 | |
CN117012706A (zh) | 半导体结构及其形成方法 | |
CN117672959A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |