CN110322828A - 像素驱动电路及其驱动方法、以及显示装置 - Google Patents

Abstract

本发明提供一种像素驱动电路及其驱动方法、以及显示装置，该电路包括：第一开关电路、第二开关电路、第三开关电路、下拉开关电路、驱动开关电路、第一电容及第二电容；通过第一电容及第二电容耦合作用，对驱动开关电路的控制端的电压在高电平信号的基础上进行两次上拉，使得驱动开关电路的控制端获得充足驱动电压，控制驱动开关电路的第一端及第二端导通，以使信号输出端输出高电平信号，从而可以避免驱动开关电路因驱动电压不足导致画面显示异常问题，且无需增大TFT面板面积，适用于窄边框的显示屏。

Description

像素驱动电路及其驱动方法、以及显示装置

技术领域

本发明涉及显示屏技术领域，特别是涉及一种像素驱动电路及其驱动方法、以及显示装置。

背景技术

随着平板显示技术的发展，出现了一种将平板显示装置的栅端驱动器通过掩模板镀膜技术直接制作在玻璃基板上的新型技术——GIP(Gate in Panel，门面板)技术。该技术把扫描芯片集成在显示面板上，达到省去扫描芯片，降低材料成本，减少工艺步骤并缩短工艺时间，从而降低面板成本、实现更窄边框的目的。

目前，GIP像素电路是通过接收直流和时钟信号产生扫描信号，所提供的直流和时钟这两种信号一般只有高电平信号及低电平信号，如果采用N型TFT(Thin-Film-Transistor，薄膜开关电路)，因阈值电压的存在，GIP内部必须通过电压上拉结构产生比VGH更高的电压才能驱动输出扫描信号。然而，目前的GIP像素电路内部的上拉结构的上拉效果不太理想，尤其用aSi TFT时，如果GIP输出端的寄生负载比较大，输出的扫描信号可能会异常，导致面板不能正常显示；如果直接增大TFT的尺寸，GIP像素电路会占用更大的面积，不利于窄边框的显示屏。

发明内容

基于此，有必要针对传统像素驱动电路的上拉结构的上拉效果不太理想的问题，提供一种像素驱动电路其驱动方法、以及显示装置。

一种像素驱动电路，包括：第一开关电路、第二开关电路、第三开关电路、下拉开关电路、驱动开关电路、第一电容及第二电容；所述第一开关电路的控制端用于连接第一正扫描信号线，所述第一开关电路的第一端用于与正扫描电源线连接，所述第一开关电路的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述驱动开关电路的第二端连接；所述驱动开关电路的第一端用于连接与第一时钟信号线连接，所述驱动开关电路的第二端还与信号输出端连接，所述驱动开关电路的控制端与所述第二电容的第一端连接，所述第一电容的第一端与所述第二电容的第一端连接，所述第二电容的第二端分别与所述第二开关电路的第一端及所述第三开关电路的第一端连接，所述第二开关电路的第二端用于与所述正扫描电源线连接，所述第二开关电路的控制端用于连接所述第一正扫描信号线，所述第三开关电路的第二端用于连接反扫描电源线，所述第三开关电路的控制端用于连接第二正扫描信号线；所述下拉开关电路的第一端与所述信号输出端连接，所述下拉开关电路的第二端用于连接所述低电平信号线，所述下拉开关电路的控制端用于与下拉时钟信号线连接。

在其中一个实施例中，所述下拉开关电路包括：第四开关电路、第五开关电路及第六开关电路；所述第四开关电路的控制端用于与第二时钟信号线连接，所述第四开关电路的第一端与所述信号输出端连接，所述第四开关电路的第二端用于与所述低电平信号线连接，所述第五开关电路的控制端用于与第三时钟信号线连接，所述第五开关电路的第一端与所述信号输出端连接，所述第五开关电路的第二端用于与所述低电平信号线连接，所述第六开关电路的控制端与第四时钟信号线连接，所述第六开关电路的第一端与所述信号输出端连接，所述第六开关电路的第二端用于与所述低电平信号线连接。

在其中一个实施例中，所述的像素驱动电路还包括第七开关电路、第八开关电路及第九开关电路；所述第七开关电路的控制端用于与第一反扫描信号线连接，所述第七开关电路的第一端用于与所述反扫描电源线连接，所述第七开关电路的第二端与所述第一电容的第一端连接，所述第八开关电路的控制端用于连接第一反扫描信号线，所述第八开关电路的第一端用于连接所述正扫描电源线，所述第八开关电路的第二端与所述第二电容的第二端连接，所述第九开关电路的控制端与第二反扫描信号线连接，所述第九开关电路的第一端用于连接所述反扫描电源线，所述第九开关电路的第二端与所述第二电容的第二端连接。

在其中一个实施例中，所述的像素驱动电路还包括第三电容及第十开关电路，所述第十开关电路的控制端与所述第三电容的第一端连接，所述第三电容的第二端用于与所述第一时钟信号线连接，所述第十开关电路的第一端与所述第一电容的第一端连接，所述第十开关电路的第二端用于连接所述低电平信号线。

在其中一个实施例中，所述的像素驱动电路还包括第十一开关电路，所述第十一开关电路的控制端与所述第三电容的第一端连接，所述第十一开关电路的第一端与所述第十开关电路的第二端连接，所述第十一开关电路的第二端与所述第一电容的第二端连接。

在其中一个实施例中，所述的像素驱动电路还包括第十二开关电路，所述第十二开关电路的控制端与所述第一开关电路的第二端连接，所述第十二开关电路的第一端与所述第三电容的第一端连接，所述第十二开关电路的第二端用于连接所述低电平信号。

在其中一个实施例中，所述第一开关电路、所述第二开关电路、所述第三开关电路及所述驱动开关电路均为晶体管。

在其中一个实施例中，一种像素驱动电路的驱动方法，用于驱动上述任一实施例中所述的像素驱动电路，其特征在于，包括：在第一时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号，通过所述第一正扫描信号线输入导通信号，控制所述第一开关电路及所述第三开关电路导通，以使高电平信号通过所述第一开关电路传输至所述第一电容的第一端，使得所述第一电容的第一端、所述第二电容的第一端及所述驱动开关电路的控制端的接收第一高电平信号，并使得低电平信号通过所述第三开关电路传输至所述第一电容的第二端；在第二时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号，通过所述第二正扫描信号线输入导通信号，控制所述第二开关电路导通，以使高电平信号通过第二开关电路传输至所述第二电容的第二端，通过所述第二电容耦合，以将所述驱动开关电路的控制端接收的所述第一高电平信号拉高至第二高电平信号；在第三时序中，通过所述第一时钟信号线输出高电平信号，所述高电平信号通过所述驱动开关电路传输至信号输出端及所述第一电容的第二端，以使所述信号输出端输出高电平信号，且通过所述第一电容耦合，以将所述第二驱动开关电路的控制端的所述第二高电平信号拉高至第三高电平信号。

在其中一个实施例中，在所述第一时序之前，还包括以下步骤：在所述初始时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号。

在其中一个实施例中，一种显示装置，包括上述任一实施例中所述的像素驱动电路。

上述像素驱动电路及其驱动方法，以及显示装置，通过第一电容及第二电容耦合作用，对驱动开关电路的控制端的电压进行两次上拉，使得驱动开关电路的控制端获得充足驱动电压，控制驱动开关电路的第一端及第二端导通，以使信号输出端输出高电平信号，从而可以避免驱动开关电路因驱动电压不足导致画面显示异常问题，且无需增大TFT面板面积，适用于窄边框的显示屏。

附图说明

图1为一个实施例中像素驱动电路的电路原理图；

图2为另一个实施例中像素驱动电路的电路原理图；

图3为一个实施例中像素驱动电路的时序示意图；

图4为一个实施例中多个像素驱动电路级联的电路原理图；

图5为一个实施例中多个像素驱动电路级联的时序图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。

例如，一种像素驱动电路，包括：第一开关电路、第二开关电路、第三开关电路、下拉开关电路、驱动开关电路、第一电容及第二电容；所述第一开关电路的控制端用于连接第一正扫描信号线，所述第一开关电路的第一端用于与正扫描电源线连接，所述第一开关电路的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述驱动开关电路的第二端连接；所述驱动开关电路的第一端用于连接与第一时钟信号线连接，所述驱动开关电路的第二端还与信号输出端连接，所述驱动开关电路的控制端与所述第二电容的第一端连接，所述第一电容的第一端与所述第二电容的第一端连接，所述第二电容的第二端分别与所述第二开关电路的第一端及所述第三开关电路的第一端连接，所述第二开关电路的第二端用于与所述正扫描电源线连接，所述第二开关电路的控制端用于连接所述第一正扫描信号线，所述第三开关电路的第二端用于连接反扫描电源线，所述第三开关电路的控制端用于连接第二正扫描信号线；所述下拉开关电路的第一端与所述信号输出端连接，所述下拉开关电路的第二端用于连接所述低电平信号线，所述下拉开关电路的控制端用于与下拉时钟信号线连接。

上述像素驱动电路，通过第一电容及第二电容耦合作用，对驱动开关电路的控制端的电压进行两次上拉，使得驱动开关电路的控制端获得充足驱动电压，控制驱动开关电路的第一端及第二端导通，以使信号输出端输出高电平信号，从而可以避免驱动开关电路因驱动电压不足导致画面显示异常问题，且无需增大TFT面板面积，适用于窄边框的显示屏。

在其中一个实数例中，请参阅图1，一种像素驱动电路10，包括：第一开关电路310、第二开关电路320、第三开关电路330、下拉开关电路200、驱动开关电路100、第一电容C1及第二电容C2；所述第一开关电路310的控制端用于连接第一正扫描信号线STVF1，所述第一开关电路310的第一端用于与正扫描电源线FW连接，所述第一开关电路310的第二端与所述第一电容C1的第一端连接，所述第一电容C1的第二端与所述驱动开关电路100的第二端连接；所述驱动开关电路100的第一端用于连接与第一时钟信号线连接，所述驱动开关电路100的第二端还与信号输出端300连接，所述驱动开关电路100的控制端与所述第二电容C2的第一端连接，所述第一电容C1的第一端与所述第二电容C2的第一端连接，所述第二电容C2的第二端分别与所述第二开关电路320的第一端及所述第三开关电路330的第一端连接，所述第二开关电路320的第二端用于与所述正扫描电源线FW连接，所述第二开关电路320的控制端用于连接所述第一正扫描信号线STVF1，所述第三开关电路330的第二端用于连接反扫描电源线BW，所述第三开关电路330的控制端用于连接第二正扫描信号线STVF2；所述下拉开关电路200的第一端与所述信号输出端300连接，所述下拉开关电路200的第二端用于连接所述低电平信号线VGL，所述下拉开关电路200的控制端用于与下拉时钟信号线连接。

具体的，开关电路(例如：下拉开关电路、驱动开关电路、第一开关电路、第二开关电路及第三开关电路等)即相当于控制开关，当开关电路的控制端输入控制信号时，可以使开关电路的第一端与第二端导通，在一个实施例中，所述开关电路为晶体管。

具体的，所述正扫描电源线FW用于在正扫描时输出高电平信号，在反扫描时输出低电平信号，所述反扫描电源线BW用于在正扫描时输出低电平信号，在反扫描时输出高点平信号，也就是正扫描电源线与反扫描电源线输出的信号是相反的；所述正扫描信号线即正扫描初始信号线，用于提供初始驱动信号，像素驱动电路通常采用扫描初始信号以驱动像素驱动电路输出扫描信号，时钟信号线则用于输出时钟信号，在像素驱动电路中，各时钟信号线依序循环提供时钟信号。所述下拉时钟信号线是只除第一时钟信号线以外的时钟信号，例如，像素驱动电路需要四个时钟信号线，分别为第一时钟信号线、第二时钟信号线、第三时钟信号线及第四时钟信号线，在一个实施例中，所述下拉时钟信号线包括第二时钟信号线、第三时钟信号线及第四时钟信号线。

具体的，所述下拉开关电路200用于在除第一时钟信号线外的其他时钟信号，将所述信号输出端300的输出电压拉低至低电平信号，以避免像素驱动电路输出干扰信号，影响显示屏的正常显示，其具体原理是，所述下拉时钟信号线发出下拉时钟信号，以使所述下拉开关电路200导通，低电平信号线VGL输出的低电平信号通过所述下拉开关电路200传输至信号输出端300，以使所述信号输出端300输出低电平信号。

具体的，电容具有耦合作用，耦合是指信号由第一级向第二级传输，也就是说，电容的一端的电压改变会影响电容第二端的电压，本实施例中，通过第一电容C1及第二电容C2的耦合作用，在所述像素驱动电路的信号输出端300高电平信号时，对驱动开关电路100的控制端的电压达到高电平信号后再进行两次上拉，以使驱动开关电路100的控制端获得充足的驱动力，以更好的保证驱动开关电路100的导通效果，防止信号输出端300连接负载增大或者其他干扰导致输出的波形异常，使得输出的信号更加稳定。无需增大TFT面板的面积，更适用于窄边框的显示屏。

上述像素驱动电路，通过第一电容C1及第二电容C2耦合作用，对驱动开关电路100的控制端的电压进行两次上拉，使得驱动开关电路100的控制端获得充足电压，控制驱动开关电路100的第一端及第二端导通，以使信号输出端300输出高电平信号，从而可以避免驱动开关电路100因驱动电压不足导致画面显示异常问题，且无需增大TFT面板面积，适用于窄边框的显示屏。

为了使下拉开关电路200更好地将所述信号输出端300在下拉时序中，输出低电平信号，在其中一个实施例中，请参阅图1，所述下拉开关电路200包括：第四开关电路210、第五开关电路220及第六开关电路230；所述第四开关电路210的控制端用于与第二时钟信号线连接，所述第四开关电路210的第一端与所述信号输出端300连接，所述第四开关电路210的第二端用于与所述低电平信号线VGL连接，所述第五开关电路220的控制端用于与第三时钟信号线连接，所述第五开关电路220的第一端与所述信号输出端300连接，所述第五开关电路220的第二端用于与所述低电平信号线VGL连接，所述第六开关电路230的控制端与第四时钟信号线连接，所述第六开关电路230的第一端与所述信号输出端300连接，所述第六开关电路230的第二端用于与所述低电平信号线VGL连接。通过设置三个下拉开关电路，分别在三个时序中提供对应的下拉时钟信号，以使第四开关电路210、第五开关电路220及第六开关电路230分别导通，低电平信号线VGL用于输出低电平信号，低电平信号分别通过第四开关电路210、第五开关电路220及第六开关电路230传输至信号输出端300，以更好的使信号输出端300输出低电平信号。

在其中一个实施例中，请参阅图2，所述晶体管均为晶体管，即一种像素驱动电路10，包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、驱动晶体管T13、第一电容C1及第二电容C2；所述第一晶体管T1的控制端用于连接第一正扫描信号线STVF1，所述第一晶体管T1的第一端用于与正扫描电源线FW连接，所述第一晶体管T1的第二端与所述第一电容C1的第一端连接，所述第一电容C1的第二端与所述驱动晶体管T13的第二端连接；所述驱动晶体管T13的第一端用于连接与第一时钟信号线连接CLK1，所述驱动晶体管T13的第二端还与信号输出端300连接，所述驱动晶体管T13的控制端与所述第二电容C2的第一端连接，所述第一电容C1的第一端与所述第二电容C2的第一端连接，所述第二电容C2的第二端分别与所述第二晶体管T2的第一端及所述第三晶体管T3的第一端连接，所述第二晶体管T2的第二端用于与所述正扫描电源线FW连接，所述第二晶体管T2的控制端用于连接所述第一正扫描信号线STVF，所述第三晶体管T3的第二端用于连接反扫描电源线BW，所述第三晶体管T3的控制端用于连接第二正扫描信号线STVF2；所述第四晶体管210的控制端用于与第二时钟信号线CLK2连接，所述第四晶体管T4的第一端与所述信号输出端300连接，所述第四晶体管T4的第二端用于与所述低电平信号线VGL连接，所述第五晶体管T5的控制端用于与第三时钟信号线CLK3连接，所述第五晶体管T5的第一端与所述信号输出端300连接，所述第五晶体管T5的第二端用于与所述低电平信号线VGL连接，所述第六晶体管T6的控制端与第四时钟信号线CLK4连接，所述第六晶体管T6的第一端与所述信号输出端300连接，所述第六晶体管T6的第二端用于与所述低电平信号线VGL连接。

为了使像素驱动电路能够实现正扫描和反扫描，在其中一个实施例中，请参阅图1，所述像素驱动电路还包括第七开关电路410、第八开关电路420及第九开关电路430；所述第七开关电路410的控制端用于与第一反扫描信号线STVB1连接，所述第七开关电路410的第一端用于与所述反扫描电源线BW连接，所述第七开关电路410的第二端与所述第一电容C1的第一端连接，所述第八开关电路420的控制端用于连接第一反扫描信号线STVB1，所述第八开关电路420的第一端用于连接所述正扫描电源线FW，所述第八开关电路420的第二端与所述第二电容C2的第二端连接，所述第九开关电路430的控制端与第二反扫描信号线STVB2连接，所述第九开关电路430的第一端用于连接所述反扫描电源线BW，所述第九开关电路430的第二端与所述第二电容C2的第二端连接。具体的，通过设置第七开关电路410、第八开关电路420及第九开关电路430分别与反扫描信号线连接，使得其与第一开关电路、第二开关电路及第三开关电路与正扫描信号线相对称，在反扫描时，其能够为第一电容、第二电容及驱动开关电路的控制端提供相同的电信号，从而像素驱动电路能够根据反扫描信号线输出的反扫描信号输出对应的扫描信号，其原理与正扫描相似，本实施例中，不再赘述，如此，在多个像素驱动电路，通过将多个像素驱动电路移位级联，即其级联方式是上下对称的，从而可以实现正扫描和反扫描，也就是说，通过给相应的时序让信号输出端300从上往下移位输出或下往上移位输出，以实现正扫描及反扫描。

为了避免第一时钟信号线输出第一时钟信号之后的时序，第一电容C1第一端电压的干扰信号影响信号输出端300输出电压的稳定性，在其中一个实施例中，请参阅图1，所述的像素驱动电路还包括第三电容C3及第十开关电路510，所述第十开关电路510的控制端与所述第三电容C3的第一端连接，所述第三电容C3的第二端用于与所述第一时钟信号线连接，所述第十开关电路510的第一端与所述第一电容C1的第一端连接，所述第十开关电路510的第二端用于连接所述低电平信号线VGL。应当理解的，由于第一电容C1及第二电容C2的存在，第一电容C1的第一端及第二电容C2的第一端的电压很难被拉低至低电平信号，从而影响信号输出端300输出电压的稳定性，因此，通过设置第十开关电路510，当第一时钟信号线输出第一时钟信号时，第三电容C3的第二端被拉高为高电平信号，在第一时钟信号线输出高电平信号的时序之后，通过第三电容C3耦合作用，使得第十开关电路510导通，所述低电平信号通过所述第十导通开关传输至第一电容C1的第一端，也就是说，第一电容C1的第一端被拉低至低电平信号，以减少对输出信号的干扰。

为了进一步减少对输出信号的干扰，在其中一个实施例中，请参阅图1，所述的像素驱动电路还包括第十一开关电路520，所述第十一开关电路520的控制端与所述第三电容C3的第一端连接，所述第十一开关电路520的第一端与所述第十开关电路510的第二端连接，所述第十一开关电路520的第二端与所述第一电容C1的第二端连接。通过设置第十一开关电路520，当所述第十开关电路510导通时，第十一开关电路520也处于导通状态，低电平信号通过所述第十一开关传输至第一电容C1的第二端，以使第一电容C1的第二端电压被拉低至低电平信号，从而进一步减少对输出信号的干扰。

为了避免在第一时钟信号线输出第一时钟信号的时序，所述驱动开关电路100的电压被第十开关电路510拉低，在其中一个实施例中，请参阅图1，所述的像素驱动电路还包括第十二开关电路530，所述第十二开关电路530的控制端与所述第一开关电路310的第二端连接，所述第十二开关电路530的第一端与所述第三电容C3的第一端连接，所述第十二开关电路530的第二端用于连接所述低电平信号。具体的，通过设置第十二开关电路530，在第一时钟信号线输出第一时钟信号的时序中，第十二开关电路530导通，使得第十开关电路510的控制端及第十一开关电路520的控制端电压拉低，以防止该时序中第十开关电路510及第十一开关电路520导通，即避免驱动开关电路100的控制端的电压被第十开关电路510拉低。

在其中一个实施例中，所述第一开关电路、所述第二开关电路、所述第三开关电路及所述驱动开关电路均为晶体管。

在其中一个实施例中，请参阅图1和图3，一种像素驱动电路的驱动方法，用于驱动上述任一实施例中所述的像素驱动电路，所述方法包括：在第一时序t1中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使所述信号输出端300输出低电平信号，通过所述第一正扫描信号线STVF1输入导通信号，控制所述第一开关电路310及所述第三开关电路330导通，以使高电平信号通过所述第一开关电路310传输至所述第一电容C1的第一端，使得所述第一电容C1的第一端、所述第二电容C2的第一端及所述驱动开关电路100的控制端的接收第一高电平信号，并使得低电平信号通过所述第三开关电路330传输至所述第一电容C1的第二端。在第二时序t2中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使所述信号输出端300输出低电平信号，通过所述第二正扫描信号线STVF2输入导通信号，控制所述第二开关电路320导通，以使高电平信号通过第二开关电路320传输至所述第二电容C2的第二端，通过所述第二电容C2耦合，以将所述驱动开关电路100的控制端接收的所述第一高电平信号拉高至第二高电平信号。在第三时序t3中，通过所述第一时钟信号线输出高电平信号，所述高电平信号通过所述驱动开关电路100传输至信号输出端300及所述第一电容C1的第二端，以使所述信号输出端300输出高电平信号，且通过所述第一电容C1耦合，以将所述第二驱动开关电路100的控制端的所述第二高电平信号拉高至第三高电平信号。

具体的，本实施例中，以正扫描为例，在第一时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使所述信号输出端300输出低电平信号，通过所述第一正扫描信号线STVF1输入导通信号，控制所述第一开关电路310及所述第三开关电路330导通，以使正扫描电源线输出的高电平信号通过所述第一开关电路310传输至所述第一电容C1的第一端，使得所述第一电容C1的第一端、所述第二电容C2的第一端及所述驱动开关电路100的控制端的接收第一高电平信号，并使得反扫描电源线输出的低电平信号通过所述第三开关电路330传输至所述第一电容C1的第二端。此时，第一电容C1的第一端、第二电容C2的第一端及驱动开关电路100的控制端的电压为高电平信号，由于第一电容C1的第一端与第二电容C2的第一端连接，第二电容C2的第一端与驱动开关电路100的第一端连接，即第一电容C1的第一端、第二电容C2的第一端及驱动开关的控制端的电压，即G点的电压用V(g)_n表示，其中n表示第n时序，即V(g)_n表示驱动开关的控制端的第n时序时的电压，高电平信号用VGH表示，第二电容C2的第二端的电压，即R点的电压为V(r)_n，即V(r)_n表示第二电容的第二端的第n时序时的电压，信号输出端300第n时序的电压用Vout_n表示，所述第一电容C1的第二端及第二电容C2的第二端为低电平信号，低电平信号用VGL表示。如此，在第一时序中，驱动开关电路100的控制端的电压为V(g)₁＝VGH，第二电容C2的第二端的电压为V(r)₁＝VGL，信号输出端300的电压为Vout₁＝VGL。

在第二时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使所述信号输出端300输出低电平信号，通过所述第二正扫描信号线STVF2输入导通信号，控制所述第二开关电路320导通，以使正扫描电源线输出的高电平信号通过第二开关电路320传输至所述第二电容C2的第二端，通过所述第二电容C2耦合，以将所述驱动开关电路100的控制端接收的所述第一高电平信号拉高至第二高电平信号。具体的，由于第二电容C2的第二端被拉高至高电平信号，则通过第二电容C2耦合作用，以将所述第二电容C2的第一端的电压拉高，具体的，该时序中，第二电容C2的第一端的电压即驱动开关电路100的控制端的电压表达式为：

为了便于描述，将命名为VGH⁺，则V(g)₂＝VGH⁺。

在第三时序中，通过所述第一时钟信号线输出高电平信号，所述高电平信号通过所述驱动开关电路100传输至信号输出端300及所述第一电容C1的第二端，以使所述信号输出端300输出高电平信号，且通过所述第一电容C1耦合，以将所述第二驱动开关电路100的控制端的所述第二高电平信号拉高至第三高电平信号。具体的，该时序中，由于第一电容C1的第二端电压被拉高至高电平信号，根据第一电容C1的耦合作用，将所述第一电容C1的第一端的电压即驱动开关电路100的控制端的电压再次拉高，即将第二高电平信号拉高至第三高电平信号，则该时序中，驱动开关电路100的控制端的电压表达式为：

V(g)₃＝V(g)₂+(VGH-VGL)＝VGH⁺+(VGH-VGL) (2)

为了便于描述将VGH⁺+(VGH-VGL)命名为VGH⁺⁺，则V(g)₃＝VGH⁺⁺。

由于第二电容的第一端的电压被拉高至第三高电平信号，通过第二电容耦合作用，将所述第二电容的第二端的电压拉高为：

V(r)₃＝V(r)₂+(VGH-VGL)＝2VGH-VGL (3)

由此可见，通过该像素电路的驱动方法，可以将驱动开关电路100的控制端的电压进行两次上拉，以使驱动开关电路100获得充足驱动力，以更好的保证驱动开关电路100的导通效果，防止信号输出端300连接负载增大或者其他干扰导致输出的波形异常，使得输出的信号更加稳定。无需增大TFT面板的面积，更适用于窄边框的显示屏。

在其中一个实施例中，请参阅图1和图3，在所述第一时序之前，还包括以下步骤：在所述初始时序t0中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使所述信号输出端300输出低电平信号。具体的，由于在初始时序中，只有下拉时钟信号线输出下拉时钟信号，下拉开关电路200导通，其余开关电路处于断开状态，则驱动开关电路100的控制端的电压、信号输出端300的电压及第二电容C2的第二端的电压均为低电平信号。

在其中一个实施例中，请参阅图1和图3，在所述第三时序之后还包括以下步骤：第四时序t4，第五时序t5、第六时序t6及第七时序t7。

在第四时序t4中，通过所述第二反扫描信号线STVB2输出高电平信号，控制所述第九开关电路430导通，以使反扫描电源线输出的低电平信号通过所述第九开关电路430传输至第二电容C2的第二端，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使低电平信号线输出的低电平信号通过所述下拉开关电路200传输至第一电容C1的第二端，以使所述第一电容C1及所述第二电容C2耦合，将所述驱动开关电路100的控制端的电压由第三高电平信号下拉至第一高电平信号。

在第五时序t5中，通过所述第一反扫描信号线STVB1输出第一反扫描信号，控制所述第七开关电路410及所述第八开关电路420导通，所述高电平信号通过所述第八开关电路420传输至第二电容C2的第二端，所述低电平信号通过所述第七开关电路410传输至第二电容C2的第一端，通过所述下拉时钟信号线输出下拉时钟信号，所述低电平信号线输出的低电平信号通过所述下拉开关电路200传输至信号输出端300。

在第六时序t6中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，低电平信号通过所述下拉开关电路200传输至信号输出端300。

在第七时序t7中，通过所述第一时钟信号线输出第一时钟信号，所述第一时钟信号传输至第三电容C3的第二端，通过所述第三电容C3耦合，以使所述第十开关电路510的控制端及第十一开关电路520的控制端电压上拉为第一高电平信号，所述第十开关电路510及第十一开关电路520导通，所述低电平信号线输出的低电平信号通过所述第十开关电路510传输至第一电容C1的第一端，所述低电平信号通过所述第十一开关电路520传输至第一电容C1的第二端。

具体的，在第四时序t4中，通过所述第二反扫描信号线STVB2输出高电平信号，控制所述第九开关电路430导通，以使低电平信号通过所述第九开关电路430传输至第二电容C2的第二端，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，以使低电平信号通过所述下拉开关电路200传输至第一电容C1的第二端，以使所述第一电容C1及所述第二电容C2耦合，将所述驱动开关电路100的控制端的电压由第三高电平信号下拉至第一高电平信号。具体的，该时序中驱动开关电路100的控制端的电压的表达式为：

由此可见，在第五时序中，由于驱动开关电路100的控制端的电压仍为第一高电平信号，也就是说第十二开关电路530的控制端的电压为第一高电平信号，低电平信号通过所述第十二开关电路530传输至第十开关电路510的控制端及第十一开关电路520的控制端，则第十开关电路510的控制端及第十一开关电路520的控制端的电压为第一低电平信号。

在第五时序中，通过所述第一反扫描信号线STVB1输出第一反扫描信号，控制所述第七开关电路410及所述第八开关电路420导通，所述高电平信号通过所述第八开关电路420传输至第二电容C2的第二端，所述低电平信号通过所述第七开关电路410传输至第二电容C2的第一端，通过所述下拉时钟信号线输出下拉时钟信号，所述低电平信号通过所述下拉开关电路200传输至信号输出端300，则所述驱动开关电路100的控制端的电压为低电平信号。

在第六时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路200导通，低电平信号通过所述下拉开关电路200传输至信号输出端300。其中，所述第二电容C2的第二端的电压仍保持第五时序中的高电平信号。

在第七时序中，通过所述第一时钟信号线输出第一时钟信号，所述第一时钟信号传输至第三电容C3的第二端，通过所述第三电容C3耦合，以使所述第十开关电路510的控制端及第十一开关电路520的控制端电压上拉为第一高电平信号，所述第十开关电路510及第十一开关电路520导通，所述低电平信号通过所述第十开关电路510传输至第一电容C1的第一端，所述低电平信号通过所述第十一开关电路520传输至第一电容C1的第二端。其中，第十开关电路的控制端及第十一开关电路的控制端的电压，即Q点的电压用V(q)_n表示，其中n代表时序，由于该时序中，所述第一时钟信号传输至第三电容C3的第二端，通过所述第三电容C3耦合，以使所述第十开关电路510的控制端及第十一开关电路520的控制端电压上拉为第一高电平信号，则该时序中的第三开关电路的T10的控制端及第十一开关电路520的控制端的电压为V(q)₇＝VGH，由此可见，通过设置第十开关电路510及第十一开关电路520，在第七时序中，使得第一电容C1的两端均与低电平信号连接，以避免该时序中第二电容C2发生耦合，使得信号输出端300输出干扰信号，提升像素驱动电路输出信号的稳定性。

一种显示装置，包括上述任一实施例中所述的像素驱动电路。

上述显示装置，通过第一电容及第二电容耦合作用，对驱动开关电路的控制端的电压进行两次上拉，使得驱动开关电路的控制端获得充足电压，控制驱动开关电路的第一端及第二端导通，以使信号输出端输出高电平信号，从而可以避免驱动开关电路因驱动电压不足导致画面显示异常问题，且无需增大TFT面板面积，适用于窄边框的显示屏。

在其中一个实施例中，请参阅图4及图5，所述显示装置包括多个所述像素驱动电路，各所述像素驱动电路依序移位级联，各所述像素驱动电路的信号输出端用于驱动显示器，以为显示器提供扫描信号。其具体的移位级联方式如图4所示，所述像素驱动电路中与时钟信号线连接的端口，依序移位级联，所述像素驱动电路中与扫描信号线连接的端口及信号输出端依序移位级联，例如，第一像素驱动电路的驱动开关电路的第一端与第二像素驱动电路的第四开关电路的控制端连接，第二像素驱动开关电路的第四开关电路的控制端与第三像素驱动开关电路的第五开关电路的控制端连接，依次类推，不再赘述。具体的，多个像素驱动电路依序移位级联，其对应的时序图如图5所示，其具体原理同像素驱动电路的驱动方法的时序示意图一致，本实施例中，不再赘述。根据图5的级联时序图，其级联方式是上下对称的，通过给相应的时序让各像素驱动电路的信号输出端由上往下依序输出移位信号或者由下往上依序输出移位信号，可以实现正扫描即反扫描。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：第一开关电路、第二开关电路、第三开关电路、下拉开关电路、驱动开关电路、第一电容及第二电容；

所述第一开关电路的控制端用于连接第一正扫描信号线，所述第一开关电路的第一端用于与正扫描电源线连接，所述第一开关电路的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述驱动开关电路的第二端连接；所述驱动开关电路的第一端用于连接与第一时钟信号线连接，所述驱动开关电路的第二端还与信号输出端连接，所述驱动开关电路的控制端与所述第二电容的第一端连接，所述第一电容的第一端与所述第二电容的第一端连接，所述第二电容的第二端分别与所述第二开关电路的第一端及所述第三开关电路的第一端连接，所述第二开关电路的第二端用于与所述正扫描电源线连接，所述第二开关电路的控制端用于连接所述第一正扫描信号线，所述第三开关电路的第二端用于连接反扫描电源线，所述第三开关电路的控制端用于连接第二正扫描信号线；

所述下拉开关电路的第一端与所述信号输出端连接，所述下拉开关电路的第二端用于连接所述低电平信号线，所述下拉开关电路的控制端用于与下拉时钟信号线连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述下拉开关电路包括：第四开关电路、第五开关电路及第六开关电路；

所述第四开关电路的控制端用于与第二时钟信号线连接，所述第四开关电路的第一端与所述信号输出端连接，所述第四开关电路的第二端用于与所述低电平信号线连接，所述第五开关电路的控制端用于与第三时钟信号线连接，所述第五开关电路的第一端与所述信号输出端连接，所述第五开关电路的第二端用于与所述低电平信号线连接，所述第六开关电路的控制端与第四时钟信号线连接，所述第六开关电路的第一端与所述信号输出端连接，所述第六开关电路的第二端用于与所述低电平信号线连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，还包括第七开关电路、第八开关电路及第九开关电路；所述第七开关电路的控制端用于与第一反扫描信号线连接，所述第七开关电路的第一端用于与所述反扫描电源线连接，所述第七开关电路的第二端与所述第一电容的第一端连接，所述第八开关电路的控制端用于连接第一反扫描信号线，所述第八开关电路的第一端用于连接所述正扫描电源线，所述第八开关电路的第二端与所述第二电容的第二端连接，所述第九开关电路的控制端与第二反扫描信号线连接，所述第九开关电路的第一端用于连接所述反扫描电源线，所述第九开关电路的第二端与所述第二电容的第二端连接。

4.根据权利要求1所述的像素驱动电路，其特征在于，还包括第三电容及第十开关电路，所述第十开关电路的控制端与所述第三电容的第一端连接，所述第三电容的第二端用于与所述第一时钟信号线连接，所述第十开关电路的第一端与所述第一电容的第一端连接，所述第十开关电路的第二端用于连接所述低电平信号线。

5.根据权利要求4所述的像素驱动电路，其特征在于，还包括第十一开关电路，所述第十一开关电路的控制端与所述第三电容的第一端连接，所述第十一开关电路的第一端与所述第十开关电路的第二端连接，所述第十一开关电路的第二端与所述第一电容的第二端连接。

6.根据权利要求5所述的像素驱动电路，其特征在于，还包括第十二开关电路，所述第十二开关电路的控制端与所述第一开关电路的第二端连接，所述第十二开关电路的第一端与所述第三电容的第一端连接，所述第十二开关电路的第二端用于连接所述低电平信号。

7.根据权利要求1所述的像素驱动电路，其特征在于，所述第一开关电路、所述第二开关电路、所述第三开关电路及所述驱动开关电路均为晶体管。

8.一种像素驱动电路的驱动方法，用于驱动权利要求1至7任一项中所述的像素驱动电路，其特征在于，包括：

在第一时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号，通过所述第一正扫描信号线输入导通信号，控制所述第一开关电路及所述第三开关电路导通，以使高电平信号通过所述第一开关电路传输至所述第一电容的第一端，使得所述第一电容的第一端、所述第二电容的第一端及所述驱动开关电路的控制端的接收第一高电平信号，并使得低电平信号通过所述第三开关电路传输至所述第一电容的第二端；

在第二时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号，通过所述第二正扫描信号线输入导通信号，控制所述第二开关电路导通，以使高电平信号通过第二开关电路传输至所述第二电容的第二端，通过所述第二电容耦合，以将所述驱动开关电路的控制端接收的所述第一高电平信号拉高至第二高电平信号；

在第三时序中，通过所述第一时钟信号线输出高电平信号，所述高电平信号通过所述驱动开关电路传输至信号输出端及所述第一电容的第二端，以使所述信号输出端输出高电平信号，且通过所述第一电容耦合，以将所述第二驱动开关电路的控制端的所述第二高电平信号拉高至第三高电平信号。

9.根据权利要求8所述的像素驱动电路的驱动方法，其特征在于，在所述第一时序之前，还包括以下步骤：

在所述初始时序中，通过所述下拉时钟信号线输出下拉时钟信号，控制所述下拉开关电路导通，以使所述信号输出端输出低电平信号。

10.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的像素驱动电路。