CN110308891B - 一种除法器电路及其实现方法 - Google Patents

Abstract

本发明公开了一种除法器电路，主要解决现有除法器电路精度与成本不能兼顾的问题。该电路包括Va电压的电流产生电路，与电流产生电路相连的主电路，以及与主电路相连的两倍阈值电压产生电路。通过上述设计，本发明从MOSFET的线性电阻的角度出发，通过引入两倍阈值电压产生电路，使得可以产生出和某个电压成正比的倍数电阻。可以支持电压直接输入，通过两倍阈值电压产生电路消除阈值电压VTH的影响，实现高精度、低成本应用的除法器电路。因此，具有很高的使用价值和推广价值。

Description

一种除法器电路及其实现方法

技术领域

本发明涉及一种集成电路，具体地说，是涉及一种除法器电路及其实现方法。

背景技术

在数字电路设计中要实现任意除数的除法运算是比较复杂的，常用的方法可分为两类。一种是基于减法运算来实现除法运算，将除数当做减数，这种方法需要多次迭代操作，在硬件实现时运算周期长。一种是基于乘法运算来实现除法运算，将除数取倒数再量化到2n当做乘数，然而这种方法在硬件实现时资源开销大，在实际设计中对于位宽较大的除数该方法变得不可使用。

乘/除法器电路已经诞生许多年，比较出名的方法有3种，吉尔伯特单元、BJT的对数特性和MOSFET的线性电阻，吉尔伯特单元可以完成乘法功能，不过其输入范围有限；BJT的对数特性是现在精度较高的方法，不过其成本较高，不能支持电压直接输入；MOSFET的线性电阻可以支持电压直接输入，不过其线性电阻受到VTH的影响。

发明内容

本发明的目的在于提供一种除法器电路及其实现方法，主要解决现有除法器电路精度与成本不能兼顾的问题。

为实现上述目的，本发明采用的技术方案如下：

一种除法器电路，包括Va电压的电流产生电路，与电流产生电路相连的主电路，以及与主电路相连的两倍阈值电压产生电路；所述主电路包括正极与电流产生电路相连的比较器op1，漏极D均与比较器op1的正极相连的MOS管M1和MOS管M2，栅极G与比较器op1的输出端相连的MOS管M5，以及漏极D均与MOS管M5的源极S相连的MOS管M3和MOS管M4；其中，两倍阈值电压产生电路连接于MOS管M2的栅极G与MOS管M3的栅极G之间，MOS管M1、MOS管M2、MOS管M3、MOS管M4的源极S均接地，MOS管M1的栅极G接电压Vb，MOS管M4的栅极G接基准电压VREF，MOS管M5的源极S还与比较器op1的负极相连，除法器输出电流I_out由MOS管M5的漏极D输出。

进一步地，所述两倍阈值电压产生电路包括启动电路，漏极D与启动电路相连的MOS管M6，漏极D均与MOS管M6的栅极G相连的MOS管M8和MOS管M9，栅极G与MOS管M8的栅极G相连的MOS管M7，漏极D与MOS管M7的漏极D相连的MOS管M12，漏极D与MOS管M12的源极S相连的MOS管M11，一端与MOS管M12的栅极G相连且另一端与MOS管M11的栅极G相连的电阻R3，一端与MOS管M11的栅极G相连且另一端接地的电阻R2，一端与MOS管M12的栅极G和MOS管M6的漏极均相连的电阻R1，漏极D与电阻R1另一端相连的MOS管M10，栅极G与MOS管M7的栅极G相连的MOS管M13，以及一端与MOS管M13的漏极D相连且另一端接地的电阻R4；其中，MOS管M10的栅极G和MOS管M9的栅极G均与MOS管M10的漏极D相连，MOS管M6、MOS管M7、MOS管M8和MOS管M13的源极S均外接电压源，MOS管M9、MOS管M10和MOS管M11的源极S均接地，MOS管M7的漏极D与MOS管M7的源极S相连；MOS管M2的栅极G与MOS管M3的栅极G均与MOS管M13的漏极D相连。

进一步地，所述电阻R4的阻值为电阻R1的阻值的两倍。

本发明还提供一种除法器电路的实现方法，采用了上述的低成本应用的除法器电路，利用通过主电路中MOS管线性区的电流I₁，通过引入两倍阈值电压产生电路，使得主电路产生出和某个电压成正比的倍数电阻，完成除法功能。

进一步地，所述阈值电压利用通过各个MOS管饱和区的电流I₂，通过调整阈值电压电路中两个相同MOS管的电流关系，得到两个MOS管的VGS之差即是VTH。

进一步地，所述通过MOS管饱和区的电流的计算公式为：

I₂＝0.5*Kn(VGS-VTH)²*(1+λ*VDS)

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，λ为MOS管的沟道长度。

进一步地，所述MOS管线性区的电流计算公式为：

I₁＝Kn*W/L*[(VGS-VTH)*VDS-0.5*VDS²]

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，W为MOS管的宽度，L为MOS管的长度。

常数Kn的计算公式为：

Kn＝Kn’*W/L*(1+λ*VDS)，

Kn’＝μ_n*COX

其中，W为MOS管的宽度，L为MOS管的长度，μ_n为介电常数，COX为栅氧传感电容。

与现有技术相比，本发明具有以下有益效果：

(1)本发明从MOSFET的线性电阻的角度出发，通过引入两倍阈值电压产生电路，使得可以产生出和某个电压成正比的倍数电阻。可以支持电压直接输入，通过两倍阈值电压产生电路消除阈值电压VTH的影响，实现高精度、低成本应用的除法器电路。

(2)本发明的两倍阈值电压产生电路结构简单，通过多个相同的MOS管组成环路，基于两个MOS管的栅源电压相减，调整两个相同MOS管之间的电流关系即可得到阈值电压，并且该电路不需要运算放大器来稳定结果，简化了电路结构，降低了电路的整体功耗。

附图说明

图1为本发明的电路结构示意图。

图2为本发明中两倍阈值电压产生电路的电路原理图。

具体实施方式

下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。

实施例

如图1、2所示，本发明公开的一种除法器电路，包括Va电压的电流产生电路，与电流产生电路相连的主电路，以及与主电路相连的两倍阈值电压产生电路；所述主电路包括正极与电流产生电路相连的比较器op1，漏极D均与比较器op1的正极相连的MOS管M1和MOS管M2，栅极G与比较器op1的输出端相连的MOS管M5，以及漏极D均与MOS管M5的源极S相连的MOS管M3和MOS管M4；其中，两倍阈值电压产生电路连接于MOS管M2的栅极G与MOS管M3的栅极G之间，MOS管M1、MOS管M2、MOS管M3、MOS管M4的源极S均接地，MOS管M1的栅极G接电压Vb，MOS管M4的栅极G接基准电压VREF，MOS管M5的源极S还与比较器op1的负极相连，除法器输出电流I_out由MOS管M5的漏极D输出。

因为这个两倍阈值电压产生电路有两个简并点，一个是零，一个是通过MOS管M10和MOS管M11的电流相差正好4倍时。所以这个电路需要启动电路避免零的简并点。因此，所述两倍阈值电压产生电路包括启动电路，漏极D与启动电路相连的MOS管M6，漏极D均与MOS管M6的栅极G相连的MOS管M8和MOS管M9，栅极G与MOS管M8的栅极G相连的MOS管M7，漏极D与MOS管M7的漏极D相连的MOS管M12，漏极D与MOS管M12的源极S相连的MOS管M11，一端与MOS管M12的栅极G相连且另一端与MOS管M11的栅极G相连的电阻R3，一端与MOS管M11的栅极G相连且另一端接地的电阻R2，一端与MOS管M12的栅极G和MOS管M6的漏极均相连的电阻R1，漏极D与电阻R1另一端相连的MOS管M10，栅极G与MOS管M7的栅极G相连的MOS管M13，以及一端与MOS管M13的漏极D相连且另一端接地的电阻R4；其中，MOS管M10的栅极G和MOS管M9的栅极G均与MOS管M10的漏极D相连，MOS管M6、MOS管M7、MOS管M8和MOS管M13的源极S均外接电压源，MOS管M9、MOS管M10和MOS管M11的源极S均接地，MOS管M7的漏极D与MOS管M7的源极S相连；MOS管M2的栅极G与MOS管M3的栅极G均与MOS管M13的漏极D相连。并且R4的阻值为R1的阻值的两倍。

本发明还提供了一种除法器电路的实现方法，采用了上述所述的低成本应用的除法器电路，利用通过主电路中MOS管线性区的电流I₁，通过引入两倍阈值电压产生电路，使得主电路产生出和某个电压成正比的倍数电阻，完成除法功能。

其中，所述阈值电压利用通过各个MOS管饱和区的电流I₂，通过调整阈值电压电路中两个相同MOS管的电流关系，得到两个MOS管的VGS之差即是VTH。

所述通过MOS管饱和区的电流的计算公式为：

I₂＝0.5*Kn(VGS-VTH)² *(1+λ*VDS)            (1)，

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，λ为MOS管的沟道长度。常数Kn的计算公式为：

Kn＝Kn’*W/L*(1+λ*VDS)           (2)，

Kn’＝μ_n*COX                 (3)，

其中，W为MOS管的宽度，L为MOS管的长度，μ_n为介电常数。记MOS管M10的栅极G与MOS管M10的源极S之间的电压降为V1，MOS管M11的栅极G与MOS管M11的源极S之间的电压降为V2，MOS管M11的栅极G与MOS管M11的源极S之间的电压降和MOS管M12的栅极G与MOS管M12的源极S之间的电压降之和为Vx，即Vx＝2*V2。MOS管M9、MOS管M10、MOS管M11、MOS管M12完全相同。因为λ<<1，VDS<<1，所以λ*VDS<<1，则由式(1)、式(2)得

V1＝Sqrt(I_M10/Kn)+VTH，

V2＝Sqrt(I_M11/Kn)+VTH，

又因为：

Vx＝2*V2，

所以电阻R1上面的电压降V₁即是：

V＝Vx-V1＝2*V2-V1＝2*(Sqrt(I_M11/Kn)+VTH)-V1＝Sqrt(I_M10/Kn)+VTH，

当I_M10＝4*I_M11时，Vx-V1＝VTH，即得到阈值电压VTH。

又因为：

R4＝2*R1，

所以电阻R4上面的电压降V₄即为：

V₄＝2*V₁＝2*VTH。

其中，I_M10为通过MOS管M10的电流，I_M6为通过MOS管M11的电流。M12的作用是让M11处于和M10一样的饱和区，VDS相差不会太大。

此外，所述MOS管线性区的电流计算公式为：

I₁＝Kn*W/L*[(VGS-VTH)*VDS-0.5*VDS²]

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，W为MOS管的宽度，L为MOS管的长度。所以：

Va/R＝I_M1+I_M2

＝Kn*W₁/L₁*[(Vb-VTH)*VDS₁-0.5*VDS₁ ²]+Kn*W₂/L₂*[(2*VTH-VTH)

*VDS₂-0.5*VDS₂ ²]

因为MOS管M1、MOS管M2、MOS管M3和MOS管M4完全相同，VDS<<1，所以VDS²<<1，

又因为VDS₁＝VDS₂＝VDS₃＝VDS₄，W₁/L₁＝W₂/L₂＝W₃/L₃＝W₄/L_4＝W/L。

所以

Va/R＝Kn*W/L*Vb*VDS；

即

VDS＝Va/Vb/R/Kn/(W/L)             (4)。

因为op1和M5构成的环路使得M3和M4的VDS等于M1和M2的VDS。同样M3和M4依然满足上面的线性区电流公式：

Kn*W₄/L₄*[(VREF-VTH)*VDS₄-0.5*VDS₄ ²]+

Kn*W₃/L₃*[(2*VTH-VTH)*VDS₃-0.5*VDS₃ ²]＝I_out

所以：

Kn*W/L*VREF*VDS＝I_out                      (5)，

将式(5)代入上面的式(4)，有：

I_out＝Va/Vb/R*VREF

这样就完成了Va/Vb的除法电路。

通过上述设计，本发明从MOSFET的线性电阻的角度出发，通过引入两倍阈值电压产生电路，使得可以产生出和某个电压成正比的倍数电阻。可以支持电压直接输入，通过两倍阈值电压产生电路消除阈值电压VTH的影响，实现高精度、低成本应用的除法器电路。因此，具有很高的使用价值和推广价值。

上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

Claims (8)

1.一种除法器电路，其特征在于，包括Va电压的电流产生电路，与电流产生电路相连的主电路，以及与主电路相连的两倍阈值电压产生电路；所述主电路包括正极与电流产生电路相连的比较器op1，漏极D均与比较器op1的正极相连的MOS管M1和MOS管M2，栅极G与比较器op1的输出端相连的MOS管M5，以及漏极D均与MOS管M5的源极S相连的MOS管M3和MOS管M4；其中，两倍阈值电压产生电路连接于MOS管M2的栅极G与MOS管M3的栅极G之间，MOS管M1、MOS管M2、MOS管M3、MOS管M4的源极S均接地，MOS管M1的栅极G接电压Vb，MOS管M4的栅极G接基准电压VREF，MOS管M5的源极S还与比较器op1的负极相连，除法器输出电流I_out由MOS管M5的漏极D输出。

2.根据权利要求1所述的一种除法器电路，其特征在于，所述两倍阈值电压产生电路包括启动电路，漏极D与启动电路相连的MOS管M6，漏极D均与MOS管M6的栅极G相连的MOS管M8和MOS管M9，栅极G与MOS管M8的栅极G相连的MOS管M7，漏极D与MOS管M7的漏极D相连的MOS管M12，漏极D与MOS管M12的源极S相连的MOS管M11，一端与MOS管M12的栅极G相连且另一端与MOS管M11的栅极G相连的电阻R3，一端与MOS管M11的栅极G相连且另一端接地的电阻R2，一端与MOS管M12的栅极G和MOS管M6的漏极均相连的电阻R1，漏极D与电阻R1另一端相连的MOS管M10，栅极G与MOS管M7的栅极G相连的MOS管M13，以及一端与MOS管M13的漏极D相连且另一端接地的电阻R4；其中，MOS管M10的栅极G和MOS管M9的栅极G均与MOS管M10的漏极D相连，MOS管M6、MOS管M7、MOS管M8和MOS管M13的源极S均外接电压源，MOS管M9、MOS管M10和MOS管M11的源极S均接地，MOS管M7的漏极D与MOS管M7的源极S相连；MOS管M2的栅极G与MOS管M3的栅极G均与MOS管M13的漏极D相连。

3.根据权利要求2所述的一种除法器电路，其特征在于，所述电阻R4的阻值为电阻R1的阻值的两倍。

4.一种除法器电路的实现方法，其特征在于，采用了如权利要求3所述的除法器电路，利用通过主电路中MOS管线性区的电流I₁，通过引入两倍阈值电压产生电路，使得主电路产生出和某个电压成正比的倍数电阻，完成除法功能。

5.根据权利要求4所述的一种除法器电路的实现方法，其特征在于，所述阈值电压利用通过各个MOS管饱和区的电流I₂，通过调整阈值电压电路中两个相同MOS管的电流关系，得到两个MOS管的VGS之差即是VTH。

6.根据权利要求5所述的一种除法器电路的实现方法，其特征在于，所述通过MOS管饱和区的电流的计算公式为：

I₂＝0.5*Kn(VGS-VTH)²*(1+λ*VDS)

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，λ为MOS管的沟道长度。

7.根据权利要求6所述的一种除法器电路的实现方法，其特征在于，所述MOS管线性区的电流计算公式为：

I＝Kn*W/L*[(VGS-VTH)*VDS-0.5*VDS²]

其中，Kn为常数，VGS为MOS管栅极G与MOS管源极S之间的电压降，VDS为MOS管漏极D与MOS管源极S之间的电压降，W为MOS管的宽度，L为MOS管的长度。

8.根据权利要求7所述的一种除法器电路的实现方法，其特征在于，常数Kn的计算公式为：

Kn＝Kn’*W/L*(1+λ*VDS)，

Kn’＝μ_n*COX

其中，W为MOS管的宽度，L为MOS管的长度，μ_n为介电常数，COX为栅氧传感电容。

Images