CN110289205A - 一种改善高k金属栅极界面完整性的方法 - Google Patents

一种改善高k金属栅极界面完整性的方法 Download PDF

Info

Publication number
CN110289205A
CN110289205A CN201910382524.4A CN201910382524A CN110289205A CN 110289205 A CN110289205 A CN 110289205A CN 201910382524 A CN201910382524 A CN 201910382524A CN 110289205 A CN110289205 A CN 110289205A
Authority
CN
China
Prior art keywords
dielectric layer
metal gate
chamber
layer
gate interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910382524.4A
Other languages
English (en)
Inventor
陈鹭
邓建宁
何亮亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910382524.4A priority Critical patent/CN110289205A/zh
Publication of CN110289205A publication Critical patent/CN110289205A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种改善高K金属栅极界面完整性的方法，该方法包括：步骤一、提供一硅片，在硅片表面形成缓冲层；步骤二、在缓冲层表面形成一高K介质层；步骤三、将形成高K介质层的硅片送入UV腔进行退火，UV腔中通有氧气；步骤四、多次重复步骤二至步骤三，直到高K介质层的厚度达到所需厚度为止。本发明通过UV与臭氧的配合，采用多次沉积和退火循环的新型沉积后处理方式，有效修复界面缺陷，增强界面完整性，从而实现较完美的界面态。

Description

一种改善高K金属栅极界面完整性的方法
技术领域
本发明涉及一种半导体制造领域，特别是涉及一种改善高K金属栅极界面完整性的方法。
背景技术
后栅工艺由于其较高的k值(介电常数值)，优异的Vt(阈值电压)控制能力，成为现有28nm节点高K金属栅极工艺的首选。在后栅工艺中，由于很低的热量引入，高K金属栅极(high-k metal gate)堆叠区域的界面控制显得尤为重要。需要寻找合适的沉积后处理的方式来修复可能的界面缺陷，增强界面的完整性，从而增强器件的性能及可靠性。
传统的做法采用快速退火(rapid thermal annealing,RTA)配合合成气体(forming gas)的方法进行退火处理，但无论是漏电性能还是介电材料(TDDB)等栅极可靠性性能均较差。
因此，需要寻找一种新的沉积后处理方式来实现更好的高K和硅(high-k/Si)界面状态。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高K金属栅极界面完整性的方法，用于解决现有技术中高K金属栅的后栅工艺中传统沉积后处理的高K介质与硅无法形成良好界面的问题的问题。
为实现上述目的及其他相关目的，本发明提供一种高K金属栅极界面完整性的方法，该方法至少包括以下步骤：步骤一、提供一硅片，在所述硅片表面形成缓冲层；步骤二、在所述缓冲层表面形成一高K介质层；步骤三、将形成所述高K介质层的所述硅片送入UV腔进行退火，所述UV腔中通有氧气；步骤四、多次重复步骤二至步骤三，直到所述高K介质层的厚度达到所需厚度为止。
优选地，步骤一中所述缓冲层为二氧化硅。
优选地，步骤一中形成所述缓冲层的方法为在所述硅片上生长该缓冲层。
优选地，步骤二中所述高K介质层为HfO2。
优选地，步骤二中形成所述高K介质层的方法为沉积法。
优选地，步骤二中形成所述高K介质层的方法为原子层沉积法。
优选地，步骤三中所述UV腔中设有紫外灯，所述紫外灯照射所述硅片表面的高K介质层。
优选地，所述UV腔中通入的氧气为纯氧气，在紫外灯的照射下，纯氧气被激发形成臭氧。
优选地，所述UV腔设有废气排出口，用于将退火后的气体排出UV腔。
如上所述，本发明的高K金属栅极界面完整性的方法，具有以下有益效果：本发明通过UV(紫外线)与臭氧的配合，采用多次沉积和退火循环的新型沉积后处理方式，有效修复界面缺陷，增强界面完整性，从而实现较完美的界面态。
附图说明
图1显示为本发明中硅片上高K介质层在UV腔中进行退火的示意图；
图2显示为本发明的改善高K金属栅极界面完整性的方法流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善高K金属栅极界面完整性的方法，如图2所示，图2显示为本发明的改善高K金属栅极界面完整性的方法流程示意图，该方法至少包括以下步骤：
步骤一、提供一硅片，在所述硅片表面形成缓冲层；其中所述硅片在本发明中起到硅基底或硅衬底的作用，该步骤中在所述硅衬底的表面形成一层缓冲层，所述缓冲层的作用是作用后续高K介质层与硅衬底的缓冲层，该缓冲层用于减少二者界面的缺陷(defect)，减弱沟道区的软声子散射。
本发明优选地步骤一中所述缓冲层为二氧化硅(SiO2 interface)。进一步地，步骤一中形成所述缓冲层的方法为在所述硅片上生长该缓冲层。本实施例中所述缓冲层为二氧化硅层，因此采用在所述硅衬底上生长二氧化硅层的方法形成所述缓冲层。
步骤二、在所述缓冲层表面形成一高K介质层；本实施例优选地，所述步骤二中所述高K介质层为HfO2。本发明中所述高K介质层(介电材料)中K为介电常数K。经过步骤一在所述硅衬底表面生长形成所述缓冲层后，该步骤二在所述缓冲层表面形成高K介质层，进一步地，形成所述高K介质层的方法采用沉积法形成，更进一步地，所述沉积法为原子层沉积法(ALD沉积法)，也就是说，步骤二中，采用原子层沉积法在所述缓冲层的表面形成一高K介质层。并且由于后续步骤需要反复多次沉积该高K介质层，因此，步骤二中一次沉积的所述高K介质层并没有达到该工艺所指定或所需要的厚度，而是经过后续多次反复沉积才使得多次沉积高K介质层的总的厚度到达工艺要求指定的厚度。
步骤三、将形成所述高K介质层的所述硅片送入UV腔进行退火，所述UV腔中通有氧气；将经过步骤二中的具有高K介质层的硅片送入UV腔进行退火，如图1所示，图1显示为本发明中硅片上高K介质层在UV腔中进行退火的示意图。本实施例优选地，步骤三中所述UV腔中设有紫外灯，所述紫外灯照射所述硅片表面的高K介质层。如图1所示，具有缓冲层IL和高K介质层(HK)的硅衬底(Si sub)被送入UV腔中，该UV腔中设有紫外灯，紫外光照射所述HK的表面，同时在UV腔的左侧通入氧气，本实施例优选地，所述UV腔中通入的氧气为纯氧气。
本实施例中，在紫外灯的照射下，纯氧气被激发形成臭氧O3，O3会钻入HfO2内部，修复HfO2内部的氧空位。减少HfO2内部的氧空位，并降低HfO2的晶界大小，从而增强HfO2与Si的界面性能。
步骤四、多次重复步骤二至步骤三，直到所述高K介质层的厚度达到所需厚度为止。也就是说，在进行步骤三后，即将具有高K介质层的硅衬底送入UV腔中退火，并在紫外光照射下，使得臭氧进入HfO2内占据氧空位后，形成一层降低了HfO2的晶界的高K介质层，而本步骤四则需要多次沉积高K介质层，并将沉积后的高K介质层送入UV腔退火，又沉积的高K介质层在在紫外光照射下，使得臭氧进入HfO2内占据氧空位后，形成一层降低了HfO2的晶界的高K介质层，如此反复沉积-退火，形成多个降低了晶界的高K介质层，增强了HfO2与Si的界面性能。
该步骤四中的多次重复操作步骤二至步骤三，直到多次沉积形成的高K介质层的总厚度达到工艺条件中指定所需要的厚度为止。
本发明提供另一实施例，提供一种改善高K金属栅极界面完整性的方法，如图2所示，图2显示为本发明的改善高K金属栅极界面完整性的方法流程示意图，该方法至少包括以下步骤：
步骤一、提供一硅片，在所述硅片表面形成缓冲层；其中所述硅片在本发明中起到硅基底或硅衬底的作用，该步骤中在所述硅衬底的表面形成一层缓冲层，所述缓冲层的作用是作用后续高K介质层与硅衬底的缓冲层，该缓冲层用于减少二者界面的缺陷(defect)，减弱沟道区的软声子散射。本发明优选地步骤一中所述缓冲层为二氧化硅(SiO2interface)。进一步地，步骤一中形成所述缓冲层的方法为在所述硅片上生长该缓冲层。本实施例中所述缓冲层为二氧化硅层，因此采用在所述硅衬底上生长二氧化硅层的方法形成所述缓冲层。
步骤二、在所述缓冲层表面形成一高K介质层；本实施例优选地，所述步骤二中所述高K介质层为HfO2。本发明中所述高K介质层(介电材料)中K为介电常数K。经过步骤一在所述硅衬底表面生长形成所述缓冲层后，该步骤二在所述缓冲层表面形成高K介质层，进一步地，形成所述高K介质层的方法采用沉积法形成，更进一步地，所述沉积法为原子层沉积法(ALD沉积法)，也就是说，步骤二中，采用原子层沉积法在所述缓冲层的表面形成一高K介质层。并且由于后续步骤需要反复多次沉积该高K介质层，因此，步骤二中一次沉积的所述高K介质层并没有达到该工艺所指定或所需要的厚度，而是经过后续多次反复沉积才使得多次沉积高K介质层的总的厚度到达工艺要求指定的厚度。
步骤三、将形成所述高K介质层的所述硅片送入UV腔进行退火，所述UV腔中通有氧气；将经过步骤二中的具有高K介质层的硅片送入UV腔进行退火，如图1所示，图1显示为本发明中硅片上高K介质层在UV腔中进行退火的示意图。本实施例优选地，步骤三中所述UV腔中设有紫外灯，所述紫外灯照射所述硅片表面的高K介质层。如图1所示，具有缓冲层IL和高K介质层(HK)的硅衬底(Si sub)被送入UV腔中，该UV腔中设有紫外灯，紫外光照射所述HK的表面，同时在UV腔的左侧通入氧气，本实施例优选地，所述UV腔中通入的氧气为纯氧气。本实施例中，在紫外灯的照射下，纯氧气被激发形成臭氧O3，O3会钻入HfO2内部，修复HfO2内部的氧空位。减少HfO2内部的氧空位，并降低HfO2的晶界大小，从而增强HfO2与Si的界面性能。
步骤四、多次重复步骤二至步骤三，直到所述高K介质层的厚度达到所需厚度为止。也就是说，在进行步骤三后，即将具有高K介质层的硅衬底送入UV腔中退火，并在紫外光照射下，使得臭氧进入HfO2内占据氧空位后，形成一层降低了HfO2的晶界的高K介质层，而本步骤四则需要多次沉积高K介质层，并将沉积后的高K介质层送入UV腔退火，又沉积的高K介质层在在紫外光照射下，使得臭氧进入HfO2内占据氧空位后，形成一层降低了HfO2的晶界的高K介质层，如此反复沉积-退火，形成多个降低了晶界的高K介质层，增强了HfO2与Si的界面性能。该步骤四中的多次重复操作步骤二至步骤三，直到多次沉积形成的高K介质层的总厚度达到工艺条件中指定所需要的厚度为止。
本实施例如图1所示，所述UV腔设有废气排出口，用于将退火后的气体排出UV腔。当进行下次退火时，再通入纯氧气，使得再次退火过程中，UV腔中的氧气纯净，利于形成臭氧并有效进入高K介质层中的氧空位，从而有效曾强HfO2与Si的界面性能。
综上所述，本发明通过UV(紫外线)与臭氧的配合，采用多次沉积和退火循环的新型沉积后处理方式，有效修复界面缺陷，增强界面完整性，从而实现较完美的界面态。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种改善高K金属栅极界面完整性的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供一硅片，在所述硅片表面形成缓冲层；
步骤二、在所述缓冲层表面形成一高K介质层；
步骤三、将形成所述高K介质层的所述硅片送入UV腔进行退火，所述UV腔中通有氧气；
步骤四、多次重复步骤二至步骤三，直到所述高K介质层的厚度达到所需厚度为止。
2.根据权利要求1所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤一中所述缓冲层为二氧化硅。
3.根据权利要求1或2所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤一中形成所述缓冲层的方法为在所述硅片上生长该缓冲层。
4.根据权利要求1所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤二中所述高K介质层为HfO2。
5.根据权利要求1或4所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤二中形成所述高K介质层的方法为沉积法。
6.根据权利要求5所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤二中形成所述高K介质层的方法为原子层沉积法。
7.根据权利要求1所述的改善高K金属栅极界面完整性的方法，其特征在于：步骤三中所述UV腔中设有紫外灯，所述紫外灯照射所述硅片表面的高K介质层。
8.根据权利要求7所述的改善高K金属栅极界面完整性的方法，其特征在于：所述UV腔中通入的氧气为纯氧气，在紫外灯的照射下，纯氧气被激发形成臭氧。
9.根据权利要求1所述的改善高K金属栅极界面完整性的方法，其特征在于：所述UV腔设有废气排出口，用于将退火后的气体排出UV腔。
CN201910382524.4A 2019-05-09 2019-05-09 一种改善高k金属栅极界面完整性的方法 Pending CN110289205A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910382524.4A CN110289205A (zh) 2019-05-09 2019-05-09 一种改善高k金属栅极界面完整性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910382524.4A CN110289205A (zh) 2019-05-09 2019-05-09 一种改善高k金属栅极界面完整性的方法

Publications (1)

Publication Number Publication Date
CN110289205A true CN110289205A (zh) 2019-09-27

Family

ID=68001387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910382524.4A Pending CN110289205A (zh) 2019-05-09 2019-05-09 一种改善高k金属栅极界面完整性的方法

Country Status (1)

Country Link
CN (1) CN110289205A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080220619A1 (en) * 2007-03-09 2008-09-11 Asm Japan K.K. Method for increasing mechanical strength of dielectric film by using sequential combination of two types of uv irradiation
CN102222610A (zh) * 2010-04-15 2011-10-19 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN103184438A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN107305846A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080220619A1 (en) * 2007-03-09 2008-09-11 Asm Japan K.K. Method for increasing mechanical strength of dielectric film by using sequential combination of two types of uv irradiation
CN102222610A (zh) * 2010-04-15 2011-10-19 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN103184438A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN107305846A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US6812101B2 (en) Semiconductor device and method for manufacture thereof
US20130078793A1 (en) Method for depositing a gate oxide and a gate electrode selectively
CN102005380A (zh) 一种采用原子层淀积AlN/高k栅介质双层结构的方法
CN112420813B (zh) 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
CN103295890B (zh) 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法
US7397094B2 (en) Semiconductor device and manufacturing method thereof
CN110289205A (zh) 一种改善高k金属栅极界面完整性的方法
JP4590556B2 (ja) 半導体装置の製造方法
US8836037B2 (en) Structure and method to form input/output devices
CN109962018A (zh) 半导体结构及其制造方法
CN107527803A (zh) SiC器件栅介质层及SiC器件结构的制备方法
CN102064111A (zh) 一种利用等离子体释放费米能级钉扎的方法
CN104576766A (zh) Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法
KR20150013065A (ko) 계면층 함유 ⅲ-ⅴ 반도체 소자
TW201916167A (zh) 高介電常數介電層、其製造方法及執行該方法之多功能設備
CN109727992B (zh) 电荷俘获型存储器和其制作方法
CN106531785A (zh) 基于Ge衬底的La基介质材料高K金属栅结构及制备方法
CN103165440A (zh) 高介电常数金属栅极半导体器件制造方法
CN106024893A (zh) 高k金属栅器件及其制备方法
CN109103087A (zh) 氧化铪栅极介质层的制造方法
CN108063089B (zh) 一种mos器件原子层沉积原位制备方法
CN105575988B (zh) 一种防止高k材料氧扩散的方法
CN118073188B (zh) 多功能栅介质层结构、具有其的半导体器件及制备方法
CN106033720B (zh) 半导体结构的形成方法
CN105088175B (zh) 一种对沉积薄膜反应装置的处理方法、薄膜沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190927

RJ01 Rejection of invention patent application after publication