CN110246848A - 一种氧化物半导体tft阵列基板及其制作方法 - Google Patents
一种氧化物半导体tft阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN110246848A CN110246848A CN201910368310.1A CN201910368310A CN110246848A CN 110246848 A CN110246848 A CN 110246848A CN 201910368310 A CN201910368310 A CN 201910368310A CN 110246848 A CN110246848 A CN 110246848A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- oxide semiconductor
- sinx
- siox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 4
- 238000004062 sedimentation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 238000007667 floating Methods 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 6
- 229910000476 molybdenum oxide Inorganic materials 0.000 abstract description 6
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 207
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，尤其涉及一种氧化物半导体TFT阵列基板及其制作方法，其中所述阵列基板包括基板和依次形成在基板上的第一金属层、栅极绝缘层、氧化物半导体有源层、第二金属层、SINx绝缘层和SiOx绝缘层，所述第二金属层的顶部为钼金属层，所述SINx绝缘层位于第二金属层与SiOx绝缘层之间，且SINx绝缘层与第二金属层的图案完全重叠，所述第二金属层形成源极和漏极，所述源极和漏极之间的位置对应的氧化物半导体有源层为沟道区域。在本方案中能够避免第二金属层上的钼金属层与SiOx绝缘层之间形成氧化钼导致SiOx绝缘层的附着性降低，从而解决PV膜浮的发生的问题，进而保证产品的显示效果以及良率，保障产品的信赖性，提高产品竞争力。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物半导体TFT阵列基板及其制作方法。
背景技术
传统a-Si或IGZO TFT有两种常见结构：ESL(etch stop layer)和BCE(Backchannel etch)，其中ESL结构相对BCE结构多了一道ES制程，蚀刻阻挡层ES可防止半导体有源层沟道区域受到漏源级金属层SD刻蚀时的损伤，画素区域TFT电学特性均一性更收敛，但因制程能力限制，TFT channel length无法做小而导致显示屏画素PPI受限；而传统的BCE结构，其TFT器件channel length可以进一步缩小，且相对于ESL结构存在制程成本优势。
现有BCE结构氧化物半导体TFT，漏源级金属层SD的材质为纯钼Mo或者Mo/Al/Mo夹心层结构，其与第二绝缘层PV(SiOx)直接搭接，界面处钼Mo受制程影响易形成氧化钼，其上表面的PV_SiOx膜层附着性会变差；而且金属Mo与SiOx热膨胀系数相差较大，当经过后续热制程处理，由于两者热膨胀系数差异，导致PV膜浮发生(严重可导致PV膜层剥离-peeling)；而PV膜浮issue的存在，不仅影响产品信赖性，也直接影响到产品良率与显示效果。
因此，如何解决BCE结构氧化物半导体显示技术中Mo/SiOx界面膜浮issue显得尤为重要。
发明内容
为此，需要提供一种氧化物半导体TFT阵列基板及其制作方法，来解决现有阵列基板中SiOx绝缘层与第二金属层之间容易出现膜浮发生，甚至导致SiOx绝缘层剥离，使得产品良率以及显示效果下降，影响产品信赖性的问题。
为实现上述目的，发明人提供了一种氧化物半导体TFT阵列基板，包括基板和依次形成在基板上的第一金属层、栅极绝缘层、氧化物半导体有源层、第二金属层、SINx绝缘层和SiOx绝缘层，所述第二金属层的顶部为钼金属层，所述SINx绝缘层位于第二金属层与SiOx绝缘层之间，且SINx绝缘层与第二金属层的图案完全重叠，所述第二金属层形成源极和漏极，所述源极和漏极之间的位置对应的氧化物半导体有源层为沟道区域。
作为本发明的一种优选结构，还包括平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极，所述平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极依次形成在SiOx绝缘层上，所述SINx绝缘层、SiOx绝缘层、第一绝缘层和第二绝缘层的相应位置均开设有过孔，所述像素电极穿过所述过孔与漏极连通。
作为本发明的一种优选结构，所述公共电极与触控走线连接，用于传递触控信号。
作为本发明的一种优选结构，所述第二金属层为Mo/Al/Mo组成的夹心层结构。
作为本发明的一种优选结构，氧化物半导体有源层为IGZO有源层。
为实现上述目的，发明人还提供了一种氧化物半导体TFT阵列基板的制作方法，包括如下步骤：
在基板上形成第一金属层并制作栅极驱动电路；
在栅极上形成栅极绝缘层；
在栅极绝缘层上形成氧化物半导体有源层；
在氧化物半导体有源层依次连续沉积第二金属层和SINx绝缘层；
在SINx绝缘层上进行光阻涂布，通过黄光制程透过灰阶光罩对第二金属层和SINx绝缘层进行一次曝光；
依次对SINx绝缘层和第二金属层进行图案化蚀刻以形成源极和漏级，并剥离剩余光阻；
在SINx绝缘层上形成SiOx绝缘层。
进一步的，所述“在SINx绝缘层上形成SiOx绝缘层”步骤之后还包括：
在SiOx绝缘层依次沉积形成平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极，且像素电极依次经过第二绝缘层、第一绝缘层、SiOx绝缘层和SINx绝缘层相应位置上的过孔与漏极连通。
进一步的，通过湿蚀刻工艺对SINx绝缘层和第二金属层进行图案化蚀刻。
区别于现有技术，上述技术方案具有如下优点：一种氧化物半导体TFT阵列基板及其制作方法，通过在作为漏源级金属层的第二金属层与SiOx绝缘层之间增设一道SINx绝缘层，并使得SINx绝缘层与第二金属层的图案完全重叠，使得SiOx绝缘层与第二金属层不会直接发生接触，避免第二金属层上的钼金属层与SiOx绝缘层之间形成氧化钼导致SiOx绝缘层的附着性降低，从而解决PV膜浮的发生的问题，进而保证产品的显示效果以及良率，保障产品的信赖性，提高产品竞争力。
附图说明
图1为具体实施方式中在阵列基板的SINx绝缘层涂布光阻剖视结构示意图；
图2为具体实施方式中在阵列基板的SINx绝缘层上光阻涂布曝光后剖视结构示意图；
图3为具体实施方式中在对阵列基板的第二金属层和SINx绝缘层蚀刻后剖视结构示意图；
图4为具体实施方式中在对阵列基板SINx绝缘层上的剩余光阻剥离后剖视结构示意图；
图5为具体实施方式中氧化物半导体TFT阵列基板制作完成后的剖视结构示意图。
1、基板；
2、第一金属层；
3、栅极绝缘层；
4、氧化物半导体有源层；
5、第二金属层；
6、SINx绝缘层；
7、SiOx绝缘层；
8、平坦化层；
9、触控走线；
10、第一绝缘层；
11、公共电极；
12、第二绝缘层；
13、像素电极；
14、光阻。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请一并参阅图1至图5，本发明公开了一种氧化物半导体TFT阵列基板，包括基板1和依次形成在基板1上的第一金属层(GE)2、栅极绝缘层(GI)3、氧化物半导体有源层(SE)4、第二金属层(SD)5、SINx绝缘层(PV1)6和SiOx绝缘层(PV)7，所述第二金属层(SD)5的顶部为钼金属层，所述SINx绝缘层(PV1)6位于第二金属层(SD)5与SiOx绝缘层(PV)7之间，且SINx绝缘层(PV1)6与第二金属层(SD)5的图案完全重叠，所述第二金属层(SD)5形成源极和漏极，所述源极和漏极之间的位置对应的氧化物半导体有源层(SE)4为沟道区域。
在本实施例中，所述第一金属层(GE)2即为栅极金属层，所述栅极金属层上蚀刻有栅极驱动电路。栅极绝缘层(GI)3顾名思义具有绝缘作用，用于在阵列基板电导通时起到隔电绝缘的作用。所述氧化物半导体有源层(SE)4可作为阵列基板中连通源极电路和漏级电路之间打导电沟道，以便于电子的迁移。所述第二金属层(SD)5即为源漏极金属层，所述源漏金属层上刻画有源极电路和漏级电路。所述源极和漏极之间的位置对应的氧化物半导体有源层(SE)4为沟道区域，用于阵列基板工作时电子的高速迁移。具体的，所述氧化物半导体有源层(SE)4可以为ZnO、CdO、SnO2或者IGZO。现有的阵列基板中第二金属层(SD)5上表面的钼金属层与SiOx绝缘层(PV)7直接搭接，接触面处易形成氧化钼，其上表面的SiOx绝缘层(PV)7附着性会变差；而且钼与SiOx热膨胀系数相差较大，当经过后续热制程处理，由于两者热膨胀系数差异，非常容易导致PV膜浮发生，甚至PV膜层剥离的情况；而不仅影响产品信赖性，也直接影响到产品良率与显示效果。
因此，在本实施例中通过在作为漏源级金属层的第二金属层(SD)5与SiOx绝缘层(PV)7之间增设一道SINx绝缘层(PV1)6，并使得SINx绝缘层(PV1)6与第二金属层(SD)5的图案完全重叠，使得SiOx绝缘层(PV)7与第二金属层(SD)5不会直接发生接触，避免第二金属层(SD)5上的钼金属层与SiOx绝缘层(PV)7之间形成氧化钼导致SiOx绝缘层(PV)7的附着性降低，从而解决PV膜浮的发生的问题，进而保证产品的显示效果以及良率，保障产品的信赖性，提高产品竞争力。
如图5所示的实施例中，所述的TFT阵列基板还包括平坦化层(OC)8、触控走线(CM)9、第一绝缘层(VA)10、公共电极(BC)11、第二绝缘层(CH)12和像素电极(PE)13，所述平坦化层(OC)8、触控走线(CM)9、第一绝缘层(VA)10、公共电极(BC)11、第二绝缘层(CH)12和像素电极(PE)13依次形成在SiOx绝缘层(PV)7上，所述SINx绝缘层(PV1)6、SiOx绝缘层(PV)7、第一绝缘层(VA)10和第二绝缘层(CH)12的相应位置均开设有过孔，所述像素电极(PE)13穿过所述过孔与漏极连通。所述平坦化层(OC)8主要是使得阵列基板的表面保持平坦的一项工艺制程。具体的实施例中，所述公共电极(BC)11与触控走线(CM)9连接，用于传递触控信号。所述像素电极(PE)13为ITO透明电极，以增加制作而成的显示器的透明度。
在具体的实施例中，所述第二金属层(SD)5为Mo/Al/Mo组成的夹心层结构。采用Mo/Al/Mo组成的夹心层结构制作的源极电路和漏级电路更为简单，其相对于第二金属层(SD)5采用Ti/Al/Ti夹心结构，不仅流程简易、成本更低，且对氧化物半导体层影响较小，电性调试制程余地更大。在某些其他的实施例中，所述第二金属层(SD)5也可以为纯钼金属层。优选的，阵列基板中SiOx绝缘层(PV)7使用能够保证其实现最好的TFT器件电性特性。
请参阅图1，作为本发明的一种优选实施例，氧化物半导体有源层(SE)4为IGZO有源层。有源层由栅极电压控制生成反型层，作为导电沟道。所述的第二金属层(SD)5形成的源极和漏级，二者之间通过，氧化物半导体有源层(SE)4作为导电沟道进行串联连接，以进行电子的高速迁移。优选的，所述氧化物半导体层由铟、镓和锌的非晶氧化物(IGZO)薄膜材料形成。IGZO有源层的载流子迁移率是非晶硅的20-30倍，可以大大提高TFT对像素电极(PE)13的充放电速率，提高像素的响应速度，能够大大提高显示屏的分辨率。
请参阅图1至图5，本发明还提供了一种氧化物半导体TFT阵列基板的制作方法，包括如下步骤：
如图1所示，在基板1上形成第一金属层(GE)2并制作栅极驱动电路；玻璃基板11作为的Array基板1主体结构，以在基板1上沉积不同的膜层，经相应的制作工艺最终形成TFT阵列基板。在该段制程中使用罩Mask曝光蚀刻出栅极驱动电路。
在栅极上形成栅极绝缘层(GI)3；具体的，所述栅极绝缘层(GI)3可以为SiOx绝缘层(PV)7或者SINx绝缘层(PV1)6。
在栅极绝缘层(GI)3上形成氧化物半导体有源层(SE)4；优选的所述氧化物半导体有源层(SE)4为IGZO有源层。
如图1所示以上工艺流程：GE(栅极金属层)-GI(栅极绝缘层(GI)3)-SE(有源层)-DC(无镀膜，作Photo、Etch、Stripper)上述制程为现有成熟技术便不再赘述。
在氧化物半导体有源层(SE)4依次连续沉积第二金属层(SD)5和SINx绝缘层(PV1)6；
如图2所示，在SINx绝缘层(PV1)6上进行光阻(PR)14涂布，通过黄光制程透过灰阶光罩对第二金属层(SD)5和SINx绝缘层(PV1)6进行一次曝光；连续沉积第二金属层(SD)5和SINx绝缘层(PV1)6后使用一道同时对二者进行曝光显影，能够减小光罩的使用数量，简化阵列基板的制作工艺流程，
如图3和图4所示，依次对SINx绝缘层(PV1)6和第二金属层(SD)5进行图案化蚀刻以形成源极和漏级，并剥离剩余光阻(PR)14；工艺制程简单，制作效率高。
在SINx绝缘层(PV1)6上形成SiOx绝缘层(PV)7。
通过上述制作方法来制作氧化物半导体TFT阵列基板能够避免第二金属层(SD)5上的钼金属层与SiOx绝缘层(PV)7之间形成氧化钼导致SiOx绝缘层(PV)7的附着性降低，从而解决PV膜浮的发生的问题，进而保证产品的显示效果以及良率，保障产品的信赖性，提高产品竞争力。
请参阅图5所示进一步的实施例中，所述“在SINx绝缘层(PV1)6上形成SiOx绝缘层(PV)7”步骤之后还包括：
在SiOx绝缘层(PV)7依次沉积形成平坦化层(OC)8、触控走线(CM)9、第一绝缘层(VA)10、公共电极(BC)11、第二绝缘层(CH)12和像素电极(PE)13，且像素电极(PE)13依次经过第二绝缘层(CH)12、第一绝缘层(VA)10、SiOx绝缘层(PV)7和SINx绝缘层(PV1)6相应位置上的过孔与漏极连通。在本实施例中，以上工艺流程：OC(平坦化层(OC)8)-CM(触控走线(CM)9)-VA(第一绝缘层(VA)10)-BC(公共电极(BC)11)-CH(第二绝缘层(CH)12)-PE(像素电极(PE)13)为上述制程为现有成熟技术便不再赘述。
具体的实施例中，通过湿蚀刻工艺对SINx绝缘层(PV1)6和第二金属层(SD)5进行图案化蚀刻。湿蚀刻就是利用合适的化学溶液腐蚀去除材质上未被光阻覆盖(感光膜)的部分，达到一定的雕刻深度。采用湿蚀刻制作精度高，而且使用成本低。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。
Claims (8)
1.一种氧化物半导体TFT阵列基板，其特征在于，包括基板和依次形成在基板上的第一金属层、栅极绝缘层、氧化物半导体有源层、第二金属层、SINx绝缘层和SiOx绝缘层，所述第二金属层的顶部为钼金属层，所述SINx绝缘层位于第二金属层与SiOx绝缘层之间，且SINx绝缘层与第二金属层的图案完全重叠，所述第二金属层形成源极和漏极，所述源极和漏极之间的位置对应的氧化物半导体有源层为沟道区域。
2.根据权利要求1所述的氧化物半导体TFT阵列基板，其特征在于，还包括平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极，所述平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极依次形成在SiOx绝缘层上，所述SINx绝缘层、SiOx绝缘层、第一绝缘层和第二绝缘层的相应位置均开设有过孔，所述像素电极穿过所述过孔与漏极连通。
3.根据权利要求2所述的氧化物半导体TFT阵列基板，其特征在于，所述公共电极与触控走线连接，用于传递触控信号。
4.根据权利要求1所述的氧化物半导体TFT阵列基板，其特征在于，所述第二金属层为Mo/Al/Mo组成的夹心层结构。
5.根据权利要求1所述的氧化物半导体TFT阵列基板，其特征在于，氧化物半导体有源层为IGZO有源层。
6.一种氧化物半导体TFT阵列基板的制作方法，其特征在于，包括如下步骤：
在基板上形成第一金属层并制作栅极驱动电路；
在栅极上形成栅极绝缘层；
在栅极绝缘层上形成氧化物半导体有源层；
在氧化物半导体有源层依次连续沉积第二金属层和SINx绝缘层；
在SINx绝缘层上进行光阻涂布，通过黄光制程透过灰阶光罩对第二金属层和SINx绝缘层进行一次曝光；
依次对SINx绝缘层和第二金属层进行图案化蚀刻以形成源极和漏级，并剥离剩余光阻；
在SINx绝缘层上形成SiOx绝缘层。
7.根据权利要求6所述的氧化物半导体TFT阵列基板的制作方法，其特征在于，所述“在SINx绝缘层上形成SiOx绝缘层”步骤之后还包括：
在SiOx绝缘层依次沉积形成平坦化层、触控走线、第一绝缘层、公共电极、第二绝缘层和像素电极，且像素电极依次经过第二绝缘层、第一绝缘层、SiOx绝缘层和SINx绝缘层相应位置上的过孔与漏极连通。
8.根据权利要求6所述的氧化物半导体TFT阵列基板的制作方法，其特征在于，通过湿蚀刻工艺对SINx绝缘层和第二金属层进行图案化蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910368310.1A CN110246848B (zh) | 2019-05-05 | 2019-05-05 | 一种氧化物半导体tft阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910368310.1A CN110246848B (zh) | 2019-05-05 | 2019-05-05 | 一种氧化物半导体tft阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110246848A true CN110246848A (zh) | 2019-09-17 |
| CN110246848B CN110246848B (zh) | 2024-04-12 |
Family
ID=67883643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910368310.1A Active CN110246848B (zh) | 2019-05-05 | 2019-05-05 | 一种氧化物半导体tft阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110246848B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111367436A (zh) * | 2020-03-30 | 2020-07-03 | 福建华佳彩有限公司 | 一种触控显示结构 |
| CN111599686A (zh) * | 2020-05-29 | 2020-08-28 | 福建华佳彩有限公司 | 一种具有双层绝缘层的面板结构及制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027731A (ko) * | 2000-10-04 | 2002-04-15 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050096306A (ko) * | 2004-03-30 | 2005-10-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR20070056393A (ko) * | 2005-11-29 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 |
| WO2013116992A1 (zh) * | 2012-02-06 | 2013-08-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN104091784A (zh) * | 2014-07-11 | 2014-10-08 | 合肥鑫晟光电科技有限公司 | 一种阵列基板制备方法 |
| CN209747514U (zh) * | 2019-05-05 | 2019-12-06 | 福建华佳彩有限公司 | 一种氧化物半导体tft阵列基板 |
-
2019
- 2019-05-05 CN CN201910368310.1A patent/CN110246848B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027731A (ko) * | 2000-10-04 | 2002-04-15 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050096306A (ko) * | 2004-03-30 | 2005-10-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR20070056393A (ko) * | 2005-11-29 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 |
| WO2013116992A1 (zh) * | 2012-02-06 | 2013-08-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN104091784A (zh) * | 2014-07-11 | 2014-10-08 | 合肥鑫晟光电科技有限公司 | 一种阵列基板制备方法 |
| CN209747514U (zh) * | 2019-05-05 | 2019-12-06 | 福建华佳彩有限公司 | 一种氧化物半导体tft阵列基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111367436A (zh) * | 2020-03-30 | 2020-07-03 | 福建华佳彩有限公司 | 一种触控显示结构 |
| CN111599686A (zh) * | 2020-05-29 | 2020-08-28 | 福建华佳彩有限公司 | 一种具有双层绝缘层的面板结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110246848B (zh) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103268891B (zh) | 一种薄膜晶体管、非晶硅平板探测基板及制备方法 | |
| CN104022123B (zh) | 一种柔性显示基板及其制备方法、柔性显示装置 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN102709326B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104576747A (zh) | 薄膜晶体管、具有其的显示面板及其制造方法 | |
| CN203445122U (zh) | X射线检测装置阵列基板 | |
| CN105405808A (zh) | 制作光学感测元件与薄膜晶体管元件的方法 | |
| CN108110060A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103474474A (zh) | Tft及其制作方法、阵列基板及其制作方法、x射线探测器 | |
| CN105932032A (zh) | 一种阵列基板及其制备方法 | |
| CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
| CN104022044A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN203480182U (zh) | 一种阵列基板和显示装置 | |
| CN110246848A (zh) | 一种氧化物半导体tft阵列基板及其制作方法 | |
| CN105047567A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN104701254B (zh) | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN209747514U (zh) | 一种氧化物半导体tft阵列基板 | |
| CN107275343A (zh) | 底栅型tft基板的制作方法 | |
| TW462135B (en) | Method for manufacturing the electronic device of thin film transistor display | |
| CN105932066A (zh) | 金属氧化物薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |