CN110235373A - D/a转换设备、方法、存储介质、电子乐器和信息处理装置 - Google Patents

D/a转换设备、方法、存储介质、电子乐器和信息处理装置 Download PDF

Info

Publication number
CN110235373A
CN110235373A CN201880007051.3A CN201880007051A CN110235373A CN 110235373 A CN110235373 A CN 110235373A CN 201880007051 A CN201880007051 A CN 201880007051A CN 110235373 A CN110235373 A CN 110235373A
Authority
CN
China
Prior art keywords
signal
center
digital
correction value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880007051.3A
Other languages
English (en)
Other versions
CN110235373B (zh
Inventor
坂田吾朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN110235373A publication Critical patent/CN110235373A/zh
Application granted granted Critical
Publication of CN110235373B publication Critical patent/CN110235373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/32—Constructional details
    • G10H1/34—Switch arrangements, e.g. keyboards or mechanical switches specially adapted for electrophonic musical instruments
    • G10H1/344—Structural association with individual keys
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
    • G10H7/08—Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/42—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in parallel loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Acoustics & Sound (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数模转换设备，其执行：积分处理，其用于对输入信号和基于输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；第一量化处理，其用于量化积分结果并且输出第一量化信号；第一返回信号输出处理，其用于通过将校正值延迟信号与第一量化信号相加来输出第一返回信号，所述校正值延迟信号是通过校正值信号被延迟来获得的，所述校正值信号是基于积分结果来输出的；以及输出处理，其用于基于第一量化信号来输出包括其脉冲宽度与处理周期的中心不对称的信号，其中，校正值信号包括指示校正值的信号，所述校正值信号用于校正与处理周期的中心不对称的脉冲宽度的中心与处理周期的中心之间的差。

Description

D/A转换设备、方法、存储介质、电子乐器和信息处理装置
技术领域
本发明涉及执行脉冲宽度调制处理的D/A(数模)转换设备、D/A转换方法、存储介质、电子乐器和信息处理装置。
背景技术
传统上已知这样的D/A转换设备：其使用delta-sigma调制器(以下称为“ΔΣ调制器”)，所述ΔΣ调制器产生将量化噪声移位到高通侧的噪声整形效果，以便改善可听频段的S/N(信噪)比(例如，专利文献1)。
图10是示出使用ΔΣ调制器的传统D/A转换设备的结构示例的图，其中，减法器1004和Σ积分器1001执行delta-sigma调制处理。另外，量化器1002量化从Σ积分器1001输出的输出值，并且延迟部分1003将从量化器1002输出的量化值延迟等于过采样中的采样周期的量。减法器1004从数字输入值1006中减去由延迟部分1003输出的值，并且在Σ积分器1001中输入减法的结果值。其中的对称脉冲宽度调制部分(以下称为“对称PWM部分”)1005执行PWM(脉冲宽度调制)处理，所述PWM处理将由量化器1002输出的量化值调制为具有与量化值相对应的占空比的脉冲信号。
现有技术文件
专利文件
专利文献1：JP 2015-185900A
这里，在上述传统技术中，由减法器1004和Σ积分器1001进行的delta-sigma调制处理和图10中由对称PWM部分1005进行的PWM处理在比用于原始信号的采样周期大几十倍或更多倍的过采样周期中执行。这里，由PWM生成的脉冲信号的值，即电压被要求在时间序列的意义上是准确的。因此，对于每个过采样周期，由对称PWM部分1005生成的脉冲信号的脉冲形状被要求与过采样周期的时间上的中心点对称。否则，期望的电压值不在过采样周期中的任意点处被获取，由此关于量化器1002的完整性不被保持并且预期的性能不被实现。图11是示出由对称PWM部分1005进行PWM处理之后的波形的示例的图。图11所示的周期T是通过将用于原始信号的采样周期Fs示例性地除以128来获取的过采样周期。在图11的情况下，可以将诸如-1.0、-0.5、0.0、0.5和1.0之类的五个值作为由图10的量化器1002输出的量化值，并且对它们中的每一个经受脉冲宽度调制，以便成为具有图11所示的五种占空比之一的脉冲信号。对于该调制，过采样周期T与操作时钟CLK同步，所述操作时钟CLK具有通过过采样周期T进一步除以8来获得的循环，并且每个脉冲信号的占空比被控制为对应于每个量化值。如上所述，在传统技术中，脉冲信号的脉冲形状被要求与过采样周期T的中心点T/2对称，如图11所示。换言之，传统PWM的脉冲信号的分辨率(量化的数量)被限制为过采样周期T内的操作时钟CLK的时钟数的一半。在图11所示的示例中，在过采样周期T内的操作时钟CLK的时钟数(循环数量)是8，并且因此可以被调制的量化值是五个值。
分辨率(即，PWM的脉冲信号的量化数量)对D/A转换设备等的动态范围具有直接影响。因此，当要求增加动态范围时，要求增加操作时钟的频率。然而，存在的问题是，为了增加动态范围，需要支持更高频率的PLL(锁相环)电路，这增加了功耗。
在这种类型的D/A转换设备用于输出电子乐器的模拟音乐声音信号的情况下，增加D/A转换设备的成本和功耗对电子乐器的性能具有直接影响，并且因此出现了问题。
本发明的目的是提供一种设备，通过所述设备可以在不增加操作时钟的频率的情况下增加动态范围，并且当动态范围将不被改变时，操作时钟的频率被减小以便降低功耗。
发明内容
根据本发明的一个方面，提供了一种数模转换设备，其执行：积分处理，其用于对输入信号与基于输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；第一量化处理，其用于量化由积分处理输出的积分结果，并且输出第一量化信号；第一返回信号输出处理，其用于通过将校正值延迟信号与第一量化信号相加来输出第一返回信号，所述校正值延迟信号是通过校正值信号被延迟来获得的，所述校正值信号是基于由积分处理输出的积分结果来输出的；以及输出处理，其用于基于通过第一量化处理的量化而获得的第一量化信号来输出包括其脉冲宽度与处理周期的中心不对称的信号，其中，校正值信号包括指示校正值的信号，所述校正值信号用于校正与处理周期的中心不对称的脉冲宽度的中心与处理周期的中心之间的差。
附图说明
通过将下面的详细描述与下面的附图一起考虑，可以更清楚地理解本发明。
图1是示出用于电子键盘乐器的控制系统的实施例的硬件结构的示例的框图；
图2是示出D/A转换设备的实施例的结构示例的框图；
图3是示出实施例中的D/A转换设备的目标量化等级的示例的示意图；
图4是示出实施例中的由对称PWM部分进行的PWM处理之后的波形的示例的图；
图5是用于描述用于不对称PWM波形的分压控制的图；
图6是示出目标量化值、第一量化信号、校正值信号和脉冲形状之间的关系的示例的图；
图7是示出Σ积分器的实施例的结构示例的框图；
图8是将本实施例的噪声整形特性与传统技术的噪声整形特性进行比较的图；
图9是示出D/A转换设备的另一实施例的结构示例的框图；
图10是示出使用ΔΣ调制器的传统D/A转换设备的结构示例的图；以及
图11是示出由对称PWM部分进行的PWM处理之后的波形的示例的图。
具体实施方式
下文将参考附图描述本发明的实施例。在本实施例中，在九级(nine-stage)量化的情况下，由D/A转换设备或包括D/A转换设备的信息处理装置进行的PWM处理输出具有与过采样周期(T)的中心(T/2)对称的脉冲形状的PWM信号(其中目标量化值分别指示-1.0、-0.5、0.0、0.5和1.0的五级)，以及具有与该处理周期的中心不对称的脉冲形状的PWM信号(其中目标量化值分别指示-0.75、-0.25、0.25和0.75的四级)。换言之，对于每个处理周期，第一量化信号已被从第一量化器202输出到其的输出部分208输出具有与输入的第一量化信号相对应的占空比的PWM输出信号，如图2所示。该PWM输出信号具有与处理周期的中心对称的脉冲形状或者与处理周期的中心不对称的脉冲形状。
在该处理中，第二量化器203基于由Σ积分器201输出的积分结果212来输出校正值信号214，所述校正值信号214用于校正处理周期的中心点与PWM的工作(duty)(开启时间(ON time))的中心点之间的差。例如，当PWM输出信号211与处理周期的中心对称(其脉冲形状是对称的)并且目标量化值是1.00时，指示为0的值的校正值信号214被输出，如图6所示。另外，例如，当PWM输出信号211与处理周期的中心不对称(其脉冲形状是不对称的)并且目标量化值是0.75时，指示为0.046875的值的校正值信号214被输出。
通过其中均具有与处理周期的中心对称的脉冲形状的PWM信号和均具有与处理周期的中心不对称的脉冲形状的PWM信号被输出的上述处理，可以增加处理周期中的量化级。作为该配置的结果，实现了一种设备，通过所述设备可以在不增加操作时钟的频率的情况下增加动态范围，并且当不改变动态范围时，操作时钟的频率降低以便降低功耗。
图1是示出用于作为本发明的实施例的电子键盘乐器的控制系统100的实施例的硬件结构的示例的框图。在图1中，用于电子键盘乐器的控制系统100具有这样的结构：其中，CPU(中央处理单元)101、RAM(随机存取存储器)102、ROM(只读存储器)103、声音发生器LSI(大规模集成)104、GPIO(通用输入/输出)11(键盘109和开关部分110连接到所述GPIO11)、LCD(液晶显示器)控制器113(LCD 112连接到所述LCD控制器113)等连接到系统总线114。从声音发生器LSI 104输出的数字音乐声音波形值通过由D/A转换设备105、电阻器106和电容器107构成的滤波器部分来转换成模拟音乐声音波形信号、由放大器108放大、并且然后从未示出的扬声器或输出端子输出。
CPU 101在使用RAM 102作为工作存储器的同时执行被存储在ROM103中的控制程序，从而控制整个电子键盘乐器。除了控制程序之外，ROM103还存储各种固定数据。
声音发生器LSI 104从波形ROM 103读出波形，并且将其输出到D/A转换设备105。该声音发生器LSI 104能够同时产生最多256个声音。
GPIO 111连续扫描键盘109和开关部分110的操作状态，并且通过向CPU 101生成中断来向CPU 101通知状态改变。
LCD控制器113是用于控制LCD 112的IC(集成电路)。
图2是示出图1所示的D/A转换设备105的实施例的结构示例的框图。
减法器207和上述Σ积分器201执行ΔΣ(delta-sigma)调制处理。
第一量化器202和第二量化器203基于积分结果212的值来个别地量化由Σ积分器201输出的积分结果212，并且输出第一量化信号213和校正值信号214。
图2中的第一延迟部分204将由第二量化器203输出的校正值信号214延迟等于过采样周期的时间量，并且输出校正值延迟信号215。
图2中的加法器205将由第一量化器202输出的第一量化信号213与由第一延迟部分204输出的校正值延迟信号215相加，并且输出校正值加法信号216。
图2中的第二延迟部分206将由加法器205输出的校正值加法信号216延迟等于过采样周期的时间量，并且输出第一返回信号217。
减法器207从由图1中的声音发生器LSI 104输出的数字声音波形值210中减去由第二延迟部分206输出的第一返回信号217，并且将通过该减法获得的值输入到Σ积分器201中。
对于每个过采样周期，输出部分208生成具有与由第一量化器202输出的第一量化信号213相对应的占空比的脉冲信号以及与过采样周期的中心不对称的并且与第一量化信号213相对应的脉冲形状，从而输出PWM输出信号211。
该PWM输出信号211由图1中的电阻器106和电容器107构成的低通滤波器(输出元件)平滑化，并且被输出到图1中的放大器108作为模拟声音波形信号。
图3是示出图2中的D/A转换设备的目标量化等级的示例的图。在本实施例中，来自Σ积分器201的输出值被量化为九个值，其为-1.0、-0.75、-0.50、-0.25、0.00、0.25、0.50、0.75和1.0。
然后，与这些量化值相对应的脉冲信号被生成。在本实施例中，输出部分208生成脉冲信号，每个所述脉冲信号具有与量化值相对应的占空比以及与过采样周期的中心不对称的脉冲形状。
图4是示出输出部分208中的PWM处理之后的波形的示例的图。与图11所示的传统技术的情况一样，图4所示的周期T是通过用于原始信号的采样周期Fs示例性地除以128获得的过采样周期。在图4的情况下，上述九个值是可能的目标量化值，并且它们中的每一个都经历脉冲宽度调制，以便成为具有图4所示的九类占空比之一的脉冲信号。对于这种调制，过采样周期T与操作时钟CLK同步，所述操作时钟CLK具有通过过采样周期T进一步除以8获得的循环，并且每个脉冲信号的占空比被控制为与每个量化值相对应，如图11所示的传统技术的情况。
与图11所示的传统技术不同，在本实施例中，除了与过采样周期T的中心点T/2对称的形状之外，还采用不对称形状作为脉冲信号的脉冲形状，如图4所示。
该调制控制使得调制级能够为“9”级，这等于过采样周期中用于PWM的“8”个操作时钟周期+“1”。因此，即使具有与图11的操作时钟相同的操作时钟CLK，图3所示的九个级也可以在过采样周期中被实现为量化级。换言之，与其调制级和量化级是五级的图11的情况相比，在本实施例中可以执行实质上加倍的量化。
这指示了，在本实施例中，动态范围可以增加到大约两倍，而不增加操作时钟的频率，并且当动态范围将不被改变时，操作时钟的频率可以减小大约一半以便降低功耗(与传统技术相比)。
图5是用于描述用于不对称PWM波形的分压控制的图。在图5的(a)所示的对称PWM波形的情况下，平均电压的中心点与过采样周期T的时间中心点b一致。在正常情况下，在PWM的占空比的情况中的任何情况下，除非每个波形的平均电压的中心点与过采样周期的中心点一致，否则不表达真实量化值。然而，在图5的(b)所示的不对称PWM波形的情况下，操作时钟CLK的三个周期与高电平电压部分相对应。换言之，点“a”是图5的(b)中的不对称PWM波形的平均电压的中心点，其与过采样周期T的中心点b不一致。
这里，当点“a”处的电压值被矢量分解时，其可以被认为是点“b”处的电压值和点“c”处的电压值的组合。点“b”表示当前过采样周期的中心点，并且点“c”表示下一过采样周期的中心点。换言之，不对称PWM波形可以被认为等于被划分成当前过采样周期的中心点“b”处的和下一过采样周期的中心点“c”处的电压值。
这样，通过其中不对称PWM波形矢量针对两个过采样周期被分解并且与点“c”相对应的电压值与下一过采样周期中出现的值相加的过程，可以提高量化的精度。
图2所示的D/A转换设备105的结构示例实现了上述分压控制。第一量化器202生成与图5的点“b”相对应的第一量化信号213，并且第二量化器203生成与图5的点“c”相对应的校正值信号214。校正值信号214被第一延迟部分204延迟一个过采样周期，并且在加法器205中与第一量化信号213相加。由此获得的校正值加法信号216被第二延迟部分进一步延迟一个过采样周期，以便生成第一返回信号217。从在下一过采样周期中输入的输入信号210中减去第一返回信号217，并且由此获得的结果值被输入到Σ积分器201中。作为结果，实现了使用图5描述的分压控制。
通过上述控制操作，在Σ积分器201中正确地反映了PWM波形的电压中心的位置差通过其不对称，并且可以在没有操作时钟的频率增加的情况下使用不对称PWM波形。作为结果，可以扩展D/A转换设备105的动态范围。
图6是示出在九级量化中以下各项的关系的示例的图：目标量化值相对于Σ积分器201的输出值、由第一量化器202示出的第一量化信号213、由第二量化器203输出的校正值信号214的值、由输出部分208生成的脉冲信号的脉冲形状。
当目标量化值是-1.00、-0.50、0.00、0.50和1.00时，PWM波形的脉冲形状被设置为与过采样周期的中心点对称，将由第一量化器202输出的第一量化信号213的值被设置为与目标量化值相同，并且将由第二量化器203输出的校正值信号214的值被设置为零，如图4所示。
当目标量化值为-0.75、-0.25、0.25和0.75时，PWM波形的脉冲形状被设置为与过采样周期的中心点不对称，将由量化器202输出的每个第一量化信号213的值和将由第二量化器203输出的每个校正值信号214的值被设置为具有基于每个波形的电压中心点(其对应于图4的点“a”)与过采样周期的中心点(其对应于图4的点“b”)之间的时间关系的比率，如图4所示。在这种情况下，通过将每个第一量化信号213与对应的校正值信号214相加而获得的值等于目标量化值。
图7是示出图2所示的Σ积分器的实施例的结构示例的框图。在该结构示例中，三阶噪声整形操作通过连接的三个累加器701、704和706以及依次在乘法器702和乘法器707中执行乘以乘法器系数a0和a1来实现。
在图7中，输入值709(来自图2中的减法器207的输出值)被输入到累加器701，并且来自累加器701的输出值由乘法器702乘以乘法系数a0，并且然后经由加法器703输入到累加器704中。来自累加器704的输出值由乘法器705乘以乘法系数a1，并且然后输入到累加器706中。来自累加器706的输出值由乘法器707乘以乘法系数k0，并且然后在加法器703中与来自乘法器702的输出值相加。通过该加法获得的值被反馈到累加器704。在加法器708中将来自累加器701、704和706的每个输出值相加，并且通过该加法获得的值被输出为输出值710。
通过由具有上述配置的Σ积分器201和图2所示的减法器207构成的ΔΣ调制部分，噪声的频率特性可以置于可听范围之外。
图8是将该实施例的噪声整形特性与传统技术的噪声整形特性进行比较的图。图8的附图标记801表示由传统技术使用对称PWM的三级量化中的噪声整形特性。图8的附图标记802表示由本实施例使用对称PWM和不对称PWM的五级量化中的噪声整形特性，其中，操作时钟具有与附图标记801相同的频率。图8的附图标记803表示由传统技术使用对称PWM的五级量化中的噪声整形特性(其中，操作时钟的频率已经增加为大于附图标记801的频率)。
从比较图中可以看出，当传统技术的量化和相同级的本实施例的量化被比较时，本实施例的噪声整形特性802与传统技术的噪声整形特性803实质上相同。
图9是示出图1所示的D/A转换设备的另一实施例的结构示例的框图。注意，在图9中，具有与图2所示的上述实施例相同的附图标记的部分执行与图2的操作相同的操作。在图2所示的实施例中，通过校正值信号214由第一延迟部分204延迟而获得的校正值延迟信号215由加法器与第一量化信号213相加、由第二延迟部分206延迟、并且从减法器207返回到输入侧，作为第一返回信号217的部分。然而，在图9所示的实施例中，第一量化信号213和校正值信号214独立地返回到输入侧。
更具体地，第一量化信号213由第二延迟部分903延迟，并且然后从减法器901返回到输入侧作为第一返回信号904。另一方面，通过校正值信号214由第一延迟部分204延迟而获得的校正值延迟信号215由第三延迟部分905进一步延迟，并且然后从减法器902返回到输入侧作为第二返回信号906。
用该实施例，可以实现一种设备，通过所述设备可以增加动态范围而不增加操作时钟的频率，并且当动态范围将不被改变时，操作时钟的频率降低，以便降低功耗。
在上述实施例中，其中目标量化的级是九级的示例已被示出。然而，在电子乐器等的实际D/A转换设备中，具有更多级的量化被执行。上述实施例也可以应用于具有多级的这种量化。
此外，图2所示并且用于上述实施例的Σ积分器201的配置不限于图7所示的配置，并且可以采用其他配置。
此外，在上述实施例中，已经描述了其中本发明被应用于D/A转换设备的示例。然而，本发明可以应用于其中对目标量化值执行不对称PWM的情况。例如，本发明可以应用于A/D(模拟到数字)转换设备等。
本申请基于2017年1月16日提交的日本专利申请第2017-005427号并要求享有所述日本专利申请的优先权的利益，所述日本专利申请全部内容通过引用方式并入本文。
虽然已经参考优选实施例描述了本发明，但是本发明并不旨在受其中的描述的任何细节的限制，而是包括落入所附权利要求范围内的所有实施例。
权利要求书(按照条约第19条的修改)
1.一种数模转换设备，其执行：
积分处理，其用于对输入信号与基于所述输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；
第一量化处理，其用于量化由所述积分处理输出的所述积分结果，并且输出第一量化信号；
第二量化处理，其用于量化由所述积分处理输出的所述积分结果，并且输出校正值信号；
第一返回信号输出处理，其用于通过将所述第一量化信号与校正值延迟信号相加来输出所述第一返回信号，所述校正值延迟信号是通过所述校正值信号被延迟来获得的；以及
输出处理，其用于基于通过对所述第一量化处理的所述量化而获得的所述第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
2.一种数模转换方法，其包括：
积分步骤，其对输入信号与基于所述输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；
第一量化步骤，其量化在所述积分步骤中输出的所述积分结果，并且输出第一量化信号；
第二量化步骤，其量化由所述积分处理输出的所述积分结果，并且输出校正值信号；
第一返回信号输出步骤，其通过将所述第一量化信号与校正值延迟信号相加来输出所述第一返回信号，所述校正值延迟信号是通过所述校正值信号被延迟来获得的；以及
输出步骤，其基于通过对所述第一量化步骤的所述量化获得的所述第一量化信号来输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
3.根据权利要求1所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
4.一种电子乐器，其包括：
根据权利要求1所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
5.一种信息处理装置，其包括：
根据权利要求1所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
6.一种数模转换设备，其执行：
积分处理，其用于对输入信号与基于所述输入信号生成的第一返回信号以及第二返回信号之间的差进行积分，并且输出积分结果；
第一量化处理，其用于量化由所述积分处理输出的所述积分结果；
第二量化处理，其用于量化由所述积分处理输出的所述积分结果，并且输出校正值信号；以及
输出处理，其用于基于通过由所述第一量化处理进行的量化而获得的第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述第一返回信号延迟所述第一量化信号，
其中，所述第二返回信号延迟所述校正值信号，并且
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
7.一种数模转换方法，其包括：
积分步骤，其对输入信号与基于所述输入信号生成的第一返回信号以及第二返回信号之间的差进行积分，并且输出积分结果；
第一量化步骤，其量化在所述积分步骤中输出的所述积分结果；
第二量化步骤，其量化由所述积分处理输出的所述积分结果，并且输出校正值信号；以及
输出步骤，其基于在所述第一量化步骤中通过量化获得的第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的信号的输出信号，
其中，所述第一返回信号延迟所述第一量化信号，
其中，所述第二返回信号延迟所述校正值信号，并且
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
8.根据权利要求6所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
9.一种电子乐器，其包括：
根据权利要求6所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
10.一种信息处理装置，其包括：
根据权利要求6所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
11.一种数模转换设备，其执行：
第一量化信号输出处理，其用于根据基于输入信号的积分结果来输出指示第一量化值的第一量化信号；
第二量化信号输出处理，其用于基于所述积分结果来输出指示校正值信号的第二量化信号；
延迟处理，其用于延迟指示所述校正值信号的所述第二量化信号，并且输出校正值延迟信号；以及
输出处理，其用于基于所述输入信号、所述第一量化信号和校正值延迟信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
12.一种数模转换方法，其包括：
第一量化信号输出步骤，其根据基于输入信号的积分结果来输出指示第一量化值的第一量化信号；
第二量化信号输出步骤，其基于所述积分结果来输出指示校正值信号的第二量化信号；
延迟步骤，其延迟指示所述校正值信号的所述第二量化信号，并且输出校正值延迟信号；以及
输出步骤，其基于所述输入信号、所述第一量化信号和校正值延迟信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
13.根据权利要求11所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
14.一种电子乐器，其包括：
根据权利要求11所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
15.一种信息处理装置，其包括：
根据权利要求11所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。

Claims (15)

1.一种数模转换设备，其执行：
积分处理，其用于对输入信号与基于所述输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；
第一量化处理，其用于量化由所述积分处理输出的所述积分结果，并且输出第一量化信号；
第一返回信号输出处理，其用于通过将校正值延迟信号与所述第一量化信号相加来输出所述第一返回信号，所述校正值延迟信号是通过校正值信号被延迟来获得的，所述校正值信号是基于由所述积分处理输出的所述积分结果来输出的；以及
输出处理，其用于基于通过对所述第一量化处理的所述量化而获得的所述第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
2.一种数模转换方法，其包括：
积分步骤，其对输入信号与基于所述输入信号生成的第一返回信号之间的差进行积分，并且输出积分结果；
第一量化步骤，其量化在所述积分步骤中输出的所述积分结果，并且输出第一量化信号；
第一返回信号输出步骤，其通过将校正值延迟信号与所述第一量化信号相加来输出所述第一返回信号，所述校正值延迟信号是通过校正值信号被延迟来获得的，所述校正值信号是基于在所述积分步骤中输出的所述积分结果来输出的；以及
输出步骤，其基于通过对所述第一量化步骤的所述量化获得的所述第一量化信号来输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
3.根据权利要求1所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
4.一种电子乐器，其包括：
根据权利要求1所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
5.一种信息处理装置，其包括：
根据权利要求1所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
6.一种数模转换设备，其执行：
积分处理，其用于对输入信号与基于所述输入信号生成的第一返回信号以及第二返回信号之间的差进行积分，并且输出积分结果；
第一量化处理，其用于量化由所述积分处理输出的所述积分结果；以及
输出处理，其用于基于通过由所述第一量化处理进行的量化而获得的第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述第一返回信号延迟所述第一量化信号，
其中，所述第二返回信号延迟校正值信号，所述校正值信号是基于由所述积分处理输出的所述积分结果来输出的，并且
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
7.一种数模转换方法，其包括：
积分步骤，其对输入信号与基于所述输入信号生成的第一返回信号以及第二返回信号之间的差进行积分，并且输出积分结果；
第一量化步骤，其量化在所述积分步骤中输出的所述积分结果；以及
输出步骤，其基于在所述第一量化步骤中通过量化获得的第一量化信号，输出包括其脉冲宽度与处理周期的中心不对称的信号的输出信号，
其中，所述第一返回信号延迟所述第一量化信号，
其中，所述第二返回信号延迟校正值信号，所述校正值信号是基于在所述积分步骤中输出的所述积分结果来输出的，并且
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
8.根据权利要求6所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
9.一种电子乐器，其包括：
根据权利要求6所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
10.一种信息处理装置，其包括：
根据权利要求6所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
11.一种数模转换设备，其执行：
第一量化信号输出处理，其用于根据基于输入信号的积分结果来输出指示第一量化值的第一量化信号；
校正值信号输出处理，其用于基于所述积分结果来输出指示校正值的校正值信号；以及
输出处理，其用于基于所述输入信号、所述第一量化信号和所述校正值信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
12.一种数模转换方法，其包括：
第一量化信号输出步骤，其根据基于输入信号的积分结果来输出指示第一量化值的第一量化信号；
校正值信号输出步骤，其基于所述积分结果来输出指示校正值的校正值信号；以及
输出步骤，其基于所述输入信号、所述第一量化信号和所述校正值信号，输出包括其脉冲宽度与处理周期的中心不对称的输出信号，
其中，所述校正值信号包括指示校正值的信号，所述校正值信号用于校正与所述处理周期的中心不对称的所述脉冲宽度的中心与所述处理周期的中心之间的差。
13.根据权利要求11所述的数模转换设备，其中，所述脉冲宽度包括在所述处理周期的中心处的时间之前到来的第一周期和在所述处理周期的中心处的所述时间之后到来的第二周期，并且
其中，所述第一周期和所述第二周期具有不同的时间长度。
14.一种电子乐器，其包括：
根据权利要求11所述的数模转换设备；
键盘；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
15.一种信息处理装置，其包括：
根据权利要求11所述的数模转换设备；以及
发声部分，其基于来自所述数模转换设备的输出来发出经受数模转换的音乐声音。
CN201880007051.3A 2017-01-16 2018-01-16 D/a转换设备、方法、存储介质、电子乐器和信息处理装置 Active CN110235373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017005427A JP6855802B2 (ja) 2017-01-16 2017-01-16 情報処理装置、方法、及びプログラム、ｄ／ａ変換装置、電子楽器
JP2017-005427 2017-01-16
PCT/JP2018/002036 WO2018131725A1 (en) 2017-01-16 2018-01-16 D/a conversion device, method, storage medium, electronic musical instrument, and information processing apparatus

Publications (2)

Publication Number Publication Date
CN110235373A true CN110235373A (zh) 2019-09-13
CN110235373B CN110235373B (zh) 2023-06-13

Family

ID=61244662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880007051.3A Active CN110235373B (zh) 2017-01-16 2018-01-16 D/a转换设备、方法、存储介质、电子乐器和信息处理装置

Country Status (6)

Country Link
US (2) US11316529B2 (zh)
EP (1) EP3568919A1 (zh)
JP (1) JP6855802B2 (zh)
CN (1) CN110235373B (zh)
RU (1) RU2730443C1 (zh)
WO (1) WO2018131725A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7263859B2 (ja) * 2019-03-15 2023-04-25 カシオ計算機株式会社 Ｄ／ａ変換装置、音響機器、電子楽器及びｄ／ａ変換方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630033A (en) * 1983-03-25 1986-12-16 Hewlett-Packard Company Method and apparatus for measuring phase
DE69120924D1 (de) * 1991-01-15 1996-08-22 Ibm Sigma-Delta Wandler
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US6111531A (en) * 1997-05-30 2000-08-29 Lucent Technologies Parallel architecture for a bandpass sigma-delta modulator
US6710729B1 (en) * 2002-10-10 2004-03-23 Faraday Technology Corp. Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer
US7327296B1 (en) * 2006-03-03 2008-02-05 Cirrus Logic, Inc. Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals
US20080278361A1 (en) * 2007-05-10 2008-11-13 Lee Yong-Hee Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
US20100329482A1 (en) * 2009-06-26 2010-12-30 Lee Yong-Hee Audio digital to analog converter and audio processing apparatus including the same
CN104935347A (zh) * 2014-03-20 2015-09-23 卡西欧计算机株式会社 D/a变换装置、d/a变换方法以及电子乐器
US9455737B1 (en) * 2015-09-25 2016-09-27 Qualcomm Incorporated Delta-sigma analog-to-digital converter (ADC) with time-interleaved (TI) or two-step successive approximation register (SAR) quantizer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421215A (ja) * 1990-05-16 1992-01-24 Sony Corp デジタル・アナログ変換器
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
US6373417B1 (en) 1999-02-23 2002-04-16 Cirrus Logic, Inc. Digital to analog converter using level and timing control signals to cancel noise
US6608575B2 (en) * 2001-01-31 2003-08-19 Qualcomm Incorporated Hybrid multi-stage circuit
DE10320674B4 (de) * 2003-05-08 2009-01-15 Litef Gmbh Pulsmodulator und Verfahren zur Pulsmodulation
US7570693B2 (en) * 2005-09-26 2009-08-04 Ess Technology, Inc. Low noise digital to pulse width modulated converter with audio applications
KR100727409B1 (ko) 2006-02-02 2007-06-13 삼성전자주식회사 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프
US7209064B1 (en) 2006-03-03 2007-04-24 Cirrus Logic, Inc. Signal processing system with spreading of a spectrum of harmonic frequencies of a pulse width modulator output signal
JP4934814B2 (ja) * 2007-02-20 2012-05-23 国立大学法人 名古屋工業大学 デッドタイム補償デジタルアンプ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630033A (en) * 1983-03-25 1986-12-16 Hewlett-Packard Company Method and apparatus for measuring phase
DE69120924D1 (de) * 1991-01-15 1996-08-22 Ibm Sigma-Delta Wandler
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US6111531A (en) * 1997-05-30 2000-08-29 Lucent Technologies Parallel architecture for a bandpass sigma-delta modulator
US6710729B1 (en) * 2002-10-10 2004-03-23 Faraday Technology Corp. Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer
US7327296B1 (en) * 2006-03-03 2008-02-05 Cirrus Logic, Inc. Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals
US20080278361A1 (en) * 2007-05-10 2008-11-13 Lee Yong-Hee Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
US20100329482A1 (en) * 2009-06-26 2010-12-30 Lee Yong-Hee Audio digital to analog converter and audio processing apparatus including the same
CN104935347A (zh) * 2014-03-20 2015-09-23 卡西欧计算机株式会社 D/a变换装置、d/a变换方法以及电子乐器
US9455737B1 (en) * 2015-09-25 2016-09-27 Qualcomm Incorporated Delta-sigma analog-to-digital converter (ADC) with time-interleaved (TI) or two-step successive approximation register (SAR) quantizer

Also Published As

Publication number Publication date
US20220224351A1 (en) 2022-07-14
US11764803B2 (en) 2023-09-19
JP2018117192A (ja) 2018-07-26
RU2730443C1 (ru) 2020-08-21
US11316529B2 (en) 2022-04-26
WO2018131725A4 (en) 2018-10-04
US20190372588A1 (en) 2019-12-05
JP6855802B2 (ja) 2021-04-07
EP3568919A1 (en) 2019-11-20
CN110235373B (zh) 2023-06-13
WO2018131725A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
EP3703254A1 (en) Audio amplifier system
US9362888B2 (en) Devices and methods for converting digital signals
JP4660778B2 (ja) Ｐｗｍ信号生成器、ｐｗｍ信号生成装置およびデジタルアンプ
JP2005510110A (ja) シグマデルタ変調
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
KR970068183A (ko) 디지탈데이타변환장치
CN110235373A (zh) D/a转换设备、方法、存储介质、电子乐器和信息处理装置
US9742381B2 (en) Pulse width modulator and non-transitory computer readable medium for storing program for pulse width modulator
US7764734B2 (en) Digital pulse width modulation with variable period and error distribution
US7417573B2 (en) Sigma-delta circuit and related method with time sharing architecture
JP2006313958A (ja) Ｐｗｍ信号生成器およびｐｗｍ信号発生装置およびデジタルアンプ
EP1442526A1 (en) Method and arrangement for sample-rate conversion
CN109756193B (zh) 使用扩谱调制进行pwm波调制的d类数字音频功放系统
JPH1022830A (ja) ディジタル変調器
JP6121240B2 (ja) シグマデルタ変調器
JP3428412B2 (ja) デルタシグマａ／ｄコンバータ
KR20070022262A (ko) 통합 잡음 형상화를 하는 디지털 ｐｗｍ 신호 생성기를갖는 방법 및 장치
Golański et al. Adaptive nonuniform sampling delta modulation–practical design studies
JP3358728B2 (ja) Δς変調器
JPH11317668A (ja) 振幅変換装置及びデータ加算装置
JP6217737B2 (ja) パルス幅変調器およびそのプログラム
JP2004120183A (ja) 零点シフトδς変調器
WO2020175581A1 (ja) デルタシグマ変調装置及び通信機器
JP2010130064A (ja) Δς変調型ｄａ変換器及びδς変調器
JP2003243989A (ja) ノイズシェーパ及びデジタル／デジタル変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant