CN110234785A - 非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管 - Google Patents

非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管 Download PDF

Info

Publication number
CN110234785A
CN110234785A CN201880009057.4A CN201880009057A CN110234785A CN 110234785 A CN110234785 A CN 110234785A CN 201880009057 A CN201880009057 A CN 201880009057A CN 110234785 A CN110234785 A CN 110234785A
Authority
CN
China
Prior art keywords
sintered body
tft
film
oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009057.4A
Other languages
English (en)
Other versions
CN110234785B (zh
Inventor
井上一吉
柴田雅敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN110234785A publication Critical patent/CN110234785A/zh
Application granted granted Critical
Publication of CN110234785B publication Critical patent/CN110234785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604—Pressing at temperatures other than sintering temperatures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562—Heating rate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/761—Unit-cell parameters, e.g. lattice constants
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structural Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

一种氧化物烧结体，含有In2O3晶体以及晶体A，所述晶体A在利用X射线即Cu‑Kα射线衍射测量观测到的、由下述(A)～(F)表达的入射角(2θ)的范围内具有衍射峰，31.0°～34.0°…(A)36.0°～39.0°…(B)50.0°～54.0°…(C)53.0°～57.0°…(D)9.0°～11.0°…(E)19.0°～21.0°…(F)。

Description

非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管
技术领域
本发明涉及非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管。
背景技术
薄膜晶体管所使用的无定形(非晶质)氧化物半导体与通用的无定形硅(a-Si)相比具有高载流子迁移率，光学带隙较大，能够在低温下成膜，因而期待将其用于要求大型、高成像清晰度、高速驱动的下一代显示器或耐热性低的树脂基板等。在形成上述氧化物半导体(膜)时，优选使用对溅射靶进行溅射的溅射法。这是因为，利用溅射法形成的薄膜与利用离子电镀法或真空蒸镀法、电子束蒸镀法形成的薄膜相比，膜面方向(膜面内)的成分组成或膜厚等的面内均匀性优良，能够形成与溅射靶成分组成相同的薄膜。
在专利文献1中，虽然例示有包含GaAlO3化合物的陶瓷体，但没有涉及氧化物半导体的记载。
在专利文献2中，涉及有薄膜晶体管的记载，该薄膜晶体管具有在氧化铟中包含正3价的金属氧化物的晶体性的氧化物半导体膜。
在专利文献3中，记载有以下内容：镓固溶于氧化铟，原子比Ga/(Ga+In)为0.001～0.12，添加有选自氧化钇、氧化钪、氧化铝以及氧化硼的1种或2种以上的氧化物。
在专利文献4中，涉及原子比Ga/(Ga+In)为0.10～0.15的氧化物烧结体的记载。
在专利文献5中，记载有含有氧化镓与氧化铝的氧化铟的氧化物烧结体。镓元素及铝元素相对于此时的全部金属元素的含量为0.01～0.08以及0.0001～0.03。
在专利文献6中，涉及以下的氧化物烧结体的记载：含有掺杂了Ga的氧化铟，相对于Ga与铟的合计以大于100原子ppm且700原子ppm以下含有示出正4价的原子价的金属，所述掺杂了Ga的氧化铟的原子比Ga/(Ga+In)为0.001～0.15，该氧化物烧结体的晶体结构实质上由氧化铟的方铁锰矿结构构成。
在专利文献7中，涉及以下的氧化物烧结体的记载：镓固溶在氧化铟中，原子比Ga/(Ga+In)为0.001～0.08，铟与镓的含有率相对于全部金属原子为80原子％以上，具有In2O3的方铁锰矿结构，并且添加选自氧化钇、氧化钪、氧化铝以及氧化硼的一种或两种以上的氧化物。
在专利文献8中，涉及以下的氧化物烧结体的记载：在由氧化铟、氧化镓、氧化铝构成的烧结体中，以原子数比来看所述镓的含量Ga/(In+Ga)为0.15以上0.49以下，以原子数比来看所述铝的含量Al/(In+Ga+Al)为0.0001以上且不足0.25，含有方铁锰矿型结构的In2O3相、作为In2O3相以外的生成相的β-Ga2O3型结构的GaInO3相、或β-Ga2O3型结构的GaInO3相与(Ga，In)2O3相。
现有技术文献
专利文献
专利文献1：日本特开2004-008924号公报
专利文献2：WO2010/032431号公报
专利文献3：WO2010/032422号公报
专利文献4：日本特开2011-146571号公报
专利文献5：日本特开2012-211065号公报
专利文献6：日本特开2013-067855号公报
专利文献7：日本特开2014-098211号公报
专利文献8：WO2016/084636号公报
发明内容
发明要解决的技术问题
另一方面，存在对更高性能的TFT的强烈要求，对高迁移率、在CVD等中的特性变化小的材料的要求较大。
本发明的目的在于提供一种非晶质氧化物半导体膜，该非晶质氧化物半导体膜能够制成具有较高迁移率的薄膜晶体管。
本发明的另一目的在于，提供能够形成上述非晶质氧化物半导体膜且能够进行稳定的溅射的溅射靶、以及作为该溅射靶材料的氧化物烧结体。
用于解决上述技术问题的方案
根据本发明，能够提供以下的氧化物烧结体。
[1].一种氧化物烧结体，其特征在于，含有In2O3晶体以及晶体A，所述晶体A在利用X射线即Cu-Kα射线衍射测量观测到的、由下述(A)～(F)表达的入射角(2θ)的范围内具有衍射峰，
31.0°～34.0°…(A)
36.0°～39.0°…(B)
50.0°～54.0°…(C)
53.0°～57.0°…(D)
9.0°～11.0°…(E)
19.0°～21.0°…(F)
[2].如[1]所述的氧化物烧结体，其特征在于，所述In2O3晶体的晶格常数为10.105×10-10m以上且10.114×10-10m以下。
[3].如[1]或[2]所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素、镓元素以及铝元素满足下述式(1)～(3)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(1)
0.05<Al/(In+Ga+Al)<0.20…(2)
0.40≦In/(In+Ga+Al)≦0.87…(3)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
[4].如[1]或[2]所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素、镓元素以及铝元素满足下述式(4)～(7)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(4)
0.05≦Al/(In+Ga+Al)≦0.30…(5)
0.40≦In/(In+Ga+Al)≦0.87…(6)
Ga/(In+Ga)<0.15…(7)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
[5].如[1]或[2]所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素、镓元素以及铝元素的原子比在In-Ga-Al三元相图中，处于被下述原子比包围的组成范围中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)。
[6].如[1]～[5]的任一项所述的氧化物烧结体，其特征在于，该氧化物烧结体的相对密度为95％以上，体电阻为10mΩcm以下。
根据本发明，能够提供以下的溅射靶。
[7].一种溅射靶，将[1]～[6]的任一项所述的氧化物烧结体粘结至背板而成。
根据本发明，能够提供以下的半导体膜的制造方法。
[8].一种非晶质氧化物半导体膜的制造方法，其特征在于，
使用如[7]所述的溅射靶使薄膜成膜，
在所述薄膜上形成保护膜，
在形成所述保护膜后进行加热处理。
[9].如[8]所述的非晶质氧化物半导体膜的制造方法，其特征在于，在大气下以250℃～400℃的条件进行所述加热处理。
[10].一种非晶质氧化物半导体膜，是包含氧化铟、氧化镓以及氧化铝作为主成分的非晶质氧化物半导体膜，其特征在于，满足下述式(8)～(10)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(8)
0.05<Al/(In+Ga+Al)<0.20…(9)
0.40≦In/(In+Ga+Al)≦0.87…(10)
(式中，In、Al、Ga分别表示非晶质氧化物半导体膜中的铟元素、铝元素以及镓元素的原子数)。
[11].一种非晶质氧化物半导体膜，是包含氧化铟、氧化镓以及氧化铝作为主成分的非晶质氧化物半导体膜，其特征在于，
所述铟元素(In)、镓元素(Ga)以及铝元素(Al)的原子比在In-Ga-Al三元相图中，处于被下述原子比包围的组成范围中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)
根据本发明，能够提供以下的薄膜晶体管。
[12].一种薄膜晶体管，其特征在于，含有如[10]或[11]所述的非晶质氧化物半导体膜。
[13].如[12]所述的薄膜晶体管，其特征在于，该薄膜晶体管的饱和迁移率为5cm2/V·s以上。
[14].如[12]或[13]所述的薄膜晶体管，其特征在于，该薄膜晶体管的开关比(on/off比)为1×106以上。
[15].如[12]～[14]的任一项所述的薄膜晶体管，其特征在于，该薄膜晶体管的断开电流为1×10-11A以下。
根据本发明，能够提供以下的电子设备。
[16].一种电子设备，具有[12]～[15]的任一项所述的薄膜晶体管。
发明效果
根据本发明，能够得到可进行稳定的溅射的靶，由该靶得到的薄膜能够提供TFT的迁移率较高的优异的非晶质氧化物半导体膜。
附图说明
图1是以In-Ga-Al三元相图示出本发明的一实施方式的氧化物烧结体的组成范围的优选例的图。
图2A是示出本发明的一实施方式的靶的形状的立体图。
图2B是示出本发明的一实施方式的靶的形状的立体图。
图2C是示出本发明的一实施方式的靶的形状的立体图。
图2D是示出本发明的一实施方式的靶的形状的立体图。
图3是示出本发明的一实施方式的薄膜晶体管的纵剖视图。
图4是示出本发明的一实施方式的薄膜晶体管的纵剖视图。
图5是示出本发明的一实施方式的量子隧道场效应晶体管的纵剖视图。
图6是示出量子隧道场效应晶体管的另一实施方式的纵剖视图。
图7是在图6中的p型半导体层与n型半导体层之间形成氧化硅层的部分的TEM(透射型电子显微镜)照片。
图8A是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图8B是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图8C是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图8D是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图8E是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图9A是示出使用了本发明的一实施方式的薄膜晶体管的显示装置的俯视图。
图9B是示出能够应用于VA型液晶显示装置的像素部的电路的图。
图9C是示出使用有机EL元件的显示装置的像素部的电路的图。
图10是示出使用本发明的一实施方式的薄膜晶体管的固体摄像元件的像素部的电路的图。
图11是实施例1中得到的氧化物烧结体的XRD图谱。
图12是实施例2中得到的氧化物烧结体的XRD图谱。
图13是实施例3中得到的氧化物烧结体的XRD图谱。
图14A是从图11的XRD图谱中除去In2O3的峰后的峰(1)的放大图。
图14B是从图11的XRD图谱中除去In2O3的峰后的峰(2)的放大图。
图14C是从图11的XRD图谱中除去In2O3的峰后的峰(3)的放大图。
图14D是从图11的XRD图谱中除去In2O3的峰后的峰(4)的放大图。
图14E是从图11的XRD图谱中除去In2O3的峰后的峰(5)的放大图。
图14F是从图11的XRD图谱中除去In2O3的峰后的峰(6)的放大图。
图15A是从图12的XRD图谱中除去In2O3的峰后的峰(1)的放大图。
图15B是从图12的XRD图谱中除去In2O3的峰后的峰(2)的放大图。
图15C是从图12的XRD图谱中除去In2O3的峰后的峰(3)的放大图。
图15D是从图12的XRD图谱中除去In2O3的峰后的峰(4)的放大图。
图15E是从图12的XRD图谱中除去In2O3的峰后的峰(5)的放大图。
图15F是从图12的XRD图谱中除去In2O3的峰后的峰(6)的放大图。
图16A是从图13的XRD图谱中除去In2O3的峰后的峰(1)的放大图。
图16B是从图13的XRD图谱中除去In2O3的峰后的峰(2)的放大图。
图16C是从图13的XRD图谱中除去In2O3的峰后的峰(3)的放大图。
图16D是从图13的XRD图谱中除去In2O3的峰后的峰(4)的放大图。
图16E是从图13的XRD图谱中除去In2O3的峰后的峰(5)的放大图。
图16F是从图13的XRD图谱中除去In2O3的峰后的峰(6)的放大图。
图17A是示出在玻璃基板上形成了氧化物半导体薄膜的状态的纵剖视图。
图17B是示出在图17A的氧化物半导体薄膜上形成了SiO2膜的状态的图。
具体实施方式
[氧化物烧结体]
本发明的一实施方式的氧化物烧结体含有In2O3晶体以及晶体A，晶体A在利用X射线即Cu-Kα射线衍射测量观测到的、由下述(A)～(F)表达的入射角(2θ)的范围内具有衍射峰，
31.0°～34.0°…(A)
36.0°～39.0°…(B)
50.0°～54.0°…(C)
53.0°～57.0°…(D)
9.0°～11.0°…(E)
19.0°～21.0°…(F)。
本发明的一实施方式的氧化物烧结体通过含有In2O3晶体，能够得到导电性优异、机械强度也较高，即便以大功率进行成膜也不会破裂或异常放电的溅射靶。
能够通过X射线衍射(XRD)测量确认到在氧化物烧结体中含有In2O3晶体以及以下晶体：该晶体XRD图谱的2θ在31.0～34°、36～39°、50～54°、53～57°、9.0～11.0°、19.0°～21.0°具有峰。
在XRD图谱的2θ为31～34°、36～39°、50～54°、53～57°、9～11°、19～21°具有峰的晶体在通过JADE6进行分析时与已知的化合物不匹配，因而判定是未知的晶相。本发明的一实施方式的氧化物烧结体是包含这些未知的化合物的氧化物烧结体。
氧化物烧结体所含的In2O3晶体的晶格常数优选为10.105×10-10m以上且10.114×10-10m以下。
在In2O3晶体的晶格常数为10.105×10-10m以上的情况下，氧化铟晶体内部的应变变小而能够防止在烧结中发生破裂，或者在通过磨削研磨等调整为靶的形状时产生破裂，或者在与背板粘结时因热应变而破裂。另一方面，通过使In2O3晶体的晶格常数为10.114×10-10m以下，能够防止氧化铟晶体内部的变形变大而破裂的情况，或者防止在制成薄膜晶体管的情况下迁移率降低。
In2O3晶体的晶格常数更优选为10.108×10-10m以上且10.114×10-10m以下，进一步优选为10.110×10-10m以上且10.114×10-10m以下。
In2O3晶体本身的晶格常数为10.114×10-10m。通过使氧化物烧结体含有GaAlO3晶体，能够使氧化物烧结体中所含的In2O3晶体的晶格常数比In2O3晶体自身的晶格常数小。通过使氧化物烧结体中所含的In2O3晶体的晶格常数比In2O3晶体自身的晶格常数小，铟离子彼此的原子间距离变短，S轨道的重叠变大，在将从该氧化物烧结体得到的半导体膜用于薄膜晶体管的情况下，能够使迁移率变大。
此外，通过使氧化物烧结体析出晶体A，具有防止In2O3晶体的晶格常数变得不足10.105×10-10m的效果。在添加的氧化镓、氧化铝固溶于氧化铟而晶体A不析出的情况下，In2O3晶体的晶格常数变得不足10.105×10-10m，存在靶破裂的情况。
能够根据在X射线衍射测量(XRD)中得到的XRD图谱，利用晶体结构分析软件进行全谱拟合(WPF)解析，从而计算出氧化物烧结体所含的In2O3晶体的晶格常数。
本发明的一实施方式的氧化物烧结体优选由含有铟元素(In)、镓元素(Ga)与铝元素(Al)的氧化物构成，铟元素、镓元素以及铝元素满足下述式(1)～(3)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(1)
0.05<Al/(In+Ga+Al)<0.20…(2)
0.40≦In/(In+Ga+Al)≦0.87…(3)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
通过满足式(1)的下限，能够防止使用该烧结体成膜而得的氧化物膜中的氧化铟过度晶体化，并防止因载流子过度降低导致可能不成为半导体而成为绝缘体的情况，从而不能够作为TFT工作，或防止迁移率降低，或者越是要求光透过性，越无法提高光透过性。通过满足式(1)的上限，能够防止氧化物膜成为绝缘体。
通过满足式(2)的下限，能够提高使用该烧结体成膜而得的氧化物膜的光线透过率，并且TFT具有稳定性，特别是在通过化学气相沉积(CVD)处理使层间绝缘膜等的SiO2或SiNx等薄膜成膜的情况下，防止导通化。通过满足式(2)的上限，能够防止氧化物膜绝缘体化。
通过满足式(3)的下限，能够防止该烧结体绝缘体化。此外，存在由于这些烧结体得到的氧化物膜的载流子过度降低导致可能不会成为半导体而成为绝缘体的情况，无法作为TFT工作，或者即使作为半导体工作，迁移率也会变小而无法用于实际使用。通过满足式(3)的上限，防止氧化物膜中的载流子增加而成为导电膜。
上述原子比能够通过感应等离子体发光分析装置(ICP-AES)进行测量。
本发明的一实施方式的氧化物烧结体优选满足下述式(1X)所述的原子比，
0.08≦Ga/(In+Ga)<0.15…(1X)
本发明的一实施方式的氧化物烧结体更优选满足下述式(1A)～(3A)所述的原子比，
0.10≦Ga/(In+Ga+Al)≦0.15…(1A)
0.05<Al/(In+Ga+Al)<0.20…(2A)
0.60≦In/(In+Ga+Al)≦0.85…(3A)，
进一步优选满足下述原子比，
0.10≦Ga/(In+Ga+Al)≦0.15…(1B)
0.07≦Al/(In+Ga+Al)<0.20…(2B)
0.60≦In/(In+Ga+Al)≦0.83…(3B)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
本发明的一实施方式的氧化物烧结体，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，所述铟元素(In)、镓元素(Ga)以及铝元素(Al)优选满足下述式(4)～(7)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(4)
0.05≦Al/(In+Ga+Al)≦0.30…(5)
0.40≦In/(In+Ga+Al)≦0.87…(6)
Ga/(In+Ga)<0.15…(7)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
满足下述式(4)～(7)的情况下，更优选为满足下述式(4A)～(6A)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(4A)
0.05≦Al/(In+Ga+Al)≦0.25…(5A)
0.45≦In/(In+Ga+Al)≦0.80…(6A)
进一步优选为满足下述原子比，
0.10≦Ga/(In+Ga+Al)≦0.25…(4B)
0.07≦Al/(In+Ga+Al)≦0.25…(5B)
0.50≦In/(In+Ga+Al)≦0.78…(6B)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
本发明的一实施方式的氧化物烧结体，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，铟元素(In)、镓元素(Ga)以及铝元素(Al)的原子比在图1所示的In-Ga-Al三元相图中，优选处于被下述原子比包围的范围R中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)
在此所说的范围R，是指在图1中，将组成比R1、R2、R3、R4、R5视为多边形的顶点而以直线相连得到的范围。
本发明的一实施方式的氧化物烧结体也可以含有不可避免的杂质。不可避免的杂质是并非有意添加的元素，是指在原料或制造工序中混入的元素。在以下的说明中也同样如此。作为不可避免的杂质的例子，可列举碱金属以及碱土金属(Li、Na、K、Rb、Mg、Ca、Sr、Ba等)，含量为10ppm以下，优选为1ppm以下，更优选为100ppb以下。杂质浓度能够通过ICP或SIMS进行测量。此外，除了碱金属或碱土金属之外，也可能含有氢、氮以及卤素原子。在该情况下，在SIMS的测量下为5ppm以下，优选为1ppm以下，进一步优选为100ppb以下。
本发明的一实施方式的氧化物烧结体的相对密度优选为95％以上，更优选为96％以上，进一步优选为97％以上，特别优选为98％以上。
通过使氧化物烧结体的相对密度为95％以上，得到的靶的强度变大，能够防止以大功率成膜时靶发生破裂或者引起异常放电。此外，能够防止得到的氧化物膜的膜密度不提高而TFT特性恶化，或者成为没有稳定性的TFT。
相对密度能够通过实施例中记载的方法测量。
优选为，本发明的一实施方式的氧化物烧结体的体电阻为10mΩcm以下。
通过使氧化物烧结体的体电阻为10mΩcm以下，得到的靶的电阻变低，产生稳定的等离子体。此外，难以引起被称为火球放电的电弧放电，从而能够防止使靶表面熔融或产生破裂。
体电阻能够通过实施例中记载的方法进行测量。
能够使本发明的一实施方式的氧化物烧结体所含的金属元素的含量与由该氧化物烧结体得到的本发明的一实施方式的非晶质氧化物半导体膜的金属元素的含量相同。
[氧化物烧结体的制造方法]
本发明的一实施方式的氧化物烧结体能够通过将原料粉末混合、成形、烧结来制造。
作为原料，可列举铟化合物、镓化合物、铝化合物，作为这些化合物优选是氧化物。即，优选使用氧化铟(In2O3)、氧化镓(Ga2O3)以及氧化铝(Al2O3)。
氧化铟粉没有特别限定，能够使用工业上市售的氧化铟粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等的铟盐。
氧化镓粉没有特别限定，能够使用工业上市售的氧化镓粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等的镓盐。
氧化铝粉没有特别限定，能够使用工业上市售的氧化铝粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等的铝盐。
优选为，使用的原料粉末以满足下述式(1)～(3)所述的原子比的方式进行混合，
0.08≦Ga/(In+Ga+Al)≦0.30…(1)
0.05<Al/(In+Ga+Al)<0.20…(2)
0.40≦In/(In+Ga+Al)≦0.87…(3)。
(式中，In、Al、Ga分别表示使用的原料粉末的铟元素、铝元素以及镓元素的原子数)。
更优选为，使用的原料粉末以满足下述式(4)～(7)所述的原子比的方式进行混合，
0.15≦Ga/(In+Ga+Al)≦0.30…(4)
0.05≦Al/(In+Ga+Al)≦0.30…(5)
0.40≦In/(In+Ga+Al)≦0.87…(6)
Ga/(In+Ga)<0.15…(7)
(式中，In、Al、Ga分别表示使用的原料粉末的铟元素、铝元素以及镓元素的原子数)。
或者，优选是，使用的粉末原料中铟元素、镓元素以及铝元素的原子比在图1所示的In-Ga-Al三元相图中，处于被下述原子比包围的范围R，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)
混合工序没有特别限制，能够将原料粉末一次性或分成2次以上进行混合粉碎。混合粉碎机构例如能够使用球磨机、珠磨机、喷射磨机或超声波装置等公知的装置。
将在上述混合工序中制备的原料利用公知的方法进行成形、烧结，由此制成氧化物烧结体。
在成形工序中，例如将在混合工序中得到的混合粉进行加压成形而制成成形体。通过该工序，成形为产品的形状(例如适合作为溅射靶的形状)。
作为成形处理，例如可列举出模具成形、浇铸成形、注塑成形等，但为了得到烧结密度高的氧化物烧结体，优选用冷等静压(CIP)等成形。
在成形处理时，也可以使用聚乙烯醇、甲基纤维素、聚蜡、油酸等成形助剂。
在烧结工序中，对在成形工序中得到的成形体进行烧制。
作为烧结条件，在大气压下的氧气气氛或者氧气加压下，通常在1200～1550℃下进行30分钟～360小时的烧结，优选为8～180小时，更优选为12～96小时。若烧结温度不足1200℃，则靶的密度可能难以提高，或烧结过于耗时。另一方面，若烧结温度超过1550℃，则有可能组成发生偏差或给炉子带来损伤。
若燃烧时间不足30分钟，则靶的密度难以提高，若时间长于360小时，则过于耗费制造时间，从而成本变高，因此从实用性方面考虑无法采用。若在所述范围内，则能够提高相对密度，而降低体电阻。
[溅射靶]
能够使用本发明的一实施方式的氧化物烧结体制成溅射靶。具体而言，通过对氧化物烧结体进行切削研磨加工并与背板粘结，能够制成溅射靶。
与背板的接合率优选为95％以上。接合率能够通过X射线CT进行确认。
本发明的一实施方式的溅射靶(以下称为本发明的靶)包含上述本发明的一实施方式的氧化物烧结体(以下也一并称为本发明的氧化物烧结体)与背板。优选为，本发明的一实施方式的溅射靶包含上述本发明的氧化物烧结体与根据需要设置在氧化物烧结体上的、背板等用于冷却以及保持的部件。
由于构成本发明的靶的氧化物烧结体(靶材)是对上述本发明的氧化物烧结体实施了磨削加工而得的，因此从物质上而言，靶材与本发明的氧化物烧结体相同。因此，对于本发明的氧化物烧结体的说明也直接适用于靶材。
对于溅射靶的形状没有特别限定，可以是图2A的附图标记1所示的板状，也可以是图2B的附图标记1A所示的圆筒状。在溅射靶的形状为板状的情况下，其平面形状可以是图2A的附图标记1所示的矩形，也可以如图2C的附图标记1B所示为圆形。氧化物烧结体能够一体成形，也可以如图2D所示地，将分割成多个的氧化物烧结体(附图标记1C)分别固定在背板3上的多分割式。
背板3是用于保持或冷却氧化物烧结体的部件。材料优选为铜等热传导性优异的材料。
例如通过以下工序制造溅射靶。
对氧化物烧结体的表面进行磨削的工序(磨削工序)。
将氧化物烧结体与背板粘结的工序(粘结工序)。
以下，对各工序具体地进行说明。
<磨削工序>
磨削工序是将烧结体切削加工成适合安装到溅射装置上的形状的工序。
烧结体表面存在高氧化状态的烧结部，或者表面凸凹的情况较多，且需要切割加工为规定的尺寸。
烧结体的表面优选磨削0.3mm以上。磨削的深度优选为磨削0.5mm以上，特别优选为磨削2mm以上。通过磨削0.3mm以上，能够除去表面附近的晶体结构的变动部分。
优选将氧化物烧结体例如用平面磨床进行磨削，制成平均表面粗糙度Ra为5μm以下的原材料。进而，也可以对溅射靶的溅射面实施镜面加工，使平均表面粗糙度Ra为1000×10-10m以下。镜面加工(研磨)能够使用机械研磨、化学研磨、以及机械化学研磨(并用机械研磨与化学研磨)等公知的研磨技术。例如，能够利用固定磨粒抛光器(抛光液为水)抛光至#2000号以上，也可以利用游离磨粒磨盘(研磨材料为SiC磨膏等)研磨后，将研磨材料替换为金刚石磨膏从而进行研磨。研磨方法不限于这些方法。研磨材料可列举#200号或#400号、以及#800号的材料。
优选通过吹气或流水清洗等对磨削工序后的氧化物烧结体进行清洁。在通过吹气除去异物时，若从喷嘴的朝向侧利用集尘机进行吸气则能够更有效地除去异物。另外，由于在吹气或流水清洗中，清洁力存在极限，因此还能够进一步进行超声波清洗等。在频率为25kHz～300kHz之间多重振荡来进行超声波清洗的方法是有效的。例如，适宜在频率25kHz以上、300kHz之间，每隔25kHz使12种频率进行多重振荡，进行超声波清洗。
<粘结工序>
粘结工序是通过金属铟等低熔点金属将磨削后的烧结体粘结到背板上的工序。
以上是溅射靶的说明。
[非晶质氧化物半导体膜]
本发明的一实施方式的非晶质氧化物半导体膜包含氧化铟、氧化镓以及氧化铝作为主成分。
非晶质氧化物半导体膜由于是非晶质，因此通常在带隙内造成很多能级。因此，有可能发生以下情形：引起带端的吸收，特别是通过吸收短波长的光而产生载流子或者造成空穴，由于这些作用，在使用了非晶质氧化物半导体膜的薄膜晶体管(TFT)中，阈值电压(Vth)发生变动，TFT特性显著劣化，或者可能无法作为晶体管工作。
在本发明的一实施方式的非晶质氧化物半导体膜中，通过同时含有氧化铟、氧化镓以及氧化铝，吸收端向短波长一侧移动，在可见光区域不具有光吸收，从而能够增加光稳定性。此外，通过含有离子半径小于铟的镓离子以及铝离子，正离子间的距离变小，能够提高TFT的迁移率。此外，通过同时含有氧化铟、氧化镓以及氧化铝，能够制成迁移率高、透明性高、光稳定性优异的非晶质氧化物半导体膜。
在本发明中，“含有氧化铟、氧化镓和氧化铝作为主成分”是指构成氧化物膜的氧化物的50质量％以上为氧化铟、氧化镓以及氧化铝，优选为70质量％以上，更优选为80质量％以上，进一步优选为90质量％以上。
氧化铟、氧化镓以及氧化铝不足氧化物的50质量％时，存在构成薄膜晶体管时饱和迁移率降低的情况。
在本发明中，“非晶质”是指在对氧化物膜进行X射线衍射测量的情况下不能确认到明确的峰，而能够通过可得到宽幅的图案来确认。
由于是非晶质，所以膜的表面的均匀性良好，能够减少TFT特性的面内的偏差。
本发明的一实施方式的非晶质氧化物半导体膜满足下述原子比。
0.08≦Ga/(In+Ga+Al)≦0.30…(8)
0.05<Al/(In+Ga+Al)<0.20…(9)
0.40≦In/(In+Ga+Al)≦0.87…(10)
(式中，In、Al、Ga分别表示非晶质氧化物半导体膜中的铟元素、铝元素以及镓元素的原子数)。
非晶质氧化物半导体膜中的镓元素的含量为0.08≤Ga/(In+Ga+Al)≤0.30。Ga/(In+Ga+Al)不足0.08时，存在氧化物膜中的氧化铟晶体化的情况，还存在载流子过度降低导致不成为半导体而成为绝缘体的情况，可能会变得无法作为TFT而工作，或迁移率降低，或越是要求透光性，越无法提高透光性。另一方面，在Ga/(In+Ga+Al)超过0.30时，氧化物膜可能不会成为半导体而成为绝缘体，可能无法作为TFT而工作。
镓元素的含量优选满足下述原子比，
0.08≦Ga/(In+Ga+Al)≦0.25…(8X)。
进一步优选为满足下述原子比，
0.10≦Ga/(In+Ga+Al)≦0.25…(8Y)。
非晶质氧化物半导体膜中的铝元素的含量为0.05<Al/(In+Ga+Al)<0.20。在Al/(In+Ga+Al)为0.05以下时，无法期待光线透过率的提高，或者未成为非晶质膜，或者TFT的稳定性出现问题，特别是在通过化学气相沉积(CVD)处理使层间绝缘膜等的SiO2或SiNx等薄膜成膜的情况下，非晶质氧化物半导体膜被还原而导通化，从而可能无法作为TFT起作用。另一方面，在Al/(In+Ga+Al)为0.20以上时，存在氧化物膜不成为半导体而成为绝缘体的情况，可能无法作为TFT工作。
铝元素的含量优选满足下述原子比。
0.06≦Al/(In+Ga+Al)<0.20…(9X)
本发明的一实施方式的非晶质氧化物半导体膜优选满足下述式(7X)所述的原子比，
0.08≦Ga/(In+Ga)<0.15…(7X)
本发明的一实施方式的非晶质氧化物半导体膜优选满足下述式(8A)～(10A)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.15…(8A)
0.05<Al/(In+Ga+Al)<0.20…(9A)
0.60≦In/(In+Ga+Al)≦0.85…(10A)
本发明的一实施方式的非晶质氧化物半导体膜进一步优选满足下述原子比，
0.08≦Ga/(In+Ga+Al)≦0.15…(8B)
0.06≦Al/(In+Ga+Al)≦0.19…(9B)
0.60≦In/(In+Ga+Al)≦0.83…(10B)
(式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数)。
本发明的另一实施方式的非晶质氧化物半导体膜，是包含氧化铟、氧化镓以及氧化铝作为主成分的非晶质氧化物半导体膜，铟元素(In)、镓元素(Ga)以及铝元素(Al)的原子比在图1所示的In-Ga-Al三元相图中，处于被下述原子比包围的范围R中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)
在此所说的范围R，是指在图1中，将组成比R1、R2、R3、R4、R5视为多边形的顶点而以直线相连得到的范围。
能够通过利用感应等离子体发光分析装置(ICP-AES)或XRF(X-RayFluorescence)测量，通过测量各元素的存在量来求出上述原子比。ICP测量能够使用感应等离子体发光分析装置。XRF测量能够使用薄膜荧光X射线分析装置(AZX400，理学公司制)。
此外，即便使用扇型动态二次离子质量分析计SIMS分析，也可以以与感应等离子体发光分析同等的精度对氧化物半导体薄膜中的各金属元素的含量(原子比)进行分析。在利用感应等离子体发光分析装置或薄膜荧光X射线分析装置测量的金属元素的原子比已知的标准氧化物薄膜的上表面，将与TFT元件同样的材料以沟道长度形成源极·漏电极的材料作为标准材料，通过扇型动态二次离子质量分析仪SIMS(IMS7f-Auto，AMETEK公司制)进行氧化物半导体层的分析而得到各元素的质谱强度，用于制作已知的元素浓度与质谱强度的标准曲线。接着，若根据通过扇型动态二次离子质量分析仪SIMS分析得到的图谱强度，使用前述的标准曲线，计算出实际TFT元件的氧化物半导体膜部分的原子比，则能够确认到计算出的原子比是在另外由薄膜荧光X射线分析装置或感应等离子体发光分析装置测量的氧化物半导体膜的原子比的2原子％以内。
本发明的一实施方式的非晶质氧化物半导体膜所含的金属元素，只要是铟、镓以及铝即可，也可以是本质上由铟、镓以及铝构成。在该情况下，也可以含有不可避免的杂质。也可以是，本发明的一实施方式的非晶质氧化物半导体膜中所含的金属元素的80原子％以上、90原子％以上、95原子％以上、96原子％以上、97原子％以上、98原子％以上、或99原子％以上由铟、镓以及铝构成。此外，本发明的一实施方式的非晶质氧化物半导体膜中所含的金属元素也可以仅由铟、镓以及铝构成。
[非晶质氧化物半导体膜的成膜方法]
本发明的一实施方式的非晶质氧化物半导体膜能够通过溅射法将由本发明的一实施方式以及另一实施方式的氧化物烧结体得到的溅射靶进行成膜得到(参照图17A)。
非晶质氧化物半导体膜的成膜除了溅射法以外，还能够通过例如蒸镀法、离子镀法、脉冲激光蒸镀法等实施。
本发明的一实施方式的非晶质氧化物半导体膜的原子组成通常与成膜中使用的溅射靶(氧化物烧结体)的原子组成相同。
下面，对以下情况进行说明：将由本发明的一实施方式以及另一实施方式的氧化物烧结体得到的溅射靶进行溅射，并在基板上对非晶质氧化物半导体膜进行成膜。
作为溅射，能够应用DC溅射法、RF溅射法、AC溅射法、脉冲DC溅射法等，无论是哪种方法都能够进行没有异常放电的溅射。
作为溅射气体，能够使用氩气与氧化性气体的混合气体，作为氧化性气体，可列举O2、CO2、O3、H2O等。
即便在对通过溅射成膜后的基板上的薄膜进行退火处理的情况下，只要是在下述条件下，就能够维持薄膜的非晶质状态，并能够得到良好的半导体特性。
退火处理温度例如为500℃以下，优选为100℃以上500℃以下，进一步优选为150℃以上400℃以下，特别优选为250℃以上400℃以下。退火时间通常为0.01～5.0小时，优选为0.1～3.0小时，更优选为0.5～2.0小时。
退火处理时的加热气氛没有特别限定，但从载流子控制性的观点出发，优选大气气氛或氧气流通气氛，更优选大气气氛。在退火处理中，在存在氧气或不存在氧气的情况下，能够使用灯退火装置、激光退火装置、热等离子体装置、热风加热装置、接触加热装置等。
上述退火处理(加热处理)优选在以覆盖基板上的薄膜的方式形成保护膜后实施(参照图17B)。
作为上述保护膜，例如能够使用SiO2、SiON、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTiO3、BaTa2O6、SrTiO3等膜。上述膜中，优选为SiO2、SiON、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选为SiO2、Al2O3。这些氧化物的氧原子数也可以未必与化学计量比相一致(例如，可以是SiO2也可以是SiOx)。这些保护膜能够作为保护绝缘膜发挥功能。
保护膜能够使用等离子体CVD法或溅射法形成，优选在含有氧的稀有气体气氛下通过溅射法成膜。
保护膜的膜厚适当设定即可，例如为50～500nm。
[薄膜晶体管]
本发明的一实施方式的非晶质氧化物半导体膜能够用于薄膜晶体管，并且适合作为薄膜晶体管的沟道层。
本发明的一实施方式的薄膜晶体管只要具有本发明的一实施方式的非晶质氧化物半导体膜作为沟道层即可，其他元件构成没有特别限定，能够采用公知的元件。本发明的薄膜晶体管能够适合用于液晶显示器或有机EL显示器等显示装置。
本发明的一实施方式的薄膜晶体管中的沟道层的膜厚通常为10～300nm，优选为20～250nm。
本发明的一实施方式的薄膜晶体管中的沟道层通常在N型区域中使用，但是也能够与P型Si系半导体、P型氧化物半导体、P型有机半导体等的各种P型半导体组合，用作PN接合型晶体管等各种半导体器件。
本发明的一实施方式的薄膜晶体管也可以适用于场效应晶体管、逻辑电路、存储电路、差动放大电路等各种集成电路。此外，除了场效应晶体管以外，还能够适用于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管、电阻元件。
在本发明的一实施方式的薄膜晶体管的构成中，能够没有限制地采用底栅、底接触、顶接触等公知的构成。
特别地，底栅构成由于与无定形硅或ZnO的薄膜晶体管相比能够得到较高的性能，因此是有利的。底栅构成容易削减制造时的掩模张数，从而容易降低大型显示器等用途的制造成本，因此优选。
本发明的一实施方式的薄膜晶体管能够优选地用于显示装置。
作为用于大面积的显示器的薄膜晶体管，特别优选沟道蚀刻型的底栅构成的薄膜晶体管。沟道蚀刻型的底栅构成的薄膜晶体管能够以光刻工序时的光掩模的数量较少、低成本的方式制造显示器用面板。其中，沟道蚀刻型的底栅构成以及顶部接触构成的薄膜晶体管由于迁移率等特性良好且容易工业化，因此特别优选。
具体的薄膜晶体管的例子示出在图3以及图4。
如图3所示，薄膜晶体管100具备硅晶圆20、栅极绝缘膜30、氧化物半导体薄膜40、源电极50、漏电极60以及层间绝缘膜70、70A。
硅晶圆20是栅电极。栅极绝缘膜30是阻断栅极电极与氧化物半导体薄膜40的导通的绝缘膜，设置在硅晶圆20上。
氧化物半导体薄膜40是沟道层，设置在栅极绝缘膜30上。氧化物半导体薄膜40使用本发明的一实施方式的氧化物半导体薄膜。
源电极50以及漏电极60是用于使源极电流以及漏极电流流入氧化物半导体薄膜40的导电端子，分别设置为与氧化物半导体薄膜40的两端附近接触。
层间绝缘膜70是阻断源电极50以及漏电极60与氧化物半导体薄膜40之间的接触部分以外的导通的绝缘膜。
层间绝缘膜70A是阻断源电极50以及漏电极60与氧化物半导体薄膜40之间的接触部分以外的导通的绝缘膜。层间绝缘膜70A也是阻断源电极50与漏电极60之间的导通的绝缘膜。层间绝缘膜70A也是沟道层保护层。
如图4所示，虽然薄膜晶体管100A的结构与薄膜晶体管100相同，但是在将源电极50以及漏电极60设置为与栅极绝缘膜30和氧化物半导体薄膜40两者接触的这一点上不同。在以覆盖栅极绝缘膜30、氧化物半导体薄膜40、源电极50以及漏电极60的方式一体地设置层间绝缘膜70B这一点上也不同。
形成漏电极60、源电极50以及栅极电极的材料没有特别限制，能够任意选择通常使用的材料。在图3以及图4中列举的例子中，将硅晶圆作为基板使用，虽然硅晶圆也作为电极发挥作用，但电极材料不限于硅。
例如，能够使用氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO以及SnO2等透明电极或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti以及Ta等的金属电极，或者含有这些金属的合金的金属电极或层叠电极。
此外，在图3以及图4中，也可以在玻璃等基板上形成栅极电极。
形成层间绝缘膜70、70A、70B的材料也没有特别限制，能够任意选择通常使用的材料。作为形成层间绝缘膜70、70A、70B的材料，具体而言，例如能够使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、以及AlN等化合物。
在本发明的一实施方式的薄膜晶体管为背沟道蚀刻型(底栅型)的情况下，优选在漏电极、源电极以及沟道层上设置保护膜。通过设置保护膜，即使在TFT长时间驱动的情况下，耐久性也容易提高。另外，在顶栅型的TFT的情况下，例如是在沟道层上形成栅极绝缘膜的结构。
保护膜或绝缘膜例如能够通过CVD形成，但此时可能会进行高温度下的工艺。此外，保护膜或绝缘膜在刚成膜后时常含有杂质气体，优选进行加热处理(退火处理)。通过用加热处理除去杂质气体，能够形成稳定的保护膜或绝缘膜，容易形成耐久性高的TFT元件。
通过使用本发明的一实施方式的氧化物半导体薄膜，变得不易受到CVD工艺中的温度的影响以及后续的加热处理的影响，因此即使在形成保护膜或绝缘膜的情况下也可以提高TFT特性的稳定性。
在薄膜晶体管特性中，on/off特性是决定显示器的显示性能的因素。作为液晶的开关而使用的情况下，on/off比优选为6数位以上。在OLED的情况下，on电流对于电流驱动而言是重要的，但on/off比同样地优选为6数位以上。
本发明一实施方式的薄膜晶体管的on/off比优选为1×106以上。
开关比(on-off比)是通过将Vg＝-10V的Id的值设为断开(off)电流值，将Vg＝20V的Id的值设为导通(on)电流值，确定比[导通(on)电流值/断开(off)电流值]从而求出的。
此外，本发明的一实施方式的TFT的迁移率优选为5cm2/V·s以上，更优选为10cm2/V·s以上。
根据施加20V的漏极电压的情况下的传递特性求出饱和迁移率。具体而言，能够如下所述地计算饱和迁移率：通过制作传递特性Id-Vg的图表、计算各Vg的跨导(Gm)，根据饱和区域的公式求出饱和迁移率。Id是源·漏电极间的电流，Vg是在源·漏电极间施加电压Vd时的栅极电压。
阈值电压(Vth)优选为-3.0V以上、3.0V以下，更优选为-2.0V以上、2.0V以下，进一步优选为-1.0V以上、1.0V以下。若阈值电压(Vth)为-3.0V以上，能够做出高迁移率的薄膜晶体管。若阈值电压(Vth)为3.0V以下，则能够做出断开电流较小、开关比(on-off比)较大的薄膜晶体管。
阈值电压(Vth)能够根据传递特性的图表用Id＝10-9A下的Vg定义。
on-off比优选为106以上、1012以下，更优选为107以上、1011以下，进一步优选为108以上、1010以下。若on-off比为106以上，则能够驱动液晶显示器。若on-off比为1012以下，则能够驱动对比度较大的有机EL。此外，能够使断开电流为10-11A以下，在用于CMOS图像传感器的传输晶体管或复位晶体管的情况下，能够延长图像的保持时间或提高灵敏度。
<量子隧道场效应晶体管>
本发明的一实施方式的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。
图5示出本发明的一实施方式的量子隧道场效应晶体管(FET)的示意图(纵剖视图)。
量子隧道场效应晶体管501具备p型半导体层503、n型半导体层507、栅极绝缘膜509、栅极电极511、源电极513以及漏电极515。
依次将p型半导体层503、n型半导体层507、栅极绝缘膜509以及栅极电极511进行层叠。
源电极513设置在p型半导体层503上。漏电极515设置在n型半导体层507上。
p型半导体层503是p型的IV族半导体层，在此是p型硅层。
n型半导体层507在此是上述实施方式的n型的氧化物半导体薄膜。源电极513以及漏电极515是导电膜。
虽然在图5中未图示，但也可以在p型半导体层503上形成绝缘层。在该情况下，p型半导体层503与n型半导体层507经由接触孔连接，接触孔是将绝缘层部分地开口的区域。虽然在图5中未图示，但量子隧道场效应晶体管501也可以具备覆盖其上表面的层间绝缘膜。
量子隧道场效应晶体管501是进行电流的开关的量子隧道场效应晶体管(FET)，通过栅极电极511的电压控制在由p型半导体层503与n型半导体层507形成的能量势垒中隧穿的电流。在该结构中，构成n型半导体层507的氧化物半导体的带隙变大，能够减小断开电流。
图6示出另一实施方式的量子隧道场效应晶体管501A的示意图(纵剖视图)。
量子隧道场效应晶体管501A的构成与量子隧道场效应晶体管501相同，但在p型半导体层503与n型半导体层507之间形成有氧化硅层505这一点上不同。通过具有氧化硅层，能够减小断开电流。
氧化硅层505的厚度优选为10nm以下。通过使其厚度为10nm以下，能够防止隧穿电流不流动，或者形成的能量势垒难以形成或势垒高度发生变化，从而可防止隧道电流降低或发生变化。氧化硅层505的厚度优选为8nm以下，更优选为5nm以下，进一步优选为3nm以下，进而优选为1nm以下。
图7示出在p型半导体层503与n型半导体层507之间形成有氧化硅层505的部分的TEM照片。
在量子隧道场效应晶体管501以及501A中，n型半导体层507也是n型氧化物半导体。
构成n型半导体层507的氧化物半导体也可以是非晶质。由于是非晶质，能够用草酸等有机酸进行蚀刻，与其他层的蚀刻速度的差变大，不会对布线等的金属层造成影响，能够良好地进行蚀刻。
构成n型半导体层507的氧化物半导体也可以是晶质。由于是晶质，与非晶质的情况相比，能够使带隙变大，减小断开电流。由于也能够使功函数增大，因此容易对在由p型的IV族半导体材料与n型半导体层507形成的能量势垒中隧穿的电流进行控制。
量子隧道场效应晶体管501的制造方法没有特别限定，但能够例示以下的方法。
首先，如图8A所示，在p型半导体层503上形成绝缘膜505A，通过蚀刻等将绝缘膜505A的一部分开口从而形成接触孔505B。
接着，如图8B所示，在p型半导体层503以及绝缘膜505A上形成n型半导体层507。此时，经由接触孔505B连接p型半导体层503与n型半导体层507。
接着，如图8C所示，在n型半导体层507上依次形成栅极绝缘膜509与栅极电极511。
接着，如图8D所示，以覆盖绝缘膜505A、n型半导体层507、栅极绝缘膜509以及栅极电极511的方式设置层间绝缘膜519。
然后，如图8E所示，将p型半导体层503上的绝缘膜505A以及层间绝缘膜519的一部分开口从而形成接触孔519A，在接触孔519A上设置源电极513。
进而，如图8E所示，将n型半导体层507上的栅极绝缘膜509以及层间绝缘膜519的一部分开口从而形成接触孔519B，在接触孔519B上形成漏电极515。
能够通过以上的步骤制造量子隧道场效应晶体管501。
另外，在p型半导体层503上形成n型半导体层507后，在150℃以上、600℃以下的温度下进行热处理，由此能够在p型半导体层503与n型半导体层507之间形成氧化硅层505。通过追加该工序，能够制造量子隧道场效应晶体管501A。
本发明的一实施方式的薄膜晶体管优选为沟道掺杂型薄膜晶体管。沟道掺杂型晶体管是并非通过对容易相对于气氛或温度等外界刺激而变动的氧缺陷进行控制，而是通过n型掺杂来适当地对沟道的载流子进行控制的晶体管，能够得到兼顾高迁移率与高可靠性的效果。
<薄膜晶体管的用途>
本发明的一实施方式的薄膜晶体管也可以应用于场效应晶体管、逻辑电路、存储电路以及差动放大电路等各种集成电路，能够将这些用于电子设备等。进而，本发明的一实施方式的薄膜晶体管除了场效应晶体管以外，还能够适应于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管以及电阻元件。
本发明的一实施方式的薄膜晶体管能够适用于显示装置以及固体摄像元件等。
以下，对将本发明的一实施方式的薄膜晶体管用于显示装置以及固体摄像元件的情况进行说明。
首先，参照图9对将本发明的一实施方式的薄膜晶体管用于显示装置的情况进行说明。
图9A是本发明的一实施方式的显示装置的俯视图。图9B是用于说明在本发明的一实施方式的显示装置的像素部中应用液晶元件的情况下的像素部的电路的电路图。此外，图9C是用于说明在本发明的一实施方式的显示装置的像素部应用有机EL元件的情况下的像素部的电路的电路图。
配置于像素部的晶体管能够使用本发明的一实施方式的薄膜晶体管。由于本发明的一实施方式的薄膜晶体管容易制成n沟道型，因此将能够由n沟道型晶体管构成的驱动电路的一部分形成在与像素部的晶体管相同的基板上。通过在像素部或驱动电路中使用本实施方式所示的薄膜晶体管，能够提供可靠性高的显示装置。
将有源矩阵型显示装置的俯视图的一例示出在图9A。在显示装置的基板300上形成有像素部301、第一扫描线驱动电路302、第二扫描线驱动电路303、信号线驱动电路304。在像素部301中，多条信号线从信号线驱动电路304延伸地配置，多条扫描线从第一扫描线驱动电路302以及第二扫描线驱动电路303延伸配置。在扫描线与信号线的交叉区域，分别以矩阵状设置有具有显示元件的像素。显示装置的基板300经由FPC(柔性印刷电路板)等的连接部与定时控制电路(也称为控制器、控制IC)连接。
在图9A中，第一扫描线驱动电路302、第二扫描线驱动电路303、信号线驱动电路304形成在与像素部301相同的基板300上。因此，设置在外部的驱动电路等零件的数量减少，所以能够实现成本的降低。此外，在基板300外部设置有驱动电路的情况下，产生使布线延伸的需求，布线间的连接数增加。在相同的基板300上设置有驱动电路的情况下，能够减少其布线间的连接数，从而能够实现可靠性的提高，或者成品率的提高。
此外，图9B示出了像素的电路构成的一例。在此，示出了能够适用于VA型液晶显示装置的像素部的像素部的电路。
该像素部的电路能够应用于在一个像素具有多个像素电极的构成。各个像素电极与不同的晶体管连接，各晶体管构成为能够通过不同的栅极信号进行驱动。由此，能够独立地对施加于多畴设计的像素的各个像素电极的信号进行控制。
将晶体管316的栅极布线312与晶体管317的栅极布线313分离，以向两者提供不同的栅极信号。另一方面，作为数据线发挥功能的源电极或漏电极314在晶体管316与晶体管317中共用。晶体管316与晶体管317能够使用本发明的一实施方式的晶体管。由此，能够提供可靠性较高的液晶显示装置。
晶体管316与第一像素电极电气地连接，晶体管317与第二像素电极电气地连接。第一像素电极与第二像素电极分离。第一像素电极与第二像素电极的形状没有特别限定。例如，只要使第一像素电极为V字状即可。
晶体管316的栅极电极与栅极布线312连接，晶体管317的栅极电极与栅极布线313连接。对栅极布线312与栅极布线313提供不同的栅极信号，使晶体管316与晶体管317的工作时机不同，从而能够控制液晶的取向。
此外，也可以由电容布线310、作为电介质发挥功能的栅极绝缘膜、以及与第一像素电极或第二像素电极电气地连接的电容电极而形成保持电容。
多畴结构在一个像素中具备第一液晶元件318与第二液晶元件319。第一液晶元件318由第一像素电极、对置电极、与其间的液晶层构成，第二液晶元件319由第二像素电极、对置电极、与其间的液晶层构成。
像素部并不限定于图9B所示的构成。也可以在图9B所示的像素部中追加开关、电阻元件、电容元件、晶体管、传感器或逻辑电路。
图9C示出了成像元件的电路配置的另一例。在此，示出了使用有机EL元件的显示装置的像素部的结构。
图9C是示出可应用的像素部320的电路的一例的图。在此，示出了在一个像素中使用两个n沟道型的晶体管的例子。本发明的一实施方式的氧化物半导体膜能够用于n沟道型的晶体管的沟道形成区域。该像素部的电路能够应用数字时间灰度驱动。
开关用晶体管321以及驱动用晶体管322能够使用本发明的一实施方式的薄膜晶体管。由此，能够提供可靠性较高的有机EL显示装置。
像素部的电路的构成并不限定于图9C所示的构成。也可以在图9C所示的像素部的电路中追加开关、电阻元件、电容元件、传感器、晶体管或逻辑电路。
以上是对将本发明的一实施方式的薄膜晶体管用于显示装置的情况的说明。
接着，参照图10对将本发明的一实施方式的薄膜晶体管用于固体摄像元件的情况进行说明。
CMOS(互补金属氧化物半导体)图像传感器是在将电位保持于信号电荷蓄积部，并将该电位经由放大晶体管输出至垂直输出线的固体摄像元件。若在CMOS图像传感器中包含的复位晶体管以及/或传输晶体管中存在漏电流时，由于该漏电流引起充电或放电，信号电荷蓄积部的电位发生变化。若信号电荷蓄积部的电位变化，则放大晶体管的电位也变化，成为偏离本来的电位的值，所拍摄的影像劣化。
对将本发明的一实施方式的薄膜晶体管应用于CMOS图像传感器的复位晶体管以及传输晶体管的情况下的工作的效果进行说明。放大晶体管也可以应用薄膜晶体管或块状晶体管中的任一个。
图10是示出CMOS图像传感器的像素构成的一例的图。像素由作为光电转换元件的光电二极管3002、传输晶体管3004、复位晶体管3006、放大晶体管3008以及各种布线构成，以矩阵状配置多个像素从而构成传感器。也可以设置与放大晶体管3008电气地连接的选择晶体管。在晶体管附图标记中标记的“OS”表示氧化物半导体(OxideSemi conductor)，“Si”表示硅，表示应用于各个晶体管时优选的材料。对于以后的附图也同样如此。
光电二极管3002被连接至传输晶体管3004的源极侧，在传输晶体管3004的漏极侧形成有信号电荷蓄积部3010(FD:也被称为浮动扩散)。信号电荷蓄积部3010连接有复位晶体管3006的源极以及放大晶体管3008的栅极。作为其他构成，也可以删除复位电源线3110。例如，还有不将复位晶体管3006的漏极与复位电源线3110连接，而是与电源线3100或垂直输出线3120连接的方法。
另外，还能够将本发明的氧化物半导体膜用于光电二极管3002，且能够使用与用于传输晶体管3004、复位晶体管3006的氧化物半导体膜相同的材料。
以上是将本发明的一实施方式的薄膜晶体管用于固体摄像元件的情况的说明。
实施例
下面，列举实施例与比较例对本发明进行说明。但是，本发明不受这些实施例的任何限定。
[氧化物烧结体的制造]
(实施例1～实施例3)
以表1所示的原子比对氧化镓粉末、氧化铝粉末、氧化铟粉末进行称量，并放入聚乙烯制的罐中，通过干式球磨机进行72小时的混合粉碎，从而制作了混合粉末。
将该混合粉末加入到模具中，在500kg/cm2的压力下制成压制成形体。将该成形体在2000kg/cm2的压力下由CIP进行了致密化。接着，将该成形体设置在大气压烧制炉，以350℃保持3小时。之后，以100℃/小时的升温速度进行升温，再以1450℃保持32小时，然后，放置冷却从而得到氧化物烧结体。
对得到的氧化物烧结体进行了以下的评价。将结果示出在表1。
[氧化物烧结体的特性评价]
(1-1)XRD的测量
在以下的条件下利用X射线衍射测量装置Smartlab对得到的氧化物烧结体测量了氧化物烧结体的X射线衍射(XRD)。由JADE6对得到的XRD图谱进行分析，确认了氧化物烧结体中的晶相。
·装置：Smartlab(株式会社理学制)
·X射线：Cu-Kα射线(波长1.5418×10-10m)
·2θ-θ反射法，连续扫描(2.0°/分钟)
·采样间隔：0.02°
·狭缝DS(发散狭缝)、SS(散射狭缝)、RS(受光狭缝)：1mm
将在实施例1～实施例3中得到的氧化物烧结体的XRD图谱示出在图11～图13。
根据图11～图13确认了得到的氧化物烧结体具有In2O3晶相以及不以In2O3表示的不明的晶相。从该不明的晶相的峰值较大的峰中，选择6个峰(1)(2)(3)(4)(5)(6)，将其2θ值示出在表1以及图14A～图16F。按照较大的峰值的顺序，可判断出是在2θ为31～34°、36～39°、50～54°、53～57°、9～11°、19°～21°上具有特征峰的化合物。
(1-2)晶格常数
使用JADE6对上述得到的XRD图谱进行全谱拟合(WPF)解析，确定XRD图案中所含的各晶体成分，计算出得到的氧化物烧结体中的I n2O3晶相的晶格常数。
(2)相对密度(％)
对得到的氧化物烧结体的相对密度进行了计算。
在此，“相对密度”是指通过阿基米德法测量的氧化物烧结体的实测密度除以氧化物烧结体的理论密度所得的值的百分比。在本发明中，如下所述地计算理论密度。
理论密度＝氧化物烧结体中使用的原料粉末的总重量/氧化物烧结体中使用的原料粉末的总体积
例如，使用氧化物A、氧化物B、氧化物C、氧化物D作为氧化物烧结体的原料粉末的情况下，若将氧化物A、氧化物B、氧化物C、氧化物D的使用量(添加量)分别设为a(g)、b(g)、c(g)、d(g)，则通过如下所述地代入能够计算理论密度。
理论密度＝(a+b+c+d)/((a/氧化物A的密度)+(b/氧化物B的密度)+(c/氧化物C的密度)+(d/氧化物D的密度))
另外，由于各氧化物的密度与比重几乎相等，所以将《化学便览基础篇I》日本化学编第2修订版(丸善株式会社)中记载的比重的值作为密度使用。
(3)体电阻(mΩ·cm)
使用电阻率计LORESTA(三菱化学株式会社制)并基于四探针法(JISR1637)对得到的烧结体的体电阻(mΩ·cm)进行了测量。
测量部位为氧化物烧结体的中心以及氧化物烧结体的四个角与中心的中间点共计5个部位，将5个部位的平均值作为体电阻。
(4)溅射的稳定性
对得到的氧化物烧结体中的实施例1的烧结体进行磨削研磨，制成4英寸φ×5mmt的溅射靶，使用制作的溅射靶，连续5小时实施400W的DC溅射。目视确认DC溅射后的靶表面的状况。
将以上的结果示出在表1。
【表1】
如表1所示，实施例1为满足式(4)～式(6)的组成，晶体A的峰(1)～(6)的2θ满足式(A)～(F)的范围。相对密度较高、体电阻较低、溅射时未破裂或产生异物。
实施例2以及实施例3也为同样的组成以及晶体结构。
[薄膜晶体管的制造]
(实施例A)
通过以下的工序制造了薄膜晶体管。
(1)成膜工序
对实施例1中制造的氧化物烧结体进行磨削研磨，制造了4英寸φ×5mmt的溅射靶。此时，没有破裂等而能够良好地制造溅射靶。使用制作的溅射靶，通过溅射在表2所示的成膜条件下，在带有热氧化膜(栅极绝缘膜)的硅晶圆20(栅极电极)上经由金属掩模形成50nm的薄膜(氧化物半导体层)。此时，作为溅射气体，使用高纯度氩以及1％高纯度氧的混合气体进行溅射。
此外，也在同样的条件下同时进行制造仅将膜厚50nm的氧化物半导体层载置于玻璃基板的样品。玻璃基板使用日本电硝子株式会社制ABC-G。
(2)源电极、漏电极的形成
接着，使用源电极、漏电极的接触孔形状的金属掩模对钛金属进行溅射，将钛电极作为源电极、漏电极进行成膜。将得到的层叠体在大气中以350℃进行30分钟的加热处理，制造形成保护绝缘膜前的薄膜晶体管。
(3)保护绝缘膜的形成
在(2)中得到的形成保护绝缘膜前的薄膜晶体管的半导体膜上，通过化学蒸镀法(CVD)在基板温度300℃下形成SiO2膜(保护绝缘膜；层间绝缘膜)。在SiO2膜形成后，在大气中以350℃进行1小时加热处理，制造具备保护绝缘膜的薄膜晶体管。然后，在源极、漏极部，利用装置的探针形成接触孔，从而获得接触，制造薄膜晶体管。
对由制造的薄膜晶体管、玻璃基板以及氧化物半导体层构成的样品进行下述评价。将结果示出在表2。
<半导体膜的特性评价>
·霍尔效应测量
对图17A所示的、由玻璃基板以及氧化物半导体层构成的样品，进行与表2的半导体膜成膜后的加热处理条件相同的加热处理后，切出边为1cm的正方形，通过离子涂布机使用金属掩模以使金(Au)在四条边为2mm×2mm以下的大小的方式进行成膜，在Au金属上载置铟焊料，使其接触良好，制成霍尔效应测量用样品。
将霍尔效应测量用样品设置在霍尔效应·电阻率测量装置(ResiTest8300型，东阳特克尼卡公司制)中，在室温下对霍尔效应进行评价，求出了载流子密度以及迁移率。将结果示于表2的“通过半导体膜成膜后的加热处理得到的半导体膜的特性”。
此外，通过感应等离子体发光分析装置(ICP-AES、岛津制作所公司制)对得到的样品的氧化物半导体层进行分析的结果为，确认了得到的氧化物半导体膜的原子比与氧化物半导体膜的制造中使用的烧结体的原子比相同。
在热处理而得的上述霍尔效应测量用样品的半导体膜上，进而如图17B所示地通过CVD装置在基板温度300℃下将SiO2膜进行成膜后，实施与上述同样的霍尔测量。将结果示出在表2的“刚以基板温度300℃通过CVD成膜SiO2膜后的半导体膜的特性”。
此外，在表2所示的条件下进一步对成膜有SiO2膜的样品进行加热处理，对得到的样品的半导体膜进行与上述同样的霍尔测量。此时，在SiO2膜上将测量用针刺入到金层中，获取接触。将结果示出在表2的“以基板温度300℃通过CVD成膜SiO2膜后，进一步加热处理得到的半导体膜的特性”。
·半导体膜的晶体特性
对由玻璃基板以及氧化物半导体层构成的样品，通过X射线衍射(XRD)测量评价了溅射后(膜刚刚堆叠后)的未加热的膜以及表2的进行了成膜后的加热处理后的膜的晶体性，加热前为无定形，加热后也为无定形。
·半导体膜的带隙
对于由玻璃基板以及氧化物半导体层构成的样品，测量在表2所示的加热处理条件下进行热处理后的样品的透射光谱，将横轴的波长转换为能量(eV)，将纵轴的透射率转化为(αhv)2(在此，α:吸收系数h：普朗克常数v：振动数)后，将直线拟合至吸收上升的部分，计算出该直线与基线相交处的eV值，作为半导体膜的带隙。
<TFT的特性评价>
对形成绝缘保护膜(SiO2膜)前的TFT进行饱和迁移率、阈值电压、on-off比以及断开电流的评价。将结果示出在表2的“加热处理后SiO2膜形成前的TFT的特性”。
进而，对形成绝缘保护膜(SiO2膜)并加热处理后的TFT的下述特性，在SiO2膜上将测量用针刺入至金属钛的层进行评价。将结果示出在表2的“以基板温度300℃利用CVD对SiO2膜进行成膜，进一步加热处理得到的TFT的特性”。
饱和迁移率是根据在施加了5V的漏极电压时的传输特性而求出的。具体而言，制作传递特性Id-Vg的曲线图，计算各Vg的跨导(Gm)，通过线性区域的公式推导出饱和迁移率。另外，Gm由δ(Id)/δ(Vg)表示，施加电压为-15～25V的Vg，将在该范围内的最大迁移率定义为饱和迁移率。在本发明中，只要没有特别说明，饱和迁移率通过该方法进行评价。上述Id是源极、漏电极间的电流，Vg是在源极、漏电极间施加电压Vd时的栅极电压。
阈值电压(Vth)根据传递特性的图表用Id＝10-9A下的Vg定义。
on-off比是将Vg＝-10V的Id的值作为断开电流值，将Vg＝20V的Id的值作为导通电流值来决定比[on/off]的。
(实施例B)
在表2所示的条件下，除了未进行实施例A的(2)源极、漏极形成后的加热处理以外，与实施例A同样地制造薄膜晶体管，并进行了评价。将结果示出在表2。此外，保护绝缘膜的加热处理后的氧化物半导体层的XRD测量的结果为无定形。
确认了与实施例A同样地得到的氧化物半导体膜的原子比与氧化物半导体膜的制造所使用的烧结体的原子比相同。
将以上的结果示出在表2。
【表2】
如表2所示，在实施例1中，TFT的饱和迁移率为5cm2/V·s以上，on-off比为1×106以上，断开电流为1×10-11A以下，满足TFT所要求的优选的要件。
实施例B也同样如此，但TFT的饱和迁移率比实施例A的饱和迁移率大。通过在低氧状态下使氧化物半导体成膜并进行CVD成膜，半导体内部的载流子密度变高。通过之后的加热处理，载流子密度变少。虽然详细的原理是不明确的，但是推测是由于载流子通过与氧的反应从载流子密度高的半导体膜的表面侧消失，栅极绝缘膜附近的半导体膜的载流子未完全消失，所以栅极绝缘膜附近的载流子密度变高，由此TFT的饱和迁移率变高。
附图标记说明
1 氧化物烧结体
3 背板
20 硅晶圆
30 栅极绝缘膜
40 氧化物半导体薄膜
50 源电极
60 漏电极
70 层间绝缘膜
70A 层间绝缘膜
70B 层间绝缘膜
100 薄膜晶体管
100A 薄膜晶体管
300 基板
301 像素部
302 第一扫描线驱动电路
303 第二扫描线驱动电路
304 信号线驱动电路
310 电容布线
312 栅极布线
313 栅极布线
314 漏电极
316 晶体管
317 晶体管
318 第一液晶元件
319 第二液晶元件
320 像素部
321 开关用晶体管
322 驱动用晶体管
3002 光电二极管
3004 传输晶体管
3006 复位晶体管
3008 放大晶体管
3010 信号电荷蓄积部
3100 电源线
3110 复位电源线
3120 垂直输出线。

Claims (16)

1.一种氧化物烧结体，其特征在于，含有In2O3晶体以及晶体A，所述晶体A在利用X射线即Cu-Kα射线衍射测量观测到的、由下述(A)～(F)表达的入射角(2θ)的范围内具有衍射峰，
31.0°～34.0°…(A)
36.0°～39.0°…(B)
50.0°～54.0°…(C)
53.0°～57.0°…(D)
9.0°～11.0°…(E)
19.0°～21.0°…(F)。
2.如权利要求1所述的氧化物烧结体，其特征在于，所述In2O3晶体的晶格常数为10.105×10-10m以上且10.114×10-10m以下。
3.如权利要求1或2所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素、镓元素以及铝元素满足下述式(1)～(3)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(1)
0.05<Al/(In+Ga+Al)<0.20…(2)
0.40≦In/(In+Ga+Al)≦0.87…(3)，
式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数。
4.如权利要求1或2所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素(In)、镓元素(Ga)以及铝元素(Al)满足下述式(4)～(7)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(4)
0.05≦Al/(In+Ga+Al)≦0.30…(5)
0.40≦In/(In+Ga+Al)≦0.87…(6)
Ga/(In+Ga)<0.15…(7)，
式中，In、Al、Ga分别表示氧化物烧结体中的铟元素、铝元素以及镓元素的原子数。
5.如权利要求1或2所述的氧化物烧结体，其特征在于，含有铟元素(In)、镓元素(Ga)以及铝元素(Al)，
所述铟元素、镓元素以及铝元素的原子比在In-Ga-Al三元相图中，处于被下述原子比包围的组成范围中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)。
6.如权利要求1～5的任一项所述的氧化物烧结体，其特征在于，所述氧化物烧结体的相对密度为95％以上，体电阻为10mΩcm以下。
7.一种溅射靶，将如权利要求1～6的任一项所述的氧化物烧结体粘结至背板而成。
8.一种非晶质氧化物半导体膜的制造方法，其特征在于，
使用如权利要求7所述的溅射靶形成薄膜，
在所述薄膜上形成保护膜，
在形成所述保护膜后进行加热处理。
9.如权利要求8所述的非晶质氧化物半导体膜的制造方法，其特征在于，在大气环境下以250℃～400℃的条件进行所述加热处理。
10.一种非晶质氧化物半导体膜，是包含氧化铟、氧化镓以及氧化铝作为主成分的非晶质氧化物半导体膜，满足下述式(8)～(10)所述的原子比，
0.08≦Ga/(In+Ga+Al)≦0.30…(8)
0.05<Al/(In+Ga+Al)<0.20…(9)
0.40≦In/(In+Ga+Al)≦0.87…(10)，
式中，In、Al、Ga分别表示非晶质氧化物半导体膜中的铟元素、铝元素以及镓元素的原子数。
11.一种非晶质氧化物半导体膜，是包含氧化铟、氧化镓以及氧化铝作为主成分的非晶质氧化物半导体膜，其特征在于，
铟元素(In)、镓元素(Ga)以及铝元素(Al)的原子比在In-Ga-Al三元相图中，处于被下述原子比包围的组成范围中，
In:Ga:Al＝0.51:0.30:0.19…(R1)
In:Ga:Al＝0.73:0.08:0.19…(R2)
In:Ga:Al＝0.87:0.08:0.05…(R3)
In:Ga:Al＝0.88:0.10:0.02…(R4)
In:Ga:Al＝0.78:0.20:0.02…(R5)。
12.一种薄膜晶体管，其特征在于，具有如权利要求10或11所述的非晶质氧化物半导体膜。
13.如权利要求12所述的薄膜晶体管，其特征在于，所述薄膜晶体管的饱和迁移率为5cm2/V·s以上。
14.如权利要求12或13所述的薄膜晶体管，其特征在于，所述薄膜晶体管的开关比为1×106以上。
15.如权利要求12～14的任一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管的断开电流为1×10-11A以下。
16.一种电子设备，具有如权利要求12～15的任一项所述的薄膜晶体管。
CN201880009057.4A 2017-02-01 2018-01-31 非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管 Active CN110234785B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-016783 2017-02-01
JP2017016783 2017-02-01
PCT/JP2018/003234 WO2018143280A1 (ja) 2017-02-01 2018-01-31 非晶質酸化物半導体膜、酸化物焼結体、及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN110234785A true CN110234785A (zh) 2019-09-13
CN110234785B CN110234785B (zh) 2022-05-24

Family

ID=63040786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009057.4A Active CN110234785B (zh) 2017-02-01 2018-01-31 非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管

Country Status (6)

Country Link
US (1) US11342466B2 (zh)
JP (1) JP7082947B2 (zh)
KR (1) KR102543783B1 (zh)
CN (1) CN110234785B (zh)
TW (1) TWI755479B (zh)
WO (1) WO2018143280A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512991A (zh) * 2018-08-01 2021-03-16 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176591A1 (ja) * 2022-03-16 2023-09-21 出光興産株式会社 焼結体、スパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、電子機器、及び焼結体の製造方法
WO2024203946A1 (ja) * 2023-03-29 2024-10-03 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001429B1 (ko) * 1986-10-31 1996-01-27 스미또모 뎅끼 고교 가부시끼가이샤 고열전도성 질화알루미늄 소결체 및 이의 제조방법
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
CN104066700A (zh) * 2012-01-18 2014-09-24 三井金属矿业株式会社 陶瓷圆筒形溅射靶材及其制造方法
CN104291792A (zh) * 2014-09-28 2015-01-21 桂林电子科技大学 一种氧化物陶瓷靶材及其制备方法
WO2016084636A1 (ja) * 2014-11-25 2016-06-02 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183101B1 (ko) 1994-06-22 1999-03-20 전성원 자동차 엔진 냉각계통의 냉각수 순환량 조절장치
JP2004008924A (ja) 2002-06-06 2004-01-15 Denso Corp セラミック体およびセラミック触媒体
JP2006100857A (ja) 2005-12-09 2006-04-13 Idemitsu Kosan Co Ltd 無機非縮退半導体層およびその製造方法
KR101346472B1 (ko) 2008-06-06 2014-01-02 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
US9269573B2 (en) 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JPWO2010032422A1 (ja) 2008-09-19 2012-02-02 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP5437825B2 (ja) 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
JP5762204B2 (ja) 2011-03-22 2015-08-12 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5301021B2 (ja) 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
JP5587520B1 (ja) * 2013-05-08 2014-09-10 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 画像表示装置用のダム材組成物、及びそれを用いた画像表示装置
JP6094505B2 (ja) * 2014-02-10 2017-03-15 ブラザー工業株式会社 液体カートリッジ
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001429B1 (ko) * 1986-10-31 1996-01-27 스미또모 뎅끼 고교 가부시끼가이샤 고열전도성 질화알루미늄 소결체 및 이의 제조방법
CN104066700A (zh) * 2012-01-18 2014-09-24 三井金属矿业株式会社 陶瓷圆筒形溅射靶材及其制造方法
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
CN104291792A (zh) * 2014-09-28 2015-01-21 桂林电子科技大学 一种氧化物陶瓷靶材及其制备方法
WO2016084636A1 (ja) * 2014-11-25 2016-06-02 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512991A (zh) * 2018-08-01 2021-03-16 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备

Also Published As

Publication number Publication date
US20200052130A1 (en) 2020-02-13
WO2018143280A1 (ja) 2018-08-09
KR20190115018A (ko) 2019-10-10
CN110234785B (zh) 2022-05-24
TWI755479B (zh) 2022-02-21
JPWO2018143280A1 (ja) 2019-12-12
TW201835003A (zh) 2018-10-01
US11342466B2 (en) 2022-05-24
JP7082947B2 (ja) 2022-06-09
KR102543783B1 (ko) 2023-06-15

Similar Documents

Publication Publication Date Title
CN110447093B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
TWI760539B (zh) 濺鍍靶材、氧化物半導體薄膜、薄膜電晶體及電子機器
TW201834257A (zh) 晶質氧化物半導體薄膜、積層體之製造方法、薄膜電晶體、薄膜電晶體之製造方法、電子機器、車載用顯示裝置
JP7263408B2 (ja) 結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
CN110234785A (zh) 非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管
CN109071359A (zh) 氧化物烧结体、溅射靶以及氧化物半导体膜
CN110234789A (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant