CN110233130A - 半导体结构、uhv器件及其制备方法 - Google Patents

半导体结构、uhv器件及其制备方法 Download PDF

Info

Publication number
CN110233130A
CN110233130A CN201910457329.3A CN201910457329A CN110233130A CN 110233130 A CN110233130 A CN 110233130A CN 201910457329 A CN201910457329 A CN 201910457329A CN 110233130 A CN110233130 A CN 110233130A
Authority
CN
China
Prior art keywords
substrate
material layer
shallow trench
dopant material
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910457329.3A
Other languages
English (en)
Inventor
巴特尔
陈俊
薛磊
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910457329.3A priority Critical patent/CN110233130A/zh
Publication of CN110233130A publication Critical patent/CN110233130A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体结构、UHV器件及其制备方法，半导体结构的制备方法包括如下步骤：提供衬底；于衬底内形成浅沟槽；于浅沟槽的侧壁形成掺杂材料层，掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；对衬底进行退火处理，使得掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至衬底内，以于掺杂材料层与衬底之间形成掺杂侧壁；去除掺杂材料层。本发明的半导体结构的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理，可以实现对任意形状的浅沟槽的侧壁进行掺杂；通过控制掺杂材料层内掺杂离子的剂量及退火条件，可以实现对浅沟槽的侧壁进行任意所需剂量及分布状态的离子掺杂。

Description

半导体结构、UHV器件及其制备方法
技术领域
本发明属于集成电路设计及制造技术领域，特别是涉及一种半导体结构、UHV器件及其制备方法。
背景技术
在现有的半导体工艺中，为了满足特定器件性能的需求，需要对浅沟槽(譬如，浅沟槽隔离，STI)的侧壁进行离子掺杂，且对掺杂离子的掺杂剂量及掺杂离子在所述浅沟槽的侧壁的分布有特定的要求。然而，用于形成浅沟槽的轮廓的限制，在采用离子注入工艺对浅沟槽的侧壁进行离子注入时需要对严格控制离子注入角度以得到所需的掺杂剂量分布；然而，在现有很多情况下由于工艺等各种条件的制约，在对浅沟槽侧壁进行离子注入时，很难通过控制离子注入角度来得到所需的掺杂剂量分布。同时，现有工艺无法实现对浅沟槽的侧壁进行低剂量掺杂。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构、UHV器件及其制备方法，用于解决现有技术中采用离子注入工艺无法得到具有所需掺杂剂量及掺杂离子分布的侧壁的浅沟槽的半导体结构的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
提供衬底；
于所述衬底内形成浅沟槽；
于所述浅沟槽的侧壁形成掺杂材料层，所述掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；
对所述衬底进行退火处理，使得所述掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至所述衬底内，以于所述掺杂材料层与所述衬底之间形成掺杂侧壁；及
去除所述掺杂材料层。
可选地，于所述浅沟槽的侧壁形成所述掺杂材料层包括如下步骤：
于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；及
去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
可选地，采用沉积工艺于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；采用各向异性刻蚀工艺去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
可选地，所述掺杂材料层包括硼硅玻璃或磷硅玻璃。
可选地，采用湿法刻蚀工艺去除所述掺杂材料层。
可选地，去除所述掺杂材料层之后还包括如下步骤：于所述浅沟槽内填充绝缘材料层以形成浅沟槽隔离结构。
可选地，采用快速热退火工艺对所述衬底进行退火处理，对所述衬底进行退火处理的退火温度包括700℃～1000℃，退火时间包括5秒～5小时。
本发明还提供一种半导体结构，所述半导体结构包括：
衬底；
浅沟槽，位于所述衬底内；及
掺杂侧壁，覆盖所述浅沟槽的侧壁；所述掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，所述掺杂侧壁内掺杂有N型离子或P型离子。
可选地，所述掺杂侧壁包括硼硅玻璃或硼磷玻璃。
可选地，所述半导体结构还包括绝缘材料层，所述绝缘材料层填充于所述浅沟槽内，且位于所述掺杂侧壁远离所述衬底的表面。
一种UHV器件的制备方法，所述UHV器件的制备方法包括如上述任一方案中所述的半导体结构的制备方法的步骤。
一种UHV器件，所述UHV包括如上述任一方案中所述的半导体结构。
如上所述，本发明的半导体结构、UHV器件及其制备方法，具有以下有益效果：
本发明的半导体结构的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理，可以实现对任意形状的浅沟槽的侧壁进行掺杂；通过控制掺杂材料层内掺杂离子的剂量及退火条件，可以实现对浅沟槽的侧壁进行任意所需剂量及分布状态的离子掺杂；
本发明的半导体结构中的掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，掺杂侧壁可以覆盖任意形状的浅沟槽的侧壁；且掺杂侧壁内的离子掺杂剂量及分布状态可以根据需要进行调整；
本发明的UHV器件的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理，可以得到任意所需掺杂剂量及分布状态的浅沟槽的掺杂侧壁，可以满足UHV器件轻掺杂剂量及分布状态的要求，可以在不影响体效应需求的前提下有效抑制窄沟道效应及亚阈值驼峰特性；同时，可以改善UHV器件的场隔离效果；
本发明的UHV器件的半导体结构中的掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，可以得到任意所需掺杂剂量及分布状态的浅沟槽的掺杂侧壁，可以满足UHV器件轻掺杂剂量及分布状态的要求，可以在不影响体效应需求的前提下有效抑制窄沟道效应及亚阈值驼峰特性；同时，可以改善UHV器件的场隔离效果。
附图说明
图1显示为本发明实施例一中提供的半导体结构的制备方法的流程图。
图2显示为本发明实施例一中提供的半导体结构的制备方法中步骤1)所得结构的局部截面结构示意图。
图3显示为本发明实施例一中提供的半导体结构的制备方法中步骤2)所得结构的局部截面结构示意图。
图4至图5显示为本发明实施例一中提供的半导体结构的制备方法中步骤3)所得结构的局部截面结构示意图。
图6显示为本发明实施例一中提供的半导体结构的制备方法中步骤4)所得结构的局部截面结构示意图。
图7显示为本发明实施例一中提供的半导体结构的制备方法中步骤5)所得结构的局部截面结构示意图。
图8显示为本发明实施例一中提供的半导体结构的制备方法中步骤6)所得结构的局部截面结构示意图。
元件标号说明
10 衬底
11 浅沟槽
12 掺杂材料层
13 掺杂侧壁
14 绝缘材料层
141 垫氧化层
142 填充材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括步骤：
1)提供衬底；
2)于所述衬底内形成浅沟槽；
3)于所述浅沟槽的侧壁形成掺杂材料层，所述掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；
4)对所述衬底进行退火处理，使得所述掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至所述衬底内，以于所述掺杂材料层与所述衬底之间形成掺杂侧壁；及
5)去除所述掺杂材料层。
在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底10。
作为示例，所述衬底10可以包括但不仅限于硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等；优选地，本实施例中，所述衬底10包括硅衬底。
作为示例，所述衬底可以包括晶圆或晶圆的部分。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述衬底10内形成浅沟槽11。
作为示例，步骤2)中，于所述衬底10内形成所述浅沟槽11可以包括如下步骤：
2-1)于所述衬底10的上表面形成掩膜层(未示出)；
2-2)对所述掩膜层进行图形化处理以于所述掩膜层内形成开口图形，所述开口图形暴露出所述衬底10的上表面；
2-3)基于图形化处理后的所述掩膜层刻蚀所述衬底10，以于所述衬底10内形成所述浅沟槽；
2-4)去除所述掩膜层。
作为示例，所述掩膜层可以包括光刻胶层、氮化硅层、氧化硅层、氮氧化硅层及碳层等等中的至少一种；可以采用光刻刻蚀工艺对所述掩膜层进行图形化处理。
作为示例，可以基于图形化处理后的所述掩膜层采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述衬底10以于所述衬底10内形成所述浅沟槽11，优选地，本实施例中，采用干法刻蚀工艺刻蚀所述衬底10以形成所述浅沟槽11。
作为示例，所述浅沟槽11的纵截面形状可以根据实际需要设计，譬如，所述浅沟槽11的纵截面形状可以为倒梯形、U型、矩形或梯形等等，图3中以所述浅沟槽11的纵截面形状为倒梯形为倒梯形作为示例。
作为示例，所述衬底10内形成的所述浅沟槽11的数量可以根据实际需要进行设定，此处不做限定，图3仅示意出所述衬底10内的一个所述浅沟槽11，在实际示例中，所述衬底10内形成的所述浅沟槽11的数量并不以此为限。
作为示例，所述浅沟槽11的深度可以根据实际需要进行设定，所述浅沟槽11的深度小于所述衬底10的厚度。
作为示例，所述浅沟槽11后续用于形成浅沟槽隔离(STI)结构，若干个所述浅沟槽11将所述衬底10分割为若干个间隔排布的有源区(未标示出)。
在步骤3)中，请参阅图1中的S3步骤及图4至图5，于所述浅沟槽11的侧壁形成掺杂材料层12，所述掺杂材料层12内掺杂有N型掺杂离子或P型掺杂离子。
作为示例，步骤3)中，于所述浅沟槽11的侧壁形成所述掺杂材料层12可以包括如下步骤：
3-1)于所述浅沟槽11的侧壁、底部及所述衬底10的表面形成所述掺杂材料层12，如图4所示；及
3-2)去除位于所述浅沟槽11的底部及所述衬底10的表面的所述掺杂材料层12，如图5所示。
作为示例，可以采用沉积工艺于所述沟槽11的侧壁、底部及所述衬底10的上表面形成所述掺杂材料层12，具体的，可以采用物理相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic LayerDeposition，ALD)工艺等等于所述沟槽11的侧壁、底部及所述衬底10的上表面形成所述掺杂材料层12。
作为示例，可以采用刻蚀工艺去除位于所述浅沟槽11的底部及所述衬底10的上表面的所述掺杂材料层12；具体的，可以采用各向异性刻蚀工艺去除位于所述浅沟槽11的底部及所述衬底10的上表面的所述掺杂材料层12。
作为示例，所述掺杂材料层12可以包括任意一种具有N型掺杂离子或P型掺杂离子的材料层，优选地，本实施例中，所述掺杂材料层12可以包括但不仅限于硼硅玻璃(BSG)或磷硅玻璃(PSG)。
作为示例，所述掺杂材料层12内N型掺杂离子或P型掺杂离子的掺杂剂量可以根据实际需要进行设定，此处不做限定。
作为示例，所述掺杂材料层12的厚度可以根据实际需要进行设定，此处不做限定。
作为示例，所述N型掺杂离子可以包括五族元素离子，譬如，氮离子、磷离子或砷离子等等，所述P型掺杂离子可以包括三族元素离子，譬如，硼离子或铝离子等等。
需要说明的是，步骤3)之后保留的所述掺杂材料层12完全覆盖所述浅沟槽11的侧壁。
在步骤4)中，请参阅图1中的S4步骤及图6，对所述衬底10进行退火处理，使得所述掺杂材料层12内的N型掺杂离子或P型掺杂离子扩散至所述衬底10内，以于所述掺杂材料层12与所述衬底10之间形成掺杂侧壁12。
作为示例，可以将步骤3)之后的所述衬底10置于真空气氛下、氮气气氛下或惰性气体气氛下进行退火处理。
作为示例，可以采用快速热退火(Rapid Thermal Aneal，RTA)工艺对所述衬底10进行退火处理，对所述衬底10进行退火处理的退火温度及退火时间可以根据实际需要进行设定，优选地，对所述衬底10进行退火处理的退火温度可以包括700℃～1000℃，退火时间可以包括5秒～5小时。具体的，快速热退火工艺可以包括均温退火(Soak Anneal)和尖峰退火(Spike Anneal)；均温退火的特点是会在退火温度保温一段时间，尖峰退火在退火温度滞留时间很短；在一示例中，可以将步骤3)之后的所述衬底10置于快速热退火设备中进行均温退火，退火温度可以包括700℃～1000℃，退火时间可以包括30分钟～5小时；在另一示例中，可以将步骤3)之后的所述衬底10置于快速热退火设备中进行尖峰退火，退火温度可以包括700℃～1000℃，退火时间可以包括5秒～15秒，优选地，本实施例中，退火时间可以为10秒左右。
通过对步骤3)之后的所述衬底10进行退火处理，在退火处理的过程中，所述掺杂材料层12内的N型掺杂离子或P型掺杂离子扩散至所述浅沟槽11周围的所述衬底10内，以于所述掺杂材料层12与所述衬底10之间形成所述掺杂侧壁12。具体的，所述掺杂侧壁12的厚度可以根据实际需要进行设定，此处不做限定。
在步骤5)中，请参阅图1中的S5步骤及图7，去除所述掺杂材料层12。
作为示例，可以采用但不仅限于湿法刻蚀工艺去除所述掺杂材料层12。
需要说明的是，去除所述掺杂材料层12后，保留的所述掺杂侧壁13完全覆盖所述浅沟槽11的侧壁，即所述掺杂侧壁13可以作为所述浅沟槽11的新的侧壁。
作为示例，请参阅图8，步骤5)去除所述掺杂材料层12之后还包括如下步骤：
6)于所述浅沟槽11内填充绝缘材料层14以形成浅沟槽隔离结构。
作为示例，所述绝缘材料层14填满所述浅沟槽11。
作为示例，所述绝缘材料层14可以包括衬垫氧化层141及填充材料层142，所述衬垫氧化层141可以包括氧化硅层，所述填充材料层142可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层等等。
作为示例，于所述浅沟槽11内填充绝缘材料层14以形成浅沟槽隔离结构可以包括如下步骤：
6-1)于所述掺杂侧壁13的表面、所述浅沟槽11的底部及所述衬底10的上表面形成所述衬垫氧化层141；
6-2)于所述衬垫氧化层141的表面形成所述填充材料层142，所述填充材料层142填满所述浅沟槽11并覆盖位于所述衬底10上表面的所述衬垫氧化层141；
6-3)去除位于所述衬底10的上表面的所述衬垫氧化层141及位于所述衬底10的上表面的所述填充材料层142。
作为示例，可以采用但不仅限于热氧化工艺形成所述衬垫氧化层141；可以采用物理相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical VaporDeposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)工艺等等形成所述填充材料层142；可以采用刻蚀工艺或平坦化工艺(譬如，化学机械研磨工艺等等)去除位于所述衬底10的上表面的所述衬垫氧化层141及位于所述衬底10的上表面的所述填充材料层142。
作为示例，所述浅沟槽隔离结构中，保留的所述绝缘材料层14的上表面可以于所述衬底10的上表面相平齐，也可以略高于所述衬底10的上表面。
本发明的半导体结构的制备方法在所述浅沟槽11的侧壁形成所述掺杂材料层12后进行退火处理，由于所述掺杂材料层12可以覆盖任意形状的所述浅沟槽11，可以实现对任意形状的所述浅沟槽11的侧壁进行掺杂，形成可以完全覆盖任意形状的所述浅沟槽11的侧壁的所述掺杂侧壁13；通过控制所述掺杂材料层12内的N型掺杂离子或P型掺杂离子的剂量及对所述衬底10进行退火处理的退火条件，可以实现对所述浅沟槽11的侧壁进行任意所需剂量及分布状态的离子掺杂。
实施例二
请参阅图8，本发明还提供一种半导体结构，所述半导体结构包括：衬底10；浅沟槽11，所述浅沟槽11位于所述衬底10内；及掺杂侧壁13，所述掺杂侧壁13覆盖所述浅沟槽11的侧壁；所述掺杂侧壁13基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，所述掺杂侧壁13内掺杂有N型离子或P型离子。
作为示例，所述衬底10可以包括但不仅限于硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等；优选地，本实施例中，所述衬底10包括硅衬底。
作为示例，所述衬底可以包括晶圆或晶圆的部分。
作为示例，所述浅沟槽11的纵截面形状可以根据实际需要设计，譬如，所述浅沟槽11的纵截面形状可以为倒梯形、U型、矩形或梯形等等，图3中以所述浅沟槽11的纵截面形状为倒梯形为倒梯形作为示例。
作为示例，所述衬底10内形成的所述浅沟槽11的数量可以根据实际需要进行设定，此处不做限定，图3仅示意出所述衬底10内的一个所述浅沟槽11，在实际示例中，所述衬底10内形成的所述浅沟槽11的数量并不以此为限。
作为示例，所述浅沟槽11的深度可以根据实际需要进行设定，所述浅沟槽11的深度小于所述衬底10的厚度。
作为示例，所述浅沟槽11用于形成浅沟槽隔离(STI)结构，若干个所述浅沟槽11将所述衬底10分割为若干个间隔排布的有源区(未标示出)。
作为示例，所述掺杂材料层12可以包括任意一种具有N型掺杂离子或P型掺杂离子的材料层，优选地，本实施例中，所述掺杂材料层12可以包括但不仅限于硼硅玻璃(BSG)或磷硅玻璃(PSG)。
作为示例，所述掺杂材料层12内N型掺杂离子或P型掺杂离子的掺杂剂量可以根据实际需要进行设定，此处不做限定。
作为示例，所述掺杂材料层12的厚度可以根据实际需要进行设定，此处不做限定。
作为示例，所述N型掺杂离子可以包括五族元素离子，譬如，氮离子、磷离子或砷离子等等，所述P型掺杂离子可以包括三族元素离子，譬如，硼离子或铝离子等等。
作为示例，可以于真空气氛下、氮气气氛下或惰性气体气氛下进行所述退火处理。
作为示例，可以采用快速热退火工艺对所述衬底10进行退火处理，进行退火处理的退火温度及退火时间可以根据实际需要进行设定，优选地，进行退火处理的退火温度可以包括700℃～1000℃，退火时间可以包括5秒～5小时。具体的，快速热退火工艺可以包括均温退火(Soak Anneal)和尖峰退火(Spike Anneal)；均温退火的特点是会在退火温度保温一段时间，尖峰退火在退火温度滞留时间很短；在一示例中，可以将形成有所述掺杂材料层12的所述衬底10置于快速热退火设备中进行均温退火，退火温度可以包括700℃～1000℃，退火时间可以包括30分钟～5小时；在另一示例中，可以将形成有所述掺杂材料层12的所述衬底10置于快速热退火设备中进行尖峰退火，退火温度可以包括700℃～1000℃，退火时间可以包括5秒～15秒，优选地，本实施例中，退火时间可以为10秒左右。
在退火处理的过程中，所述掺杂材料层12内的N型掺杂离子或P型掺杂离子扩散至所述浅沟槽11周围的所述衬底10内，以于所述掺杂材料层12与所述衬底10之间形成所述掺杂侧壁12。具体的，所述掺杂侧壁12的厚度可以根据实际需要进行设定，此处不做限定。
作为示例，所述半导体结构还包括绝缘材料层14，所述绝缘材料层14填充于所述浅沟槽11内，且所述绝缘材料层14位于所述掺杂侧壁13远离所述衬底10的表面。
作为示例，所述绝缘材料层12可以包括垫氧化层141及所述填充材料层142；所述垫氧化层141位于所述掺杂侧壁13的表面及所述浅沟槽11的底部，且位于所述掺杂侧壁13远离所述衬底10的表面；所述填充材料层142填充于所述浅沟槽11内，且所述填充材料层142位于所述垫氧化层141远离所述掺杂侧壁12的表面。
作为示例，所述浅沟槽隔离结构中，保留的所述绝缘材料层14的上表面可以于所述衬底10的上表面相平齐，也可以略高于所述衬底10的上表面。
作为示例，所述衬垫氧化层141可以包括氧化硅层，所述填充材料层142可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层等等。
本发明的半导体结构中的所述掺杂侧壁13基于掺杂有N型掺杂离子或P型掺杂离子的所述掺杂材料层退火处理而形成，所述掺杂侧壁13可以覆盖任意形状的浅沟槽11的侧壁；且所述掺杂侧壁13内的离子掺杂剂量及分布状态可以根据需要进行调整。
实施例三
请继续参阅图1至图8，本发明还提供一种UHV(超高压或特高压)器件的制备方法，所述UHV器件的制备方法包括如实施例一中所述的半导体结构的制备方法的步骤，所述半导体结构的制备方法的具体步骤请参阅实施例一，此处不再累述。
作为示例，可以采用如实施例一中所述的半导体结构的制备方法制备UHV器件中的浅沟槽隔离结构，所述UHV器件可以包括但不仅限于基于闪存CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)工艺的器件，所述UHV器件中的其他结构及其制备方法为本领域技术人员所知晓，此处不再累述。
本发明的UHV器件的制备方法在所述浅沟槽11的侧壁形成所述掺杂材料层1后进行退火处理，可以得到任意所需掺杂剂量及分布状态的所述浅沟槽11的所述掺杂侧壁13，可以满足UHV器件轻掺杂剂量及分布状态的要求，可以在不影响制备的所述UHV器件的体效应需求的前提下有效抑制窄沟道效应(Narrow Width Effect，NWE)及亚阈值驼峰特性(sub-threshold hump characteristic)；同时，可以改善制备的所述UHV器件的场隔离效果。
实施例四
请继续参阅图8，本发明还提供一种UHV器件，所述UHV器件包括如实施例二中所述的半导体结构，所述半导体结构的具体结构请参阅实施例二，此处不再累述。
作为示例，所述UHV器件可以包括如实施例二中所述的浅沟槽隔离结构，所述UHV器件可以包括但不仅限于基于闪存CMOS工艺的器件，所述UHV器件的其他结构为本领域技术人员所知晓，此处不再累述。
本发明的UHV器件的半导体结构中的所述掺杂侧壁14基于掺杂有N型掺杂离子或P型掺杂离子的所述掺杂材料层退火处理而形成，可以得到任意所需掺杂剂量及分布状态的所述浅沟槽11的所述掺杂侧壁13，可以满足所述UHV器件轻掺杂剂量及分布状态的要求，可以在不影响所述UHV器件的体效应需求的前提下有效抑制窄沟道效应及亚阈值驼峰特性；同时，可以改善所述UHV器件的场隔离效果。
如上所述，本发明的半导体结构、UHV器件及其制备方法，所述半导体结构的制备方法包括如下步骤：提供衬底；于所述衬底内形成浅沟槽；于所述浅沟槽的侧壁形成掺杂材料层，所述掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；对所述衬底进行退火处理，使得所述掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至所述衬底内，以于所述掺杂材料层与所述衬底之间形成掺杂侧壁；及去除所述掺杂材料层。本发明的半导体结构的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理，可以实现对任意形状的浅沟槽的侧壁进行掺杂；通过控制掺杂材料层内掺杂离子的剂量及退火条件，可以实现对浅沟槽的侧壁进行任意所需剂量及分布状态的离子掺杂；本发明的半导体结构中的掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，掺杂侧壁可以覆盖任意形状的浅沟槽的侧壁；且掺杂侧壁内的离子掺杂剂量及分布状态可以根据需要进行调整；本发明的UHV器件的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理，可以得到任意所需掺杂剂量及分布状态的浅沟槽的掺杂侧壁，可以满足UHV器件轻掺杂剂量及分布状态的要求，可以在不影响体效应需求的前提下有效抑制窄沟道效应及亚阈值驼峰特性；同时，可以改善UHV器件的场隔离效果；本发明的UHV器件的半导体结构中的掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，可以得到任意所需掺杂剂量及分布状态的浅沟槽的掺杂侧壁，可以满足UHV器件轻掺杂剂量及分布状态的要求，可以在不影响体效应需求的前提下有效抑制窄沟道效应及亚阈值驼峰特性；同时，可以改善UHV器件的场隔离效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供衬底；
于所述衬底内形成浅沟槽；
于所述浅沟槽的侧壁形成掺杂材料层，所述掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；
对所述衬底进行退火处理，使得所述掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至所述衬底内，以于所述掺杂材料层与所述衬底之间形成掺杂侧壁；及
去除所述掺杂材料层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述浅沟槽的侧壁形成所述掺杂材料层包括如下步骤：
于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；及
去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，采用沉积工艺于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；采用各向异性刻蚀工艺去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述掺杂材料层包括硼硅玻璃或磷硅玻璃。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述掺杂材料层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，去除所述掺杂材料层之后还包括如下步骤：于所述浅沟槽内填充绝缘材料层以形成浅沟槽隔离结构。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于，采用快速热退火工艺对所述衬底进行退火处理，对所述衬底进行退火处理的退火温度包括700℃～1000℃，退火时间包括5秒～5小时。
8.一种半导体结构，其特征在于，包括：
衬底；
浅沟槽，位于所述衬底内；及
掺杂侧壁，覆盖所述浅沟槽的侧壁；所述掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，所述掺杂侧壁内掺杂有N型离子或P型离子。
9.根据权利要求8所述的半导体结构，其特征在于：所述掺杂侧壁包括硼硅玻璃或硼磷玻璃。
10.根据权利要求8或9所述的半导体结构，其特征在于：所述半导体结构还包括绝缘材料层，所述绝缘材料层填充于所述浅沟槽内，且位于所述掺杂侧壁远离所述衬底的表面。
11.一种UHV器件的制备方法，其特征在于，包括如权利要求1至7中任一项所述的半导体结构的制备方法的步骤。
12.一种UHV器件，其特征在于，包括如权利要求8至10中任一项所述的半导体结构。
CN201910457329.3A 2019-05-29 2019-05-29 半导体结构、uhv器件及其制备方法 Pending CN110233130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910457329.3A CN110233130A (zh) 2019-05-29 2019-05-29 半导体结构、uhv器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910457329.3A CN110233130A (zh) 2019-05-29 2019-05-29 半导体结构、uhv器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110233130A true CN110233130A (zh) 2019-09-13

Family

ID=67858166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910457329.3A Pending CN110233130A (zh) 2019-05-29 2019-05-29 半导体结构、uhv器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110233130A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
KR20050014164A (ko) * 2003-07-30 2005-02-07 주식회사 하이닉스반도체 반도체소자의 제조방법
CN1988175A (zh) * 2005-12-19 2007-06-27 联华电子股份有限公司 超高压金属氧化物半导体晶体管元件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
KR20050014164A (ko) * 2003-07-30 2005-02-07 주식회사 하이닉스반도체 반도체소자의 제조방법
CN1988175A (zh) * 2005-12-19 2007-06-27 联华电子股份有限公司 超高压金属氧化物半导体晶体管元件及其制造方法

Similar Documents

Publication Publication Date Title
KR102010140B1 (ko) 반도체 스트립 내에 도핑된 영역을 형성하는 방법
KR101637718B1 (ko) 반도체 디바이스의 핀 구조체
US6852610B2 (en) Semiconductor device and method for manufacturing the same
CN103985634B (zh) 一种pmos晶体管的制造方法
EP3288071A1 (en) Semiconductor structure and fabricating method thereof
CN107785422A (zh) 半导体结构及其制造方法
CN110047754A (zh) 半导体器件及其制造方法
US6362510B1 (en) Semiconductor topography having improved active device isolation and reduced dopant migration
CN110047908A (zh) 半导体器件及其制造方法
CN106601678B (zh) 一种半导体器件及其制备方法、电子装置
US6677201B1 (en) Method of fabricating thermal CVD oxynitride and BTBAS nitride sidewall spacer for metal oxide semiconductor transistors
CN108074973A (zh) 半导体结构及其形成方法
US9984939B2 (en) Well implantation process for FinFET device
CN108231767B (zh) 具有多个氮化层的装置结构
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN110233130A (zh) 半导体结构、uhv器件及其制备方法
CN107799418A (zh) 半导体结构及其形成方法
CN110176402A (zh) 一种fdsoi pmos浅掺杂离子注入方法
CN104022152B (zh) 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
CN106158641A (zh) finFET器件及其制作方法
CN208433413U (zh) 半导体结构
CN104616993B (zh) 一种制作半导体器件的方法
CN106601620B (zh) 一种半导体器件及其制备方法、电子装置
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
CN117153866B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190913